JP2005534195A - 不揮発性記憶素子とその製造方法、および記憶素子構造 - Google Patents
不揮発性記憶素子とその製造方法、および記憶素子構造 Download PDFInfo
- Publication number
- JP2005534195A JP2005534195A JP2004528394A JP2004528394A JP2005534195A JP 2005534195 A JP2005534195 A JP 2005534195A JP 2004528394 A JP2004528394 A JP 2004528394A JP 2004528394 A JP2004528394 A JP 2004528394A JP 2005534195 A JP2005534195 A JP 2005534195A
- Authority
- JP
- Japan
- Prior art keywords
- memory element
- nonvolatile memory
- layer
- electrode
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
- H10N70/8845—Carbon or carbides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/33—Material including silicon
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Abstract
本発明は、不揮発性記憶素子とその製造方法、および記憶素子構造に関するものである。この不揮発性記憶素子は、形成電圧を低減するために、第1電極(1)が、スイッチング材(2)の中に、第2電極(3)によって形成された電界(E)の強度を増幅するための電界増幅構造(4)を備えている。
Description
本発明は、不揮発性記憶素子とその製造方法、および記憶素子構造に関するものであり、特に、スイッチング材を有する不揮発性記憶素子に関するものである。このスイッチング材は、形成工程(Formierungs-Schritt)後に、少なくとも2つの異なる導電状態(Leitfaehigkeitszustaende)が実現され、スイッチング材2に所定のプログラム電圧が印加されることによって、これらの導電状態の切り替えを繰り返し行うことができる。
図1A〜図1Cは、例えば特許明細書US 5,360,981に開示されているように、一般的な不揮発性記憶素子についての簡単な断面図、および、簡単なU‐I特性曲線を示している。
図1Aによると、上記の不揮発性記憶素子は、第1電極1、第1電極1上に形成されたスイッチング材2、および、第2電極3を備えている。電極1と電極3とは接続されているため、電圧の印加により電界Eが生じる。スイッチング材2には、例えば、p型にドープされた、水素飽和アモルファスシリコン半導体材料(水素化アモルファスシリコン)が含まれている。また、第1電極1には、例えば、導電材料(好ましくはCr)が用いられる。また、第2電極3を適切に選択することにより、スイッチング材2に適した、アナログスイッチング動作、またはデジタルスイッチング動作を実現できる。図1Aでは、例えば、この第2電極3の材料として、V、Co、Ni、および、Tbを用いると、アナログスイッチング動作を実現できる。一方、第2電極3の材料として、Cr、W、または、Agを用いると、デジタルスイッチング動作を実現できる。
このような不揮発性記憶素子の特徴は、特に、必須の形成工程をまず第1に実行し、不揮発性記憶素子の本来の記憶特性を用いることができるようにすることである。
例えば、図1Bに見られる初期状態のU‐I‐特性直線は、形成電圧FAを印加した場合のみ、図1Cの記憶装置特性曲線領域になる。この形成電圧FAは、比較的高い電圧であり、通常、5〜30ボルトである。図1Bでは、形成工程は形成電圧FA=−20Vで行われる。
したがって、、不揮発性記憶特性をもつ特性曲線領域(Kennlinienfeld)KAが生じるのは、この形成工程の実施後、もしくは、この形成電圧FAをスイッチング材2に印加した後だけである。不揮発性記憶特性とは、例えば、2つの伝導状態をもつことや特性曲線が分枝することであり、図1Cに示されるONとOFFである。図1Cに示す特性曲線領域KAについては、電極材料としてCr、およびスイッチング材2としてp型にドープされた水素飽和アモルファスシリコンを使用した。
図1Cのような上記形成工程後に得られた複雑な特性曲線領域KAに基づいて、適切な作動電圧を印加することにより、実際の不揮発性記憶動作が実現できる。すなわち矢印の方向に移動する(durchfahren)導電状態のONとOFFとが実現できる。
つまり、例えば導電状態がONであるスイッチング材2は、約2.5ボルトのプログラム電圧Vloeschを印加することにより、再プログラミングすることができる。これにより、導電状態または特性曲線分枝ONが、他の導電状態または特性曲線分枝OFFに切り替わる。同様に、例えばさらに−3Vのプログラム電圧Vschreibを印加することにより、該スイッチング材2は、再び導電状態ONとすることができる。このように、特性曲線領域KAでは、導電状態はONになったりOFFになったりすることができる(つまり、プログラミングを行うことができる)。ここで、各読み出し電圧Vleseは、プログラム電圧よりも低い(図1Cでは例えば1ボルト)。特性曲線領域KAや1度プログラミングされた導電状態ONおよびOFFはこのようなスイッチング材2においては変わらない。従って、このようにして、読み出し電流を評価することにより、不揮発性記憶素子が得られる。
図2Aは、スイッチング材に複数の積層が含まれた、他の従来の不揮発性記憶素子を示す簡単な断面図である。つまり、第1電極1の上に、例えばp型にドープされた、水素飽和アモルファスシリコン2Aが形成されており、水素飽和アモルファスシリコン2Aの上面は、n型にドープされた水素飽和アモルファスシリコン層2Bによって接合されている。スイッチング材2の第2電極3側には、さらに、ドープされていない、水素飽和アモルファスシリコンが、さらに含まれている。これにより、いわゆるp‐n‐i構造が形成される。この構造の不揮発性記憶素子の利点は、p型にドープされた半導体材料にとって電極材料はあまり重要ではないにもかかわらず、必須の形成工程に用いられる電圧が図1Aのスイッチング材の電圧よりもさらに高いという点にある。従来、電圧については、不揮発性記憶装置を大量生産することが考慮に入れられていなかった。
図2Bは、前述と同様に、形成工程の実行後の簡単な特性曲線領域KAを示している。この図から、異なる導電状態ONとOFFとの差がより大きいので、プログラミングが改善されることが分かる。
したがって、本発明の目的は、従来の半導体回路への集積を実現するために用いられる不揮発性記憶素子およびその製造方法、並びに、記憶素子構造を提供することである。特に、本発明の目的は、不揮発性記憶装置を動作させるために必要な形成工程を最適化することである。
本発明では、この目的を、不揮発性記憶素子に関しては特許請求項1を特徴とすることによって達成し、方法に関しては特許請求項8を特徴とすることによって達成する。また、記憶素子構造に関しては特許請求項22〜24を特徴とすることによって達成する。
特に、スイッチング材中の電界の強度を増幅するための少なくとも1つの電極に、少なくとも1つの電界増幅構造(Feldversterkerstruktur)を使用することにより、形成工程に必要ではあるが非常に高い電圧を著しく低減できる。これにより、これらの記憶素子を、従来の半導体回路(例えばCMOS回路)に接続または組み合わせて形成できるようになった。
また、電界増幅構造は、スイッチング材内に突出した電極の突出部(例えば突端部、角部、または、エッジ(端部))であることが好ましく、角度は90度以下であることが好ましい。このように、必要な電界ピーク(Feldspitzen)または電界の大きさを、集積された不揮発性記憶素子に特に簡単に形成することができる。
また、スイッチング材は、水素飽和アモルファス半導体材料からなり、多層構造を用いることもでき、電極は、金属材料からなることが好ましい。
また、スイッチング材は、水素飽和アモルファス半導体材料からなり、多層構造を用いることもでき、電極は、金属材料からなることが好ましい。
不揮発性記憶素子の製造方法には、特に、補助層に窪みを形成する工程と、この窪みに第1導電材料を充填することにより、第1電極を形成する工程とが含まれているので、次の工程では、電界増幅構造を非常に簡単に形成することができる。
ここで、窪みの領域に適切な凹部が生じるように導電材料を堆積することが好ましく、異方性エッチング法によって、導電材料を少なくとも補助層の表面まで均一にエッチバックし、補助層を適切な凹部のほぼ下端領域までエッチバックすることが好ましい。これにより、第1電極に、鋭い突端部が形成され、電界が所望の大きさになり、したがって形成電圧が低減する。
これに代わるものとして、研磨工程によって、導電材料を少なくとも補助層の表面まで除去し、その後の選択的エッチング法によって、補助層を、所定量までエッチバックしてもよい。これにより、再び、第1電極には、非常に鋭い縁または角が得られ、電界は所望のように増幅または増大する。
また、別の方法では、エッチング法によって、窪みの中の導電材料を少なくとも所定量を除去する工程と、次に、窪みの領域に適切な凹部が生じるように、薄く、均一な導電層を形成する工程と、最後に、異方性エッチング法またはスペーサー法によって、導電層を少なくとも補助層の表面までエッチバックする工程とを行う。適切な凹部のほぼ下端領域まで異方性エッチング法によって補助層をエッチバックした後、スイッチング材の電界中に、スペーサー構造によって生じた電界増幅構造または電界の増大が再度得られる。これにより、必要な形成電圧を非常に低減できる。
また、記憶素子構造では、不揮発性記憶素子がマトリックス状に配置され、列状に配置されたビット線および行状に配置されたワード線を介して駆動する。ここで、記憶素子の各第1電極は、抵抗接合部またはダイオード接合部を介して、直接、半導体基板に形成される各ワード線と電気的に接続されており、ビット線を形成するための各第2電極が、半導体基板の表面に帯状にパターン形成されている。
これに代わるものとして、各不揮発性記憶素子の記憶素子構造において、制御層として用いられるワード線と第1ソース/ドレイン領域として用いられるビット線とを有する選択トランジスタを、半導体基板に形成できる。この配列では、選択トランジスタの第2ソース/ドレイン領域が、記憶素子の各第1電極に電気的に接続されている。これにより、同様に、集積度の高い新たな不揮発性記憶素子構造が得られる。
他の従属請求項に、本発明の他の好ましい実施形態の特徴を述べる。
次に、本発明を、実施例に基づいて図面を参照しながら詳述する。図1A〜図1Cは、従来技術の不揮発性記憶素子を示す簡単な断面図および簡単なU‐I‐特性曲線領域である。図2Aおよび図2Bは、従来技術の他の不揮発性記憶素子を示す簡単な断面図および簡単なU‐I‐特性曲線領域である。図3A〜図3Cは、第1実施例の不揮発性記憶素子を示す簡単な断面図および簡単なU‐I‐特性曲線領域である。図4Aおよび図4Bは、第2実施例の不揮発性記憶素子を示す簡単な断面図および簡単なU‐I‐特性曲線領域である。図5A〜図5Eは、第3実施例の不揮発性記憶素子の製造における基本的な製造工程を示す、簡単な断面図である。図6A〜図6Cは、第4実施例の不揮発性記憶素子の製造における基本的な製造工程を示す、簡単な断面図である。図7A〜図7Dは、第5実施例の不揮発性記憶素子の製造における基本的な製造工程を示す、簡単な断面図である。図8Aおよび図8Bは、第6実施例の記憶素子構造を示す簡単な等価回路図、および、第6実施例の不揮発性記憶素子を示す簡単な断面図である。図9Aおよび図9Bは、第7実施例の記憶素子構造を示す簡単な等価回路図、および、第7実施例の不揮発性記憶素子を示す簡単な断面図である。図10Aおよび図10Bは、第8実施例の記憶素子構造を示す簡単な等価回路図、および、第10実施例の不揮発性記憶素子を示す簡単な断面図である。
以下に、簡単な不揮発性記憶素子を用いて、本発明を説明する。以下では、図1に記載の簡単な不揮発性記憶素子と、同一またはほぼ同じ層または部材には、同一の参照符号を付し、説明を省略する。また、特に指摘すべき点は、スイッチング材2が、同様の多層構造であってもよく、特に、種々のドーピングドープされたアモルファス半導体材料を含んでいてもよい点である。
〔第1実施例〕
図3Aのように、第1実施例の不揮発性記憶素子SEは、前述のように、スイッチング材2と、スイッチング材2に設けられた2つの導電性電極1・3とを含んでいる。導電性電極1・3に電圧を印加すると、スイッチング材2に電界Eを形成できる。ここでは、スイッチング材2は、特殊な性質を有している。すなわち、その性質は、上記形成工程の後、少なくとも2つの異なる導電状態が得られ、スイッチング材2に所定のプログラム電圧を印加することによって、それらの導電状態を繰り返しスイッチングできる(切換えることができる)ことである。
図3Aのように、第1実施例の不揮発性記憶素子SEは、前述のように、スイッチング材2と、スイッチング材2に設けられた2つの導電性電極1・3とを含んでいる。導電性電極1・3に電圧を印加すると、スイッチング材2に電界Eを形成できる。ここでは、スイッチング材2は、特殊な性質を有している。すなわち、その性質は、上記形成工程の後、少なくとも2つの異なる導電状態が得られ、スイッチング材2に所定のプログラム電圧を印加することによって、それらの導電状態を繰り返しスイッチングできる(切換えることができる)ことである。
スイッチング材2としては、水素飽和アモルファスシリコン、または、対応する多層構造を用いることが好ましい。水素飽和アモルファスシリコンは、例えば、いわゆるグロー放電技術によって製造することができる。さらに、第1電極1および第2電極3は適当な導電材料を含んでいる。この導電材料は、金属を含有していることが好ましい。
第1電極1,第2電極3,およびスイッチング材2に適用可能な材料を、典型的に表にすると、以下のようになる。なお、基本的には、他の材料を用いてもよい。
スイッチング材2において生じるプロセスは、推定されているものの、従来、完全には解明されてこなかった。しかし、特に、アモルファスシリコンを用いた場合、所定の電圧を印加すると、スイッチング材中のアモルファス材料の内部に、導電性フィラメントまたは金属フィラメントが形成され、これらのフィラメントは、逆の電圧および/または逆の電流の供給により、破壊されるということが明らかになった。
本発明では、第1電極1または第2電極3の少なくとも一方が、スイッチング材2の電界Eの強度を増幅するための少なくとも1つの電界増幅構造4を備えている必要がある。図3Aのように、第1電極1には、電界増幅構造4として、突端部4が形成されている。この突端部4は、スイッチング材2に広がる電界Eを著しく増幅させる。このような電界の増幅により、スイッチング材2に、電界ピークを生じさせる。この電界ピークは、特に冒頭部で述べた形成工程に対して有効に作用する。
したがって、図3Bのように、図3Aに示した電界増幅構造4を備えた不揮発性記憶素子SEでは、通常必要な約−20Vの形成電圧FAが、例えば約−5Vの形成電圧FBに低減される。これにより、形成電圧FAは、例えば従来のCMOS半導体回路に利用できる程度の電圧領域となる。つまり、電界増幅構造4を不揮発性記憶素子に形成することにより、はじめて、この構成素子と、従来の半導体構成素子との集積が可能になる。なお、従来の半導体構成素子は、10ボルト未満(好ましくは5ボルト未満)の電圧領域にて駆動する。したがって、この必要な作動電圧を発生させる駆動回路を簡略化できる。これにより、消費電力を著しく低減できる。
図3Cのように、不揮発性記憶素子SEまたはそのスイッチング材2では、形成電圧FBを著しく低減させる形成工程後に、特性曲線領域KBが変化する。ここで、従来技術による特性曲線領域を、同様にKAと示す。その結果、第1電極1上に電界増幅構造4を形成することにより、形成電圧が低減されるだけではなく、スイッチング材2または不揮発性記憶素子SEの特性曲線領域も変化させる。つまり、一方の電界が増幅した結果、負の電圧領域では、特性曲線領域がKAからKBに圧縮される。一方、正の電圧領域では、符号が逆であるため、特性曲線領域は、KAからKBに広がる。
この結果、上記形成電圧を低減できるだけではなく、プログラム電圧VloeschおよびVschreibをそれぞれの境界条件に適合させることができる。
〔第2実施例〕
図4Aおよび図4Bは、第2実施例にかかる、簡略化した断面図およびU‐I‐特性曲線領域を示している。同一またはほぼ同じ層または部材には、同一の参照符号を付し、説明を省略する。
図4Aおよび図4Bは、第2実施例にかかる、簡略化した断面図およびU‐I‐特性曲線領域を示している。同一またはほぼ同じ層または部材には、同一の参照符号を付し、説明を省略する。
図4Aのように、第1電極1に突端部4Aが形成されているだけでなく、第2電極3に、電界増幅構造として、突端部4Aに対向する突端部4Bが形成されている。これにより、電界を両方向(つまり、正および負の電圧)に増幅できる。同様に、不揮発性記憶素子SEでは、この電界増幅構造4Aおよび4Bにより、形成電圧が低減する。ここで、図4Bのように、正の電圧領域では、特性曲線領域をKAからKBに圧縮する。したがって、導電状態の書き込み、または、導電状態のOFFからONへの切換えのためのプログラム電圧Vschreibを低減できるだけではなく、不揮発性記憶素子SEの消去、または、導電状態のONからOFFへの切換えのためのプログラム電圧Vloeschも低減できる。さらに、スイッチング材2または不揮発性記憶素子SEでは、不揮発性記憶装置を動作させるための形成電圧FBを著しく低減できるとともに、電界増幅構造によって、特性曲線領域を適合させることができ、特に書き込み電圧および消去電圧を必要な価に低減できる。このようにして、作動電圧を著しく低減し、電力消費量を著しく改善した、全く新しい不揮発性記憶素子を実現できる。
第1および第2実施例では、電界増幅構造として、第1電極1および/または第2電極3に突端部を形成した。しかし、これらの突出部がスイッチング材2に突き出し、その中で電界Eの強度を少なくとも局部的に増幅する限り、同じ方法で、電極1・3の他の突出部(例えば、形成されたエッジまたは角)も電界増幅構造として使用することができる。電極1・3の突端部、エッジ、または、角の角度が、鋭角(つまり、90度以下の角度)であることが好ましい。これにより、局部の電界ピーク(lokale Feldspitzen)を特に簡単に実現できる。電界ピークを特に簡単にコストをかけずに実現するために、特に、次に記載する方法が用いられる。
〔第3実施例〕
図5A〜図5Eは、第3実施例にかかる不揮発性記憶素子を製造する場合の、基本的な製造工程を示す簡単な断面図である。参照符号が同じものについては、同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図5A〜図5Eは、第3実施例にかかる不揮発性記憶素子を製造する場合の、基本的な製造工程を示す簡単な断面図である。参照符号が同じものについては、同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図5Aによれば、初めに、支持材Tの上に補助層Iを形成し、その中に窪みVを形成する。支持材Tには、半導体基板(Si)を使用することが好ましい。この基板には、例えば、STI法(シャロートレンチ分離)およびドーピングウェル(Dotierwannen)によって活性領域がすでに形成されており、および/または、半導体構成素子がすでに完全に、または、部分的に完成した状態で存在している。好適なシリコン半導体基板に加えて、もちろん、SOIや酸化シリコンのような他の支持材を用いることもできる。
また、補助層Iとして、誘電層または絶縁層を支持材Tの全面に堆積し、この層に窪みVを形成することが好ましい。また、これ以外の材料を使用してもよいし、導電材料でもよい。
窪みV(例えば、補助層I中の溝(トレンチ)または穴のこと)を形成するとき、例えば、絶縁層(図示せず)は形成され、その後、従来のフォトリソグラフィー法によってをパターン形成される。そして、この絶縁層(図示せず)を用いて補助層Iの少なくとも一部分を除去し、図5Aによれば、補助層Iを支持材Tまで完全に除去する。この結果、窪みVとして深い溝(トレンチ)または深い穴が生じる。最後に、絶縁層を除去し、不純物が発生した場合には、不純物を除去するための洗浄工程(後処理)を行う。特に、この窪みを形成するために、例えば反応性イオンエッチング(RIE、Reactive Ion Etch)のような異方性エッチングを行うことにより、窪みVの壁をほぼ垂直にすることができる。
図5Bによれば、次の工程では、窪みVに、第1電極1を形成するための第1導電材料を充填する。ここで、例えば、堆積した材料1の窪みVの領域に適切な凹部VVが生じるように、化学蒸着法(CVD、Chemical Vapor Deposition)により、補助層Iの表面に金属(例えばタングステン)を蒸着させる。
上述したように、第1電極1の導電材料として、材料を上記の表から選択してもよいし、他の方法によって形成してもよい。
図5Cによれば、次の製造工程では、導電材料1を、少なくとも補助層Iの表面まで均一に(konformal)(つまり、開始表面(Ausgangsoberflaeche)と同じ強さで)除去する。ここで、特に、エッチバック工程として異方性エッチング工程を行うことにより、図5Cに示した第1電極1用の構造が得られる。その結果、適切な凹部VVはそのままの形状をとどめるか、あるいは、窪みVに変わる。
図5Dによれば、次に、第1電極1の電界増幅構造として突端部4Aが得られ、補助層Iの上に十分に突き出るように、補助層Iを除去する。補助層を適切な凹部VVのほぼ下部の領域までエッチバックすることが好ましい。これにより、突端部またはエッジまたは角(トレンチの場合)を効果的に形成できる。このような補助層Iの除去形成工程は、再び、第1電極1の材料に対して選択的な異方性エッチバック工程であることが好ましい。
最後に、図5Eによれば、中に電界増幅構造4Aを備えた第1電極1の上に、スイッチング材2を形成する。スイッチング材の材料として、再び、上記の表に示した材料または多層構造を使用してもよいが、飽和水素アモルファスシリコンまたはそれに相当する多層を形成することが好ましい。
不揮発性記憶素子SEを完成するために、最後に、スイッチング材2の表面に第2導電電極3を形成する。再び、基本的には上記の表に挙げた材料を用いる。次に、それぞれの使用方法に応じて、第2導電電極3の平坦化および/またはパターン形成を行ってもよい。
例えば、第2電極3の形成を、金属を含有した層を堆積することにより行う。
〔第4実施例〕
図6A〜図6Cは、第4実施例にかかる不揮発性記憶素子を製造する場合の基本的な製造工程を示す簡単な断面図である。ここで、参照符号が同じものについては、同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図6A〜図6Cは、第4実施例にかかる不揮発性記憶素子を製造する場合の基本的な製造工程を示す簡単な断面図である。ここで、参照符号が同じものについては、同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
第4実施例では、再び、第3実施例の図5Aおよび図5Bの準備段階の製造工程を行う。この点について明確に記載する。
図6Aによれば、この第4実施例では、第1電極1(図5B参照)を形成するための第1導電材料を窪みVに充填した後、初めに、導電材料1を除去するための平坦化方法を、少なくとも補助層Iの表面まで行う。好ましくは、タングステン層1に化学機械研磨(CMP、Chemical Mechanical Polishing)を施す。これにより、図6Aに示した断面図が得られる。
図6Bによれば、次に、補助層Iを所定量d1まで除去する。ここで、例えば、第1電極1とそこに形成された、電界増幅構造としてのエッジ4Aとを露出させるために、選択的エッチバック工程を行う。
図6Cによれば、第3実施例では再び、補助層Iと第1電極1との表面にスイッチング材2を形成し、最後に、その上に第2導電電極3を形成する。これにより、形成電圧を低減した不揮発性記憶素子が得られる。電界増幅構造は、ここでは、第1電極1の直角のエッジ4Aである。スイッチング材2と第2電極3との形成工程を考慮した点は、第3実施例にて明確に言及する。
〔第5実施例〕
図7A〜図7Dは、第5実施例にかかる不揮発性記憶素子を製造する場合の、基本的な製造工程を示す簡単な断面図である。ここで、図1〜図6と同様に、参照符号が同じものについては、同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図7A〜図7Dは、第5実施例にかかる不揮発性記憶素子を製造する場合の、基本的な製造工程を示す簡単な断面図である。ここで、図1〜図6と同様に、参照符号が同じものについては、同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図7Aによれば、例えば図5Aおよび図5Bまたは図6Aに示されているような準備段階の工程後、初めに、窪みVに位置する第1電極の所定量(d2)の導電材料1を除去する。好ましくは、ここでは、導電層1をエッチバックするための従来のエッチング法を使用する。
図7Bによれば、次に、窪みVの領域に適切な凹部VVが残るように、薄い均一な導電層を形成する。好ましくは、均一(つまり、基準表面に対して同じ厚さ)に形成された層は、第1導電材料1と同じ材料からなる。しかし、他の導電材料を供給してもよい。この結果、第1電極は多層構造になる。
図7Cによれば、次に、異方性エッチング工程により、均一に形成された導電層またはその下に位置する導電層を、少なくとも補助層Iの表面まで、除去、または、エッチバックする。これにより、突端部4Aが得られる。第1電極1に突端部4Aを形成するために、図7Bおよび図7Cでは、従来のスペーサー方法を行うことが好ましい。
図7Dでは、再び、図6Bおよび図6Cに記載した製造工程を行う。ここで、例えば異方性エッチング法により、補助層Iを適切な凹部VVのほぼ下部領域までエッチバックし、次に、スイッチング材層2および第2電極3を形成する。繰り返しを避けるために、上記実施例の記載については、ここでは省略する。
このようにして、非常に簡単な製造工程により、電界増幅構造を備えた不揮発性記憶素子SEが得られ、その結果、特に、いわゆる形成電圧が著しく低減される。
次に、不揮発性記憶装置を実現する上述の不揮発性記憶素子を用いて形成できる通常の記憶素子構造について、例証的に挙げる。
〔第6実施例〕
図8Aは、図8Bの簡単な断面図に示したような、第6実施例にかかる不揮発性記憶素子を用いた場合の記憶素子構造を示す簡単な等価回路図である。
図8Aは、図8Bの簡単な断面図に示したような、第6実施例にかかる不揮発性記憶素子を用いた場合の記憶素子構造を示す簡単な等価回路図である。
図8Bによれば、例えば半導体材料を有する支持材Tには、ワード線WLが、例えばトレンチ絶縁STI(Shallow Trench Isolation)を用いて互いに絶縁または分離しているドーピング領域を貫いて形成されている。他の記憶素子構造は、第3実施例にかかる記憶素子構造と同じである。ここで、第1電極1の材料は、この材料がワード線WLまたはドーピング領域とともにダイオード接合またはショトキーダイオードを構成するように、選択されている。
図8Aは、マトリックス状に配置された複数の不揮発性記憶素子SEと列状に配置されたビット線BL1、BL2等および行状に配置されたワード線WL1、WL2等を介して駆動できるダイオードDIとを備えた、記憶素子構造を示している。ここで、第1電極1は、各ダイオード接合またはダイオードDIを介して、半導体基板Tにそれぞれ形成されたワード線と電気的に接続されており、各ビット線BLを構成するための各第2電極3が、補助層Iの表面に帯状にパターン形成されている。この結果、形式電圧を低くすることのできる非常に高い集積密度を有する、記憶素子構造が得られる。
〔第7実施例〕
図9Aは、図9Bの簡単な断面図によって示すように、第7実施例にかかる不揮発性記憶素子を使用する場合の記憶素子構造を示す簡単な等価回路図である。ここで、参照符号が同じものについては、図8に示したような同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図9Aは、図9Bの簡単な断面図によって示すように、第7実施例にかかる不揮発性記憶素子を使用する場合の記憶素子構造を示す簡単な等価回路図である。ここで、参照符号が同じものについては、図8に示したような同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図9Bによれば、各不揮発性記憶素子は、抵抗接合部またはオームの抵抗部(ohmschen Widerstand)を介して各導電ワード線WLと直接的に電気的に接続されている第1電極1と、再び、ビット線BLを形成するために補助層Iの表面に帯状にパターン形成されている各第2電極3とからなる。
〔第8実施例〕
図10Aは、図10Bの簡単な断面図に示したような、第8実施例にかかる不揮発性記憶素子を用いた記憶素子構造を示す簡単な等価回路図である。ここで、参照符号が同じものについては、図8および図9に示したような同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
図10Aは、図10Bの簡単な断面図に示したような、第8実施例にかかる不揮発性記憶素子を用いた記憶素子構造を示す簡単な等価回路図である。ここで、参照符号が同じものについては、図8および図9に示したような同じまたはほぼ同じ層または部材を示し、以下では記載を省略する。
各不揮発性記憶素子SEの記憶素子構造が図10Bに示した断面図のような構造である場合、制御層として機能するワード線WLと第1ソース/ドレイン領域S/Dとして機能するビット線BLとを備えた選択トランジスタATが、半導体基板Tに形成されている。選択トランジスタATの第2ソース/ドレイン領域S/Dは、不揮発性記憶素子SEの各第1電極1に接続されており、各第2電極3の電位は共通の基準電位(例えば共通のソース)である。再び、一定の使用領域に特に簡単に実現される、所要面積が最小で形成電圧が著しく低い記憶素子構造が、生じる。直列の(seriellen)選択トランジスタを加えると、周知のように、信号対雑音比が著しく改善される。その結果、セルアレイまたはセル領域を非常に大きく形成することができる。
上述したように、本発明を、選択された材料に基づいて(特にスイッチング材としての飽和水素アモルファスシリコンに基づいて)説明してきたが、これらの材料に限定されるものではなく、また、少なくとも2つの異なる導電状態を有する不揮発性記憶素子を実現するための他の材料を用いてもよい。
Claims (24)
- スイッチング材(2)と、このスイッチング材(2)に設けられた導電性電極(1,3)とを備え、電圧の印加により、スイッチング材(2)に電界(E)を形成する不揮発性記憶素子であって、
形成工程後、スイッチング材(2)に、少なくとも2つの異なる導電状態(ON、OFF)が広がり、スイッチング材(2)に、所定のプログラム電圧(Vschreib、Vloesch)を印加することにより、これらの導電状態を繰り返しスイッチング可能な不揮発性記憶素子において、
上記導電性電極(1、3)の少なくとも一方は、スイッチング材(2)の電界(E)の強度を増幅する、少なくとも1つの電界増幅構造(4)を備えていることを特徴とする、不揮発性記憶素子。 - 上記電界増幅構造は、スイッチング材(2)内に突出した電極(1、3)の突出部であることを特徴とする、請求項1に記載の不揮発性記憶素子。
- 上記突出部が、電極(1、3)の突端部、角部、または、エッジであることを特徴とする、請求項2に記載の不揮発性記憶素子。
- 上記突端部、角部、または、エッジの角度が、90°以下であることを特徴とする、請求項3に記載の不揮発性記憶素子。
- 上記スイッチング材(2)が、水素飽和アモルファス半導体材料を含んでいることを特徴とする、請求項1〜4のいずれか1項に記載の不揮発性記憶素子。
- 上記スイッチング材(2)が、多層構造(2A、2B、2C)を有していることを特徴とする、請求項1〜5のいずれか1項に記載の不揮発性記憶素子。
- 上記電極(1、3)が、金属を含んでいることを特徴とする、請求項1〜5のいずれか1項に記載の不揮発性記憶素子。
- 以下のa)〜g)の工程を含む不揮発性記憶素子の製造方法。
a)支持材(T)を供給する工程、
b)補助層(I)を形成する工程、
c)上記補助層(I)に窪み(V)を形成する工程、
d)上記窪み(V)に第1導電材料を充填することにより、第1電極(1)を形成する工程、
e)上記第1電極(1)に、少なくとも1つの電界増幅構造(4A)を形成する工程、
f)上記電界増幅構造(4A)を備えた第1電極(1)上に、スイッチング材(2)を形成し、形成工程後、上記スイッチング材(2)に少なくとも2つの異なる導電状態(ON、OFF)が広がり、上記スイッチング材(2)所定のプログラム電圧(Vschreib、Vloesch)を印加することにより、これらの導電状態を繰り返しスイッチング可能とする工程、および、
g)上記スイッチング材(2)上に、第2導電性電極(3)を形成する工程。 - 上記工程a)では、支持材(T)として半導体基板を用いることを特徴とする、請求項8に記載の方法。
- 上記工程a)では、窪み(V)の領域の支持材(T)に、ワード線(WL)を形成し、
前記ワード線(WL)が、第1電極(1)の材料とともに、抵抗接合またはダイオード接合(DI)を実現する材料を有するものであることを特徴とする、請求項8または9に記載の方法。 - 上記工程a)では、ソース/ドレイン領域(S/D)を備えた選択トランジスタ(AT)を、支持材(T)に形成し、
前記ソース/ドレイン領域(S/D)が、ビット線(BL)、および、第1電極(1)の端子領域をそれぞれ形成できることを特徴とする、請求項8または9に記載の方法。 - 上記工程b)では、支持材(T)の全面に、絶縁層(I)を堆積することを特徴とする、請求項8〜11のいずれか1項に記載の方法。
- 上記工程c)では、
レジスト層をパターン形成し、
上記パターン形成されたレジスト層を用いて、補助層(I)の少なくとも一部を除去し、
上記レジスト層を除去し、さらに、
洗浄工程を行うことを特徴とする請求項8〜12のいずれか1項に記載の方法。 - 上記工程c)では、異方性エッチングにより、補助層(I)の少なくとも一部を除去することを特徴とする、請求項13に記載の方法。
- 上記工程c)では、窪み(V)として、溝または穴を形成することを特徴とする、請求項8〜14のいずれか1項に記載の方法。
- 上記工程d)では、窪み(V)の領域に、適切な凹部(VV)が生じるように、導電材料(1)を堆積することを特徴とする、請求項8〜15のいずれか1項に記載の方法。
- 上記工程e)には、
e11)異方性エッチング法により、少なくとも補助層(I)の表面まで、導電材料(1)を均一にエッチバックする工程、および、
e12)異方性エッチング法により、適切な凹部(VV)のほぼ下端領域まで、補助層(I)をエッチバックする工程が含まれることを特徴とする、請求項16に記載の方法。 - 上記工程e)には、
e21)平坦化法により、少なくとも補助層(I)の表面まで、導電材料(1)を除去する工程、および、
e22)選択的エッチング法により、所定量(dl)まで補助層(I)をエッチバックする工程が含まれることを特徴とする、請求項8〜16のいずれか1項に記載の方法。 - 上記工程e)には、
e31)エッチング法により、窪み(V)中の導電材料(1)を、少なくとも所定量(d2)除去する工程、
e32)窪み(V)の領域に、適切な凹部(VV)が残るように、薄膜状の均一な導電層を形成する工程、
e33)異方性エッチング法により、少なくとも補助層(I)の表面まで、導電層(1)をエッチバックする工程、および、
e34)異方性エッチング法により、適切な凹部(VV)のほぼ下端領域まで、補助層(I)を、実質的にエッチバックする工程とを含むことを特徴とする、請求項8〜16のいずれか1項に記載の方法。 - 上記工程f)では、電界増幅構造(4;4A、4B)を備えた第1電極(1)上に、1または複数の水素飽和アモルファス半導体層を堆積することを特徴とする、請求項8〜19のいずれか1項に記載の方法。
- 上記工程g)では、第2電極(3)として、Cr層、Au層、Al層、Cu層、NiCr層、Ag層、Ni層、Mo層、V層、Co層、Fe層、W層、または、Mn層を堆積することを特徴とする、請求項8〜20のいずれか1項に記載の方法。
- 請求項1〜7のいずれか1項に記載の不揮発性記憶素子を複数備え、それら複数の不揮発性記憶素子がマトリックス状に配置された記憶素子構造であって、
上記不揮発性記憶素子が、列状に配置されたビット線(BL)および行状に配置されたワード線(WL)を介して駆動する、記憶素子構造において、
各不揮発性記憶素子は、
第1電極(1)が、ダイオード接合部(DI)を介して、半導体基板(T)に形成されたワード線(WL)と電気的に接続されており、
ビット線(BL)を形成する第2電極(3)が、補助層(I)の表面に、帯状にパターン形成されていることを特徴とする、記憶素子構造。 - 請求項1〜7のいずれか1項に記載の不揮発性記憶素子を複数備え、それら複数の不揮発性記憶素子がマトリックス状に配置された記憶素子構造であって、
上記不揮発性記憶素子が、列状に配置されたビット線(BL)および行状に配置されたワード線(WL)を介して駆動する、記憶素子構造において、
各不揮発性記憶素子は、
第1電極(1)が、抵抗接合部を介して、半導体基板(T)に形成されたワード線(WL)に電気的に接続されており、
ビット線(BL)を形成する第2電極(3)が、補助層(I)の表面に、帯状にパターン形成されていることを特徴とする、記憶素子構造。 - 請求項1〜7のいずれか1項に記載の不揮発性記憶素子を複数備え、それら複数の不揮発性記憶素子がマトリックス状に配置された記憶素子構造であって、
上記不揮発性記憶素子が、列状に配置されたビット線(BL)および行状に配置されたワード線(WL)を介して駆動する、記憶素子構造において、
各不揮発性記憶素子(SE)は、
制御層として用いられるワード線(WL)、および、第1ソース/ドレイン領域(S/D)として用いられるビット線(BL)を有する選択トランジスタ(AT)が、半導体基板(T)に形成されており、
上記選択トランジスタ(AT)の第2ソース/ドレイン領域(S/D)が、記憶素子(SE)の第1電極(1)に電気的に接続されており、
第2電極(3)の電位が、共通の電位であることを特徴とする記憶素子構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10234660 | 2002-07-26 | ||
PCT/DE2003/002434 WO2004017436A2 (de) | 2002-07-26 | 2003-07-19 | Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005534195A true JP2005534195A (ja) | 2005-11-10 |
JP2005534195A5 JP2005534195A5 (ja) | 2008-11-27 |
Family
ID=31724054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004528394A Pending JP2005534195A (ja) | 2002-07-26 | 2003-07-19 | 不揮発性記憶素子とその製造方法、および記憶素子構造 |
Country Status (8)
Country | Link |
---|---|
US (4) | US7361924B2 (ja) |
EP (1) | EP1543569B1 (ja) |
JP (1) | JP2005534195A (ja) |
KR (1) | KR100757532B1 (ja) |
CN (1) | CN100454600C (ja) |
DE (1) | DE50308988D1 (ja) |
TW (1) | TWI233204B (ja) |
WO (1) | WO2004017436A2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004158852A (ja) * | 2002-11-01 | 2004-06-03 | Samsung Electronics Co Ltd | 相変換記憶素子及びその製造方法 |
JP2008103727A (ja) * | 2006-10-18 | 2008-05-01 | Samsung Electronics Co Ltd | 下部電極コンタクト層と相変化層とが広い接触面積を持つ相変化メモリ素子及びその製造方法 |
JP2009505424A (ja) * | 2005-08-15 | 2009-02-05 | マイクロン テクノロジー, インク. | 再生可能可変抵抗絶縁メモリ装置およびその形成方法 |
JP2009164458A (ja) * | 2008-01-09 | 2009-07-23 | Renesas Technology Corp | 相変化メモリ |
WO2009122601A1 (ja) * | 2008-03-31 | 2009-10-08 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
JP2010245143A (ja) * | 2009-04-02 | 2010-10-28 | Sony Corp | 記憶素子とその製造方法および半導体記憶装置 |
JP2010245132A (ja) * | 2009-04-01 | 2010-10-28 | Nec Corp | スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 |
Families Citing this family (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7236394B2 (en) * | 2003-06-18 | 2007-06-26 | Macronix International Co., Ltd. | Transistor-free random access memory |
DE10356285A1 (de) * | 2003-11-28 | 2005-06-30 | Infineon Technologies Ag | Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers |
EP1675183A1 (en) * | 2004-12-21 | 2006-06-28 | STMicroelectronics S.r.l. | Phase change memory cell with diode junction selection and manufacturing method thereof |
US8023302B2 (en) | 2005-01-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
JP2006237593A (ja) * | 2005-01-31 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 記憶装置および半導体装置 |
EP1854140A4 (en) * | 2005-02-10 | 2008-06-04 | Semiconductor Energy Lab | MEMORY ELEMENT AND SEMICONDUCTOR DEVICE |
KR100675279B1 (ko) * | 2005-04-20 | 2007-01-26 | 삼성전자주식회사 | 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들 |
US7749922B2 (en) * | 2005-05-05 | 2010-07-06 | The Board Of Trustees Of The University Of Illinois | Nanowire structures and electrical devices |
US8766224B2 (en) * | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
US20080090324A1 (en) * | 2006-10-12 | 2008-04-17 | Lee Jong-Won S | Forming sublithographic heaters for phase change memories |
US7906368B2 (en) * | 2007-06-29 | 2011-03-15 | International Business Machines Corporation | Phase change memory with tapered heater |
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
US20100034010A1 (en) * | 2008-08-06 | 2010-02-11 | Seagate Technology Llc | Memory devices with concentrated electrical fields |
US8072793B2 (en) * | 2008-09-04 | 2011-12-06 | Macronix International Co., Ltd. | High density resistance based semiconductor device |
US8927346B2 (en) * | 2008-12-31 | 2015-01-06 | Hewlett-Packard Development Company, L.P. | Electrically and/or thermally actuated device |
WO2010082922A1 (en) * | 2009-01-13 | 2010-07-22 | Hewlett-Packard Development Company, L.P. | Memristor having a triangular shaped electrode |
US8207593B2 (en) * | 2009-07-28 | 2012-06-26 | Hewlett-Packard Development Company, L.P. | Memristor having a nanostructure in the switching material |
US8283649B2 (en) * | 2009-07-28 | 2012-10-09 | Hewlett-Packard Development Company, L.P. | Memristor with a non-planar substrate |
KR101070291B1 (ko) * | 2009-12-18 | 2011-10-06 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
WO2011156787A2 (en) | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Pillar structure for memory device and method |
US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8872153B2 (en) | 2010-09-27 | 2014-10-28 | Hewlett-Packard Development Company, L.P. | Device structure for long endurance memristors |
US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
CN103828047A (zh) | 2011-07-22 | 2014-05-28 | 科洛斯巴股份有限公司 | 用于非易失性存储器装置的p+硅锗材料的种子层及方法 |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
CN103094471A (zh) * | 2011-10-28 | 2013-05-08 | 中国科学院物理研究所 | 一种缩小存储节点的非易失性存储装置及其制造方法 |
US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
CN102810634B (zh) * | 2012-07-25 | 2015-10-14 | 中国科学院宁波材料技术与工程研究所 | 一种高稳定性的电阻式随机存储器及其制备方法 |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
US9444040B2 (en) | 2013-03-13 | 2016-09-13 | Microchip Technology Incorporated | Sidewall type memory cell |
US9349950B2 (en) | 2013-03-13 | 2016-05-24 | Microchip Technology Incorporated | Resistive memory cell with trench-shaped bottom electrode |
US9231205B2 (en) * | 2013-03-13 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low form voltage resistive random access memory (RRAM) |
US9608204B2 (en) * | 2013-09-09 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Resistive random access memory and manufacturing method thereof |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
US9385313B2 (en) | 2014-02-19 | 2016-07-05 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
US9269606B2 (en) | 2014-02-19 | 2016-02-23 | Microchip Technology Incorporated | Spacer enabled active isolation for an integrated circuit device |
US9318702B2 (en) | 2014-02-19 | 2016-04-19 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
US10003021B2 (en) * | 2014-02-19 | 2018-06-19 | Microchip Technology Incorporated | Resistive memory cell with sloped bottom electrode |
US9412942B2 (en) * | 2014-02-19 | 2016-08-09 | Microchip Technology Incorporated | Resistive memory cell with bottom electrode having a sloped side wall |
US9425237B2 (en) | 2014-03-11 | 2016-08-23 | Crossbar, Inc. | Selector device for two-terminal memory |
US9768234B2 (en) | 2014-05-20 | 2017-09-19 | Crossbar, Inc. | Resistive memory architecture and devices |
US10211397B1 (en) * | 2014-07-07 | 2019-02-19 | Crossbar, Inc. | Threshold voltage tuning for a volatile selection device |
US9633724B2 (en) | 2014-07-07 | 2017-04-25 | Crossbar, Inc. | Sensing a non-volatile memory device utilizing selector device holding characteristics |
US9698201B2 (en) | 2014-07-09 | 2017-07-04 | Crossbar, Inc. | High density selector-based non volatile memory cell and fabrication |
US9460788B2 (en) | 2014-07-09 | 2016-10-04 | Crossbar, Inc. | Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor |
US10115819B2 (en) | 2015-05-29 | 2018-10-30 | Crossbar, Inc. | Recessed high voltage metal oxide semiconductor transistor for RRAM cell |
US9685483B2 (en) | 2014-07-09 | 2017-06-20 | Crossbar, Inc. | Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process |
WO2016086179A1 (en) * | 2014-11-26 | 2016-06-02 | Microchip Technology Incorporated | Resistive memory cell having a spacer region for reduced conductive path area / enhanced electric field |
US10096362B1 (en) | 2017-03-24 | 2018-10-09 | Crossbar, Inc. | Switching block configuration bit comprising a non-volatile memory cell |
US10490745B2 (en) * | 2018-03-14 | 2019-11-26 | Globalfoundries Singapore Pte. Ltd. | Vertical and planar RRAM with tip electrodes and methods for producing the same |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1464880B2 (de) | 1964-05-05 | 1970-11-12 | Danfoss A/S, Nordborg (Dänemark) | Elektronische Schaltanordnung unter Verwendung von sperrschichtfreien Halbleiter-Schaltelementen |
DE1465450B1 (de) * | 1964-12-22 | 1970-07-23 | As Danfoss | Elektronisches Festk¦rperbauelement zum Schalten |
DE2904171A1 (de) * | 1979-02-05 | 1980-08-14 | Siemens Ag | Verfahren zum herstellen von aus amorphem silizium bestehenden halbleiterkoerpern durch glimmentladung |
IL61678A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
GB8816632D0 (en) * | 1988-07-13 | 1988-08-17 | Raychem Ltd | Electrical device |
GB8910854D0 (en) | 1989-05-11 | 1989-06-28 | British Petroleum Co Plc | Semiconductor device |
US5166758A (en) * | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
DE69510337T2 (de) * | 1994-12-22 | 1999-12-16 | Koninkl Philips Electronics Nv | Halbleiterspeicheranordnungen und herstellungsverfahren |
JP3679519B2 (ja) * | 1995-09-14 | 2005-08-03 | キヤノン株式会社 | トンネル電流または微小力または磁気力検出用の微小ティップの製造方法、並びにその微小ティップを有するプローブの製造方法とそのプローブ、該プローブを有するプローブユニットと走査型プローブ顕微鏡及び情報記録再生装置 |
US5687112A (en) * | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
US5789277A (en) * | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
US6337266B1 (en) * | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
US6087674A (en) * | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US6545902B2 (en) * | 1998-08-28 | 2003-04-08 | Hitachi, Ltd. | Ferroelectric memory device |
US7173317B1 (en) * | 1998-11-09 | 2007-02-06 | Micron Technology, Inc. | Electrical and thermal contact for use in semiconductor devices |
US6696355B2 (en) * | 2000-12-14 | 2004-02-24 | Ovonyx, Inc. | Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory |
US6348365B1 (en) * | 2001-03-02 | 2002-02-19 | Micron Technology, Inc. | PCRAM cell manufacturing |
US7102150B2 (en) * | 2001-05-11 | 2006-09-05 | Harshfield Steven T | PCRAM memory cell and method of making same |
US6646902B2 (en) * | 2001-08-30 | 2003-11-11 | Micron Technology, Inc. | Method of retaining memory state in a programmable conductor RAM |
US6545903B1 (en) * | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
US20030143782A1 (en) * | 2002-01-31 | 2003-07-31 | Gilton Terry L. | Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures |
US6670628B2 (en) * | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
US6717234B2 (en) * | 2002-05-01 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Resistive memory for data storage devices |
US6870751B2 (en) * | 2002-11-07 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Low-energy writing in cross-point array memory devices |
-
2003
- 2003-07-14 TW TW092119191A patent/TWI233204B/zh not_active IP Right Cessation
- 2003-07-19 JP JP2004528394A patent/JP2005534195A/ja active Pending
- 2003-07-19 WO PCT/DE2003/002434 patent/WO2004017436A2/de active IP Right Grant
- 2003-07-19 CN CNB038179229A patent/CN100454600C/zh not_active Expired - Fee Related
- 2003-07-19 DE DE50308988T patent/DE50308988D1/de not_active Expired - Lifetime
- 2003-07-19 US US10/522,386 patent/US7361924B2/en not_active Expired - Lifetime
- 2003-07-19 EP EP03787689A patent/EP1543569B1/de not_active Expired - Fee Related
- 2003-07-19 KR KR1020057001387A patent/KR100757532B1/ko not_active IP Right Cessation
-
2008
- 2008-02-29 US US12/040,489 patent/US7923342B2/en not_active Expired - Fee Related
-
2011
- 2011-03-08 US US13/043,129 patent/US8377791B2/en not_active Expired - Fee Related
-
2013
- 2013-01-17 US US13/743,369 patent/US8629034B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004158852A (ja) * | 2002-11-01 | 2004-06-03 | Samsung Electronics Co Ltd | 相変換記憶素子及びその製造方法 |
JP2009505424A (ja) * | 2005-08-15 | 2009-02-05 | マイクロン テクノロジー, インク. | 再生可能可変抵抗絶縁メモリ装置およびその形成方法 |
JP2013048251A (ja) * | 2005-08-15 | 2013-03-07 | Micron Technology Inc | 可変抵抗絶縁層を用いたメモリ素子及びそれを有するプロセッサシステム |
US8476613B2 (en) | 2005-08-15 | 2013-07-02 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices and methods for forming same |
JP2008103727A (ja) * | 2006-10-18 | 2008-05-01 | Samsung Electronics Co Ltd | 下部電極コンタクト層と相変化層とが広い接触面積を持つ相変化メモリ素子及びその製造方法 |
JP2009164458A (ja) * | 2008-01-09 | 2009-07-23 | Renesas Technology Corp | 相変化メモリ |
WO2009122601A1 (ja) * | 2008-03-31 | 2009-10-08 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
JP2010245132A (ja) * | 2009-04-01 | 2010-10-28 | Nec Corp | スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 |
JP2010245143A (ja) * | 2009-04-02 | 2010-10-28 | Sony Corp | 記憶素子とその製造方法および半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2004017436A2 (de) | 2004-02-26 |
TW200408119A (en) | 2004-05-16 |
KR20050075919A (ko) | 2005-07-25 |
KR100757532B1 (ko) | 2007-09-11 |
US8629034B2 (en) | 2014-01-14 |
DE50308988D1 (de) | 2008-02-21 |
US7923342B2 (en) | 2011-04-12 |
WO2004017436A3 (de) | 2004-05-27 |
TWI233204B (en) | 2005-05-21 |
US20130130470A1 (en) | 2013-05-23 |
US7361924B2 (en) | 2008-04-22 |
CN100454600C (zh) | 2009-01-21 |
US20060097238A1 (en) | 2006-05-11 |
US8377791B2 (en) | 2013-02-19 |
US20080206931A1 (en) | 2008-08-28 |
US20110159661A1 (en) | 2011-06-30 |
EP1543569B1 (de) | 2008-01-09 |
CN1813360A (zh) | 2006-08-02 |
EP1543569A2 (de) | 2005-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005534195A (ja) | 不揮発性記憶素子とその製造方法、および記憶素子構造 | |
JP2005534195A5 (ja) | ||
US7196387B2 (en) | Memory cell with an asymmetrical area | |
US7932506B2 (en) | Fully self-aligned pore-type memory cell having diode access device | |
US8115586B2 (en) | Variable resistance element, and its manufacturing method | |
US9490126B2 (en) | Resistive memory array using P-I-N diode select device and methods of fabrication thereof | |
US8148765B2 (en) | Resistive random access memory | |
US20040256697A1 (en) | [resistance random access memory and method for fabricating the same] | |
US20080247219A1 (en) | Resistive Random Access Memory Devices Including Sidewall Resistive Layers and Related Methods | |
US20050212024A1 (en) | Memory device with an active material embedded in an insulating material | |
US20120252183A1 (en) | Method for obtaining smooth, continuous silver film | |
US20100019215A1 (en) | Mushroom type memory cell having self-aligned bottom electrode and diode access device | |
US20070212810A1 (en) | Memory device and method of manufacturing the device by simultaneously conditioning transition metal oxide layers in a plurality of memory cells | |
JP2005501403A (ja) | 不揮発性半導体メモリならびにその作動方法 | |
JP2011249542A (ja) | 半導体記憶装置 | |
US9865809B2 (en) | Nonvolatile resistance change element | |
JP2009146943A (ja) | 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法 | |
KR101556929B1 (ko) | 다이오드 구조체 및 이를 포함하는 저항성 메모리 소자 | |
JP2006120701A (ja) | 可変抵抗素子とその駆動方法、および半導体装置 | |
CN111584495B (zh) | 电阻式随机存取存储器及其制造方法 | |
JP4481004B2 (ja) | メモリーセルおよびメモリーセルに書込みを行う方法 | |
JP2014195111A (ja) | 不揮発性抵抗変化素子 | |
KR100785032B1 (ko) | 저항성 메모리 소자 및 그 제조방법 | |
TWI634562B (zh) | 三維記憶體及其操作方法 | |
KR20100032584A (ko) | 상변화 기억 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20081003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |