JP2007288171A - 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器 - Google Patents

固体素子構造とそれを使用した電気・電子素子及び電気・電子機器 Download PDF

Info

Publication number
JP2007288171A
JP2007288171A JP2007071067A JP2007071067A JP2007288171A JP 2007288171 A JP2007288171 A JP 2007288171A JP 2007071067 A JP2007071067 A JP 2007071067A JP 2007071067 A JP2007071067 A JP 2007071067A JP 2007288171 A JP2007288171 A JP 2007288171A
Authority
JP
Japan
Prior art keywords
fullerene
solid
electric
state
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007071067A
Other languages
English (en)
Other versions
JP5205670B2 (ja
Inventor
Tomonobu Nakayama
知信 中山
Masato Nakatani
真人 中谷
Shigeru Tsukamoto
茂 塚本
Masakazu Aono
正和 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2007071067A priority Critical patent/JP5205670B2/ja
Publication of JP2007288171A publication Critical patent/JP2007288171A/ja
Application granted granted Critical
Publication of JP5205670B2 publication Critical patent/JP5205670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】
フラーレン分子によるナノ構造の電気・電子特性を自在に制御可能とするナノデバイス構造を提供する。
【解決手段】
フラーレン分子層を電極間に配設した固体素子構造を有し、電極への電圧の印加状態によってフラーレン分子層の導電性を制御可能としているフラーレン分子デバイス構造とする。
【選択図】図4

Description

本発明は、介在層を電極間に配置してなる固体素子構造とそれを使用した電気・電子素子及び電気・電子機器に関し、詳しくはON−OFF状態の変換を可逆的に可能としたフラーレン分子デバイス構造に関するものである。
フラーレンを相互に架橋する化学結合の形成についての検討が進められている。
たとえば、C60フラーレンについては、これまでに、図1(a)(b)(c)に示したような化学結合の形成が報告されている。
図1(a)では、C60フラーレンの2つの分子が2つの炭素間共有結合によって結合しているものであって、光照射によってC60薄膜が硬化する現象がRaoら(非特許文献1)によって見出された際に、薄膜が硬化する理由を説明するために示唆されたものであって、その後多くの実験的、理論的研究が行われ、広く支持されている化学結合形態(重合形態)である。
図2(b)、(c)の化学結合は、結合形態がさらに進展して融合状態に到達しているものであって、電子線の照射(電子のエネルギー0.1〜2keV程度)によって誘起されるものである(非特許文献2)。
これらのフラーレンの重合薄膜についての電気伝導特性についても報告されており、たとえば、4探針法による計測を行った結果から、電子線照射によって重合したC60薄膜の金属的特性(非特許文献3)が報告され、また、光照射によって重合したC60薄膜の半導体特性(非特許文献4)が報告されている。
このようなフラーレン分子間の結合形成と、その電気伝導特性の検討の進展にともなって、フラーレン分子間の結合の形成とその解消を可逆的に可能とすることで、フラーレン分子を用いた電子デバイスを実現することが期待されている。
しかしながら、これまでのところ、フラーレン分子間の化学結合形成は光照射、電子線照射、高温・高圧印加、アルカリ金属ドープなどの手法によって実現されており、結合解消には結合分子を加熱するしかなく、上記フラーレン分子デバイスの実現のための具体的方策は見出されていない。
このような状況において、本発明者らは、STM探針によってC60フラーレン分子を適切にイオン化することでフラーレン分子間の結合の形成とその解消を選択的に、かつ局所的に誘起できることを見出し、これを報告してきた(非特許文献5)。
A.M.Rao et al., Science 259, 955(1993) T.Hara et al., Jpn. J. Appl. Phys., Part I 39, 1872(2000) J.Onoe et al., Appl. Phys., Lett. 82, 595(2003) J.Onoe et al., J. Appl. Phys., 96, 443(2004) M.Nakaya et al., 13th International Conference on STM/STS and Related Techniques(STM’05), 2005 Sapporo, Japan(2005.7.3−8)
本発明は、以上のとおりの背景から、本発明者らによる新しい知見を踏まえて、フラーレン分子ナノ構造の電気・電子特性を自在に制御するデバイス構造を提供することを課題としている。
本発明者は、上記の課題を解決すべく鋭意検討を進め、以下のようなこれまでに知られていない知見を得ることで本発明を完成した。
フラーレン分子間結合の無い状態に比べて、結合が存在する状態はエネルギーが低く、安定である。
したがって、従来の常識からの単純な考察からは、結合を解消するという化学反応を100%の確率で誘起することは困難だと思われる。
しかし、本発明者らは強電界の印加によって化学反応過程を適切に制御し、結合が存在する状態から結合が無い状態に移行させた後に電界を取り除けば、フラーレン分子間結合のある状態(エネルギーの低い状態)から結合のない状態(エネルギーの高い状態)へと化学反応を誘導することが可能であることを見出している。
そしてさらに、本発明者は、金属/絶縁体/フラーレン/金属という積層型分子デバイスを作製し、上記の化学反応制御を固体素子構造の中で実現し、フラーレン薄膜層の導電性制御に基づくスイッチング素子の動作を確認した。
この分子デバイスのOFF状態では分子同志はファンデルワールス力によって結びつけられており、ON状態では炭素原子間の化学結合によって結びつけられている。
ON状態とOFF状態との間での遷移過程(化学反応)における活性化エネルギーがC60フラーレンの場合に1〜2eV程度であるため、デバイスを駆動するための電圧印加を行わない限り、それぞれの状態は室温で不揮発的に保持される。
また、FET構造なしで導電性制御が可能である二端子型のフラーレン分子デバイスは、ナノデバイスとして超高集積化を行う際の配線の複雑化を防ぐためにも有効である。
以上の知見に基づいて完成された本発明の固体素子構造及び電気・電子素子並びに電気・電子機器は次の特徴を有している。
発明1の固体素子構造は、介在層は絶縁性層と複数のフラーレン分子からなるフラーレン層とからなることを特徴とする。
発明2は、発明1の固体素子構造において、前記フラーレン層を構成するフラーレン分子はファンデルワールス力により相互に集合しているものであることを特徴とする。
発明3は、 発明1又は2の固体素子構造において、前記フラーレン分子は、C60フラーレン分子からなることを特徴とする。
発明4は、発明1又は2の固体素子構造において、前記フラーレン分子は、C60フラーレンよりも高次のフラーレンであることを特徴とする。
発明5は、発明3又は4の固体素子構造において、フラーレン分子は、カーボンフラーレンの官能基修飾体であることを特徴とする。
発明6は、発明1から5のいずれかの固体素子構造を用いた電気・電子素子であって、前記固体素子構造をそのスイッチング構造の少くとも一部としていることを特徴とする。
発明7は、発明1から5のいずれかの固体素子構造を用いた電気・電子機器であって、前記固体素子構造をそのスイッチング構造の少くとも一部としていることを特徴とする。
上記のとおりの本発明によれば、フラーレン分子によるナノ構造の固体素子として、電気・電子特性を自在に制御可能としたナノデバイス構造が実現される。
スイッチング素子、メモリー素子等として有用なものとなる。
本発明は上記のとおりの特徴をもつものであるが、以下にその実施の形態について説明する。
本発明の分子デバイス構造においては、フラーレン分子層を電極間に配設した固体素子構造を有しているが、この場合のフラーレン分子層は、フラーレン分子が集合、もしくは凝集して形成される固体状態の層である。
ここで、フラーレン分子とは、C60フラーレンあるいはさらに高次のフラーレンとして知られている籠状構造をもつ閉じた分子である。
また、本発明においては、フラーレン分子は、アルキル基やアリール基等の炭化水素基、水素原子、酸素原子、含酸素基、含窒素基等の官能基を結合している修飾体であってもよく、デバイスの特性は用いる分子によって大きく変化する。
これらのフラーレン分子の1種もしくは2種以上のものをもって構成される本発明のフラーレン分子層では、上記電極間への電圧の印加状態によって導電性が制御可能とされている。
すなわち、電圧印加の状態によって、隣接するフラーレン分子間に形成される化学結合を誘起することによってフラーレン固体の電気伝導特性が絶縁性から導電性へと変換される。
また、既に分子間結合が誘起されている場合には、その化学結合を解消することによって、フラーレン固体の電気伝導特性が導電性から絶縁性へと変換される。
本発明のフラーレン分子デバイス構造によれば、フラーレン分子層を積層型固体デバイスの中に組み込み、フラーレン分子層が導電性である場合をon状態、絶縁性である場合をoff状態と呼ぶ場合、たとえば実際に製作した分子デバイスにおいて、on−off比(off抵抗をon抵抗で除した数)が10から10の良好な特性を得ている。
また、on−offの繰り返し動作(スイッチング動作)においては、40MHzでの動作が可能であることも確認している。
フラーレン分子デバイスでは、エネルギー的に安定な二つの状態(on状態とoff状態)を外部から印加する電圧・電流信号によって選択するため、on状態(あるいはoff状態)の保持性が高く、不揮発性の高いスイッチング素子やメモリー素子として利用することができる。
また動作に必要な電圧がたとえば1〜4V程度と低く、小さな素子になればなるほど電流を流さずにすむため、デバイスの微細化に応じた省エネルギー効果が見込まれる。
なお、このデバイスに於けるフラーレン分子層の最小単位は、フラーレン分子2分子であるが、その場合でも動作安定性は変化せず、微細化による不安定性という問題を抱える従来の半導体デバイスとは本質的に異なる。
さらに具体的には本発明のフラーレン分子デバイス構造は、たとえば金属等の電極/絶縁層/フラーレン分子層/金属等の電極の構成として実現される。
たとえばBi/CaF絶縁層/C60フラーレン分子層/Auのヘテロ構造である。
この場合のCaF絶縁層は厚みは10nm以下、たとえば1〜3nmであり、C60フラーレン分子層の厚みは100nm以下、たとえば30〜80nmである。
もちろん以上の例示に限定されることはない。
たとえば、金属電極としてAl、Cu、Ag等や、絶縁層としてAl等の適宜なものが考慮される。
本発明のフラーレン分子層とその固体素子構造については各種の方法によって製造することができる。
たとえば真空蒸着による気相成膜の方法である。
フラーレンそのものの製造も従来公知の方法をはじめとして各種であってよい。
そこで以下に実施例を示し、さらに詳しく説明する。
もちろん以下の例により発明が限定されることはない。
試作デバイスには、図2のようなクロスバー構造の、図3に示したアーキテクチャーを採用し、以下の手順で作製した。
まず、室温に保持したガラス基板上へBiを真空蒸着することで下部電極を形成し、その後、厚さ1−2nmのCaF薄膜を真空蒸着によって形成し絶縁層とした。
蒸着速度は形成した薄膜表面が平坦になるように調整する。
本実施例では平坦性を原子間力顕微鏡によって検査した。
さらに、厚さ70nmのC60薄膜、Au電極を順に形成した。
最下部のBiおよび最上部のAu電極は、互いに直交するワイヤ形状となるようにシャドウマスクを利用して作成した。
したがって全体構造は、クロスバー型となり、図3に示したように2種類の金属電極の交差点にBi/CaF/C60/Auのヘテロ構造が形成されている。
Au電極へ印加した電圧値に対するヘテロ構造のコンダクタンスを図4に示した。
この図4より、ヘテロ構造にはコンダクタンスの高い状態および低い状態が存在し、正負の適切な電圧値を印加することで相互の状態間を不連続的に遷移する。
コンダクタンスを遷移させるための電圧未満の領域を利用する限り、本デバイスのON−OFF状態を変えずに電流を流すことができるので、例えば本デバイスをメモリセルとして利用した際には不揮発性メモリセルとなることがわかる。
このようなスイッチング現象は1MHzの高周波電圧を印加した場合においても観測された。
図5は、10KHzと1MHzの場合のスイッチング動作を例示した図であり、図6は、1MHzの場合のスイッチングスピードを例示した図である。
ここで計測されているスイッチングスピードは、2つの金属電極間の静電容量効果によって制限されているので、デバイスの微細化は動作の高速化に直結する。
これらより、フラーレン分子デバイス構造が顕著な電気・電子特性の制御を可能としたナノ構造体であることが確認された。
60フラーレン分子の結合形成について示した概要図である。 実施例のクロスバー構造の概要図である。 クロスバーアーキテクチュアを示した平面図である。 実施例構造の電圧値に対するコンダクタンスの変化を例示した図である。 実施例構造のスイッチング動作の結果を例示した図である。 実施例構造のスイッチングスピードをレジした図である。

Claims (9)

  1. 介在層を電極間に配置してなる固体素子構造であって、前記介在層は絶縁性層と複数のフラーレン分子からなるフラーレン層とからなることを特徴とする固体素子構造
  2. 請求項1に記載の固体素子構造において、前記フラーレン層を構成するフラーレン分子はファンデルワールス力により相互に集合しているものであることを特徴とする固体素子構造
  3. 請求項1又は2に記載の固体素子構造において、前記フラーレン分子は、C60フラーレン分子からなることを特徴とする固体素子構造
  4. 請求項1又は2に記載の固体素子構造において、前記フラーレン分子は、C60フラーレンよりも高次のフラーレンであることを特徴とする固体素子構造
  5. 請求項3又は4に記載の固体素子構造において、フラーレン分子は、カーボンフラーレンの官能基修飾体であることを特徴とする固体素子構造
  6. 請求項1から5に記載の固体素子構造を用いた電気・電子素子であって、そのスイッチング機構又はメモリー構造として、前記固体素子構造が用いられていることを特徴とする固体素子構造
  7. 請求項1から5に記載の固体素子構造を用いた電気・電子機器であって、そのスイッチング機構又はメモリー機構として、前記固体素子構造が用いられていることを特徴とする固体素子構造
  8. 請求項1から5のいずれかの固体素子構造を用いた電気・電子素子であって、前記固体素子構造をそのスイッチング構造の少くとも一部としていることを特徴とする電気・電子素子。
  9. 請求項1から5のいずれかの固体素子構造を用いた電気・電子機器であって、前記固体素子構造をそのスイッチング構造の少くとも一部としていることを特徴とする電気・電子機器。
JP2007071067A 2006-03-20 2007-03-19 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器 Expired - Fee Related JP5205670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007071067A JP5205670B2 (ja) 2006-03-20 2007-03-19 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006077785 2006-03-20
JP2006077785 2006-03-20
JP2007071067A JP5205670B2 (ja) 2006-03-20 2007-03-19 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器

Publications (2)

Publication Number Publication Date
JP2007288171A true JP2007288171A (ja) 2007-11-01
JP5205670B2 JP5205670B2 (ja) 2013-06-05

Family

ID=38759597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007071067A Expired - Fee Related JP5205670B2 (ja) 2006-03-20 2007-03-19 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器

Country Status (1)

Country Link
JP (1) JP5205670B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011517856A (ja) * 2008-04-11 2011-06-16 サンディスク スリーディー,エルエルシー 炭素系メモリ素子を含むメモリセルおよびその形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424133B2 (en) 2019-07-25 2022-08-23 Samsung Electronics Co., Ltd. Metal structure and method of manufacturing the same and metal wire and semiconductor device and electronic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629514A (ja) * 1992-01-13 1994-02-04 Kawamura Inst Of Chem Res 半導体素子
JPH1140767A (ja) * 1997-07-16 1999-02-12 Sanyo Electric Co Ltd 誘電体素子及びその製造方法
JP2003258146A (ja) * 2002-02-27 2003-09-12 Sumitomo Electric Ind Ltd 半導体集積装置
JP2004172270A (ja) * 2002-11-19 2004-06-17 Sony Corp 内包フラーレンによる分子及び薄膜トランジスタ
JP2004288930A (ja) * 2003-03-24 2004-10-14 Sony Corp メモリ素子およびその製造方法、ならびに電子素子
WO2005060005A1 (ja) * 2003-12-18 2005-06-30 Fuji Electric Holdings Co., Ltd. スイッチング素子
JP2006032794A (ja) * 2004-07-20 2006-02-02 Fuji Electric Holdings Co Ltd 整流素子
JP2006060169A (ja) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology 電界効果型トランジスタ及びその製造方法
JP2007158344A (ja) * 2005-12-02 2007-06-21 Samsung Electronics Co Ltd 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629514A (ja) * 1992-01-13 1994-02-04 Kawamura Inst Of Chem Res 半導体素子
JPH1140767A (ja) * 1997-07-16 1999-02-12 Sanyo Electric Co Ltd 誘電体素子及びその製造方法
JP2003258146A (ja) * 2002-02-27 2003-09-12 Sumitomo Electric Ind Ltd 半導体集積装置
JP2004172270A (ja) * 2002-11-19 2004-06-17 Sony Corp 内包フラーレンによる分子及び薄膜トランジスタ
JP2004288930A (ja) * 2003-03-24 2004-10-14 Sony Corp メモリ素子およびその製造方法、ならびに電子素子
WO2005060005A1 (ja) * 2003-12-18 2005-06-30 Fuji Electric Holdings Co., Ltd. スイッチング素子
JP2006032794A (ja) * 2004-07-20 2006-02-02 Fuji Electric Holdings Co Ltd 整流素子
JP2006060169A (ja) * 2004-08-24 2006-03-02 National Institute Of Advanced Industrial & Technology 電界効果型トランジスタ及びその製造方法
JP2007158344A (ja) * 2005-12-02 2007-06-21 Samsung Electronics Co Ltd 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011517856A (ja) * 2008-04-11 2011-06-16 サンディスク スリーディー,エルエルシー 炭素系メモリ素子を含むメモリセルおよびその形成方法

Also Published As

Publication number Publication date
JP5205670B2 (ja) 2013-06-05

Similar Documents

Publication Publication Date Title
Si et al. Scalable preparation of high-density semiconducting carbon nanotube arrays for high-performance field-effect transistors
Yoo et al. Performance enhancement of electronic and energy devices via block copolymer self‐assembly
Ji et al. Flexible organic memory devices with multilayer graphene electrodes
Son et al. NiO resistive random access memory nanocapacitor array on graphene
Cui et al. Nanogap electrodes towards solid state single‐molecule transistors
RU2511127C2 (ru) Графеновое устройство и способ его изготовления
Russo et al. Carbon nanowalls: A new material for resistive switching memory devices
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
JP2009278107A (ja) 薄膜トランジスタの製造方法
JP4984498B2 (ja) 機能素子及びその製造方法
JP2007103625A (ja) 機能性デバイス及びその製造方法
JP2010199215A (ja) スイッチング素子及び不揮発性記憶装置
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
WO2014178208A1 (ja) グラフェン膜、電子装置、及び電子装置の製造方法
Otsuka et al. On-chip sorting of long semiconducting carbon nanotubes for multiple transistors along an identical array
JP2008311449A (ja) シリコンによる2端子抵抗スイッチ素子及び半導体デバイス
Aziz et al. High-performance flexible resistive random access memory devices based on graphene oxidized with a perpendicular oxidation gradient
JP4501339B2 (ja) pn接合素子の製造方法
JP5205670B2 (ja) 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器
JP4736318B2 (ja) 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP2016127238A (ja) 電子装置及び電子装置の製造方法
KR101173115B1 (ko) 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법
Silva et al. Electronic and magnetic properties of tripentaphene nanoribbons
JP2004172270A (ja) 内包フラーレンによる分子及び薄膜トランジスタ
JP5173087B1 (ja) 酸化カーボン薄膜の製造方法および酸化カーボン薄膜を有する素子とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5205670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees