JP2016127238A - 電子装置及び電子装置の製造方法 - Google Patents

Abstract

【課題】グラフェンとそれに接続される金属との間の接触抵抗の増大を抑えた電子装置を実現する。
【解決手段】トランジスタ１は、グラフェン４の端部４ａ及び端部４ｂに点在する、炭素原子が欠損した孔４ｃを含む。グラフェン４の、孔４ｃが形成された端部４ａ及び端部４ｂにそれぞれ、金属を用いたソース電極５ａ及びドレイン電極５ｂが接続される。孔４ｃを設けることで、エッジ位置の炭素原子の個数を増大させて、グラフェン４のフェルミ準位付近の状態密度を増大させ、その状態密度と反比例の関係にある、グラフェン４とソース電極５ａ及びドレイン電極５ｂとの間の接触抵抗を低減する。
【選択図】図３

Description

本発明は、電子装置及び電子装置の製造方法に関する。

炭素材料の１種であるグラフェンは、炭素原子がｓｐ²結合により六角格子状に並んだ原子１層のシート状の物質であり、高い電子移動度を示すことが知られている。例えば、このような性質を有するグラフェンを、半導体素子等を含む電子装置内の、トランジスタのチャネルに適用することが提案されている。

特開２０１１−１５５０９８号公報 特開２０１２−１７５０８７号公報

エー・シー・エス・ナノ（ACS Nano），２０１３年、７巻、４号、ｐ．３６６１〜３６６７

グラフェンを用いる電子装置では、グラフェンへの電流供給或いはグラフェンからの電流取り出しのための電極として、金属がグラフェンに接続される場合がある。この場合、グラフェンと金属との間の接触抵抗が増大すると、グラフェンの高い電子移動度を活かした電子装置を得ることができないことが起こり得る。

本発明の一観点によれば、グラフェンと、前記グラフェンの第１部分に点在し、炭素原子が欠損した少なくとも１つの第１孔と、前記第１部分に接続された第１金属とを含む電子装置が提供される。

また、本発明の一観点によれば、グラフェンの第１部分に、炭素原子が欠損した少なくとも１つの第１孔を点在させる工程と、前記第１部分に第１金属を接続する工程とを含む電子装置の製造方法が提供される。

開示の技術によれば、グラフェンと金属との間の接触抵抗の増大を抑えた電子装置を実現することが可能になる。

グラフェンを用いたトランジスタの第１の例を示す図である。 グラフェンを用いたトランジスタの第２の例を示す図である。 グラフェンを用いたトランジスタの構成例を示す図（その１）である。 グラフェンを用いたトランジスタの構成例を示す図（その２）である。 比較に用いるモデルを示す図である。 ジグザグ端を含む孔の一例を示す図である。 孔のエッジの説明図である。 第１実施例に係る孔を設けたグラフェンの、カットを設けたグラフェンとの、伝導率ρ及び接触抵抗Ｒ_Cについての比較を表す図である。 第２実施例に係る孔を設けたグラフェンの、カットを設けたグラフェンとの、伝導率ρ及び接触抵抗Ｒ_Cについての比較を表す図である。 第３実施例に係る孔を設けたグラフェンの、カットを設けたグラフェンとの、伝導率ρ及び接触抵抗Ｒ_Cについての比較を表す図である。 第４実施例に係るモデルを示す図である。 トランジスタ形成方法の一例の説明図（その１）である。 トランジスタ形成方法の一例の説明図（その２）である。 トランジスタ形成方法の一例の説明図（その３）である。 トランジスタ形成方法の一例の説明図（その４）である。 トランジスタ形成方法の一例の説明図（その５）である。 トランジスタ形成方法の一例の説明図（その６）である。 トランジスタ形成方法の一例の説明図（その７）である。 トランジスタ形成方法の一例の説明図（その８）である。 トランジスタ形成方法の一例の説明図（その９）である。 トランジスタ形成方法の別例の説明図（その１）である。 トランジスタ形成方法の別例の説明図（その２）である。 グラフェンを用いた導体部の構成例を示す図である。 グラフェンを用いたトランジスタの別の構成例を示す図である。

グラフェンは、炭素（Ｃ）原子がｓｐ²結合により六角格子状に並んだ原子１層のシート状の物質であり、フェルミ準位付近で特徴的な線形分散バンドを有するために、電子移動度が高く、半導体装置の高速化や低消費電力化に有用であると考えられる。グラフェンは、シート中における電子の散乱を抑制した場合、室温でも１０００００ｃｍ²Ｖ^-1ｓ^-1を超える非常に大きな電子移動度を達成することが可能である。このような高い電子移動度を達成し得るグラフェンを、トランジスタ等の電子装置に利用することが提案されている。

一例として、グラフェンをトランジスタのチャネルの材料に用いた例を、図１及び図２に示す。
図１はグラフェンを用いたトランジスタの第１の例を示す図である。図１には、第１の例に係るトランジスタの要部斜視模式図を示している。

図１に示すトランジスタ１０は、基板１１、絶縁膜１２、グラフェン１３、ソース電極１４ａ、ドレイン電極１４ｂ、ゲート絶縁膜１５及びゲート電極１６を有する。
基板１１には、各種基板を用いることができる。絶縁膜１２には、各種絶縁材料を用いることができ、例えば、酸化シリコン（ＳｉＯ₂）が用いられる。このような絶縁膜１２上に、チャネルとなるグラフェン１３が設けられる。グラフェン１３は、例えば、グラファイトの劈開、エチレン（ＣＨ₂ＣＨ₂）等の炭化水素を用いたＣＶＤ（Chemical Vapor Deposition）法、レーザによるカーボンナノチューブの引き裂き等によって得られたグラフェン１３を、絶縁膜１２上に転写することで、設けられる。尚、グラフェン１３の端（エッジ）の炭素原子は、水素（Ｈ）原子で終端され得る。

トランジスタ１０では、絶縁膜１２の上に設けられたグラフェン１３の一方向の両端部（各々、終端部及び終端部から内側の領域）上に、ソース電極１４ａ及びドレイン電極１４ｂが設けられる。ソース電極１４ａ及びドレイン電極１４ｂには、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、白金（Ｐｔ）、金（Ａｕ）等の金属が用いられる。このようなソース電極１４ａとドレイン電極１４ｂとの間のグラフェン１３上に、ゲート絶縁膜１５を介してゲート電極１６が設けられる。

図１に示すトランジスタ１０では、ゲート電極１６の電位が制御されることで、グラフェン１３を用いたチャネルのオン、オフの状態が制御される。
また、図２はグラフェンを用いたトランジスタの第２の例を示す図である。図２には、第２の例に係るトランジスタの要部斜視模式図を示している。

図２に示すトランジスタ２０は、基板２１、絶縁膜２２、グラフェン２３、ソース電極２４ａ及びドレイン電極２４ｂを有する。
基板２１には、導電性を有する基板が用いられ、例えば、所定導電型の不純物元素を添加したシリコン（Ｓｉ）基板等の半導体基板が用いられる。絶縁膜２２には、各種絶縁材料を用いることができ、例えば、酸化シリコンが用いられる。このような絶縁膜２２上に、チャネルとなるグラフェン２３が、上記同様、転写等の方法を用いて設けられる。

トランジスタ２０では、絶縁膜２２の上に設けられたグラフェン２３の一方向の両端部（各々、終端部及び終端部から内側の領域）上に、ソース電極２４ａ及びドレイン電極２４ｂが設けられる。ソース電極２４ａ及びドレイン電極２４ｂには、チタン、コバルト、ニッケル、パラジウム、アルミニウム、銅、銀、白金、金等の金属が用いられる。

図２に示すトランジスタ２０では、導電性の基板２１がゲート電極として機能し、基板２１の電位が制御されることで、グラフェン２３を用いたチャネルのオン、オフの状態が制御される。

グラフェンを用い、例えば、上記の図１や図２に例示するような構成を有するトランジスタを得ることができる。
尚、トランジスタのチャネルにグラフェンを用いる場合、ソース電極及びドレイン電極として機能する金属電極は、グラフェンの上層側に限らず、グラフェンの下層側に設けることもできる。

ここで、グラフェンをチャネルに用いた上記のようなトランジスタにおける、グラフェンと金属電極（ソース電極、ドレイン電極）との接続について述べる。
ソース電極又はドレイン電極として用いられる金属電極と、チャネルに用いられるグラフェンとの間のトンネル電流Ｊについては、次式（１）のような関係がある。

Ｊ∝∫Ｄ_M（Ｅ_F）×ｆ_M（Ｅ）×Ｔ（Ｅ）×Ｄ_G（Ｅ_F）×｛１−ｆ_G（Ｅ）｝ｄＥ∝１／Ｒ_C・・・（１）
式（１）において、Ｄ_M（Ｅ_F）は金属電極の状態密度（Density Of State；ＤＯＳ）、ｆ_M（Ｅ）は金属電極のフェルミ関数、Ｔ（Ｅ）は透過率、Ｄ_G（Ｅ_F）はグラフェンの状態密度（ＤＯＳ）、ｆ_G（Ｅ）はグラフェンのフェルミ関数である。Ｒ_Cは金属電極とグラフェンとの間の接触抵抗である。

グラフェンは、フェルミ準位Ｅ_F付近で特徴的な線形分散バンドを有するために、グラフェンの状態密度Ｄ_G（Ｅ_F）が金属電極の状態密度Ｄ_M（Ｅ_F）に比べて小さく、接触抵抗Ｒ_Cを律速する。金属電極とグラフェンとの間の接触抵抗Ｒ_Cと、グラフェンの状態密度Ｄ_G（Ｅ_F）とは、反比例の関係にある。

グラフェンをチャネルに用いるトランジスタにおいて、ソース電極、ドレイン電極となる金属電極と、チャネルのグラフェンとの間の接触抵抗Ｒ_Cが増大すると、グラフェンの高い電子移動度を活かした、トランジスタの高速化、低消費電力化が難しくなる。

このような点に鑑み、ここでは以下に示すような手法を用いて、金属電極とグラフェンとの接触抵抗Ｒ_Cの増大を抑制する。
図３及び図４はグラフェンを用いたトランジスタの構成例を示す図である。尚、図３はグラフェンを用いたトランジスタの一例の要部断面模式図である。図４はグラフェンを用いたトランジスタの一例の要部平面模式図であって、トランジスタのグラフェン及び金属電極を、グラフェン側から見た時の平面模式図（Ｌ−Ｌ矢視平面模式図）である。

図３に示すトランジスタ１は、上記図２に示したトランジスタ２０と同様に、基板２上の絶縁膜３に積層されたグラフェン４の両端部（各々、終端部及び終端部から内側の領域）上に、ソース電極５ａ及びドレイン電極５ｂが設けられた構造を有する。

基板２には、導電性を有する基板が用いられ、例えば、所定導電型の不純物元素を添加したシリコン基板等の半導体基板が用いられる。絶縁膜３には、各種絶縁材料を用いることができ、例えば、酸化シリコンが用いられる。このような絶縁膜３上に、例えば、グラファイトの劈開、ＣＶＤ法、レーザによるカーボンナノチューブの引き裂き等の方法によって得られたグラフェン４が転写されて設けられる。グラフェン４の両端部である端部４ａ及び端部４ｂにそれぞれ設けられるソース電極５ａ及びドレイン電極５ｂには、チタン、コバルト、ニッケル、パラジウム、アルミニウム、銅、銀、白金、金等の金属が用いられる。

トランジスタ１では、導電性の基板２がゲート電極として機能し、基板２の電位が制御されることで、グラフェン４を用いたチャネルのオン、オフの状態が制御される。
トランジスタ１のグラフェン４の端部４ａ及び端部４ｂには、図３及び図４に示すように、炭素原子が欠損した孔４ｃ（ここでは一例として複数の孔４ｃ）が点在して設けられる。このようなグラフェン４の、孔４ｃが設けられた一方の端部４ａ上に、ソース電極５ａが接続され、孔４ｃが設けられた他方の端部４ｂ上に、ドレイン電極５ｂが接続される。

このようにグラフェン４の、ソース電極５ａ及びドレイン電極５ｂがそれぞれ接続される端部４ａ及び端部４ｂに、点在する孔４ｃを設けることで、ソース電極５ａと端部４ａとの間、及びドレイン電極５ｂと端部４ｂとの間の接触抵抗Ｒ_Cを低減する。

ここで、ソース電極５ａ及びドレイン電極５ｂが接続される端部４ａ及び端部４ｂに点在する上記のような孔４ｃを設ける構造と、端部４ａ及び端部４ｂに延在する短冊状のカットを設ける構造（非特許文献１）とを比較する。

図５は比較に用いるモデルを示す図である。
図５（Ａ）及び図５（Ｂ）は、ソース電極５ａやドレイン電極５ｂのような金属電極が接続されるグラフェン４の端部４ａｂ（上記の端部４ａ、端部４ｂに相当）のモデルを示す図である。図５（Ａ）には、グラフェン４の端部４ａｂに複数の短冊状のカット５１が延在するモデル５０を示し、図５（Ｂ）には、グラフェン４の端部４ａｂに複数の円形の孔４１（上記の孔４ｃに相当）が点在するモデル４０を示している。

図５（Ａ）のモデル５０において、グラフェン４の端部４ａｂの幅をＷ、長さをＬとする。このモデル５０において、カット５１の数をＮ_cut、各カット５１の幅（開口幅）をＰとすると、端部４ａｂに含まれるカット５１の端（エッジ）の長さの和Ｔ_Aは次式（２ａ）で表される。また、モデル５０の、端部４ａｂから取り除かれるグラフェンの面積の和（開口面積）Ｓ_Aは次式（２ｂ）で表される。

Ｔ_A＝Ｎ_cut×２×Ｌ・・・（２ａ）
Ｓ_A＝Ｎ_cut×Ｌ×Ｐ・・・（２ｂ）
同様に、図５（Ｂ）のモデル４０において、グラフェン４の端部４ａｂの幅をＷ、長さをＬとする。このモデル４０の孔４１の数をＮ_hole、各孔４１の直径（開口幅）をＱとすると、端部４ａｂに含まれる孔４１の端（エッジ）の長さの和Ｔ_Bは次式（３ａ）で表される。また、モデル４０の、端部４ａｂから取り除かれるグラフェンの面積の和（開口面積）Ｓ_Bは次式（３ｂ）で表される。

Ｔ_B＝Ｎ_hole×π×Ｑ・・・（３ａ）
Ｓ_B＝Ｎ_hole×π×（Ｑ／２）²・・・（３ｂ）
図５（Ａ）のモデル５０のＴ_Aは、式（２ａ）及び式（２ｂ）より、Ｓ_A及びＰを用いて次式（２ｃ）のように表すことができ、図５（Ｂ）のモデル４０のＴ_Bは、式（３ａ）及び式（３ｂ）より、Ｓ_B及びＱを用いて次式（３ｃ）のように表すことができる。

Ｔ_A＝２／Ｐ×Ｓ_A・・・（２ｃ）
Ｔ_B＝４／Ｑ×Ｓ_B・・・（３ｃ）
式（２ｃ）及び式（３ｃ）より、Ｓ_A＝Ｓ_Bで且つＰ＝Ｑの場合には、次式（４）のような関係が成り立つ。

Ｔ_B＝２×Ｔ_A・・・（４）
Ｔ_A及びＴ_Bはそれぞれ、カット５１のエッジ及び孔４１のエッジに存在する炭素原子の個数Ｎ_edgeに比例すると考えてよい。エッジに存在する炭素原子の個数Ｎ_edgeの増大は、フェルミ準位Ｅ_F付近のグラフェン４の状態密度Ｄ_G（Ｅ_F）を増大させるのに寄与する（Ｎ_edge∝Ｄ_G（Ｅ_F））。そして、このグラフェン４の状態密度Ｄ_G（Ｅ_F）は、前述のように、接触抵抗Ｒ_Cと反比例の関係にある（Ｄ_G（Ｅ_F）∝１／Ｒ_C）。エッジに存在する炭素原子の個数Ｎ_edgeの増大は、接触抵抗Ｒ_Cの低減、伝導率ρ（＝１／Ｒ_C）の増大に寄与すると言うことができる。

上記の式（４）は、モデル５０のカット５１とモデル４０の孔４１の、グラフェン４の端部４ａｂに占める開口面積、開口幅が同じである場合（Ｓ_A＝Ｓ_B，Ｐ＝Ｑ）、モデル４０ではモデル５０よりも伝導率ρ（＝１／Ｒ_C）の変化率が２倍になることを意味している。

このような原理に基づき、上記トランジスタ１の、ソース電極５ａ及びドレイン電極５ｂがそれぞれ接続されるグラフェン４の端部４ａ及び端部４ｂに、点在する孔４ｃを設け、接触抵抗Ｒ_Cの低減を図る。但し、端部４ａ及び端部４ｂにおけるグラフェン４の面積（孔４ｃの配置後に残る炭素原子の個数）も、電子の流れ易さ、接触抵抗Ｒ_Cに影響する。グラフェン４の面積を確保しつつ、孔４ｃによってエッジに存在する炭素原子の個数を増大させることが、接触抵抗Ｒ_Cの低減に有効となる。

トランジスタ１の、グラフェン４の端部４ａ及び端部４ｂに設けられる孔４ｃは、炭素原子の欠損によって形成される。この場合、孔４ｃのエッジは、炭素原子の並び方によってジグザグ端又はアームチェア端となり得る。ソース電極５ａと端部４ａとの間、及びドレイン電極５ｂと端部４ｂとの間の接触抵抗Ｒ_Cを低減するうえでは、孔４ｃのエッジにジグザグ端が含まれていることがより好ましい。

孔４ｃのエッジに、ジグザグ端とアームチェア端のうち、ジグザグ端が含まれていることがより好ましい点について、次の図６及び図７を参照して説明する。
まず、ジグザグ端を含む孔の一例を図６に示す。

図６（Ａ）には、炭素原子が六角格子状に並んだグラフェン４の、ｓｐ²結合により連続して繋がる４個の炭素原子（図６（Ａ）に点線で図示）が欠損している孔４ｃを例示している。また、図６（Ｂ）には、炭素原子が六角格子状に並んだグラフェン４の、ｓｐ²結合により連続して繋がる３７個の炭素原子（図６（Ｂ）に点線で図示）が欠損している孔４ｃを例示している。このように炭素原子（点線）の欠損によって形成される孔４ｃのエッジにジグザグ端４ｄが現れる。

尚、孔４ｃのエッジにこのようなジグザグ端４ｄ（炭素原子の六角格子２個分以上）が含まれるためには、ｓｐ²結合により連続して繋がる４個以上の炭素原子が欠損する必要がある。

孔４ｃのエッジに現れるジグザグ端４ｄの炭素原子には、炭素原子（点線）の欠損によって生じる未結合手が存在するか、或いは、終端する水素原子等が結合される。
また、円形の孔或いは略円形の孔には、この図６（Ａ）や図６（Ｂ）に示すような平面形状の孔４ｃが含まれる。

図７は孔のエッジの説明図である。図７（Ａ）は孔のジグザグ端の説明図、図７（Ｂ）は孔のアームチェア端の説明図である。
グラフェン４に、炭素原子の欠損による孔４ｃが設けられる場合、その孔４ｃのエッジには、図７（Ａ）に示すようなジグザグ端４ｄと、図７（Ｂ）に示すようなアームチェア端４ｅという、２種類の特徴的なエッジが現れ得る。

炭素原子の欠損によって孔４ｃのエッジの炭素原子に生じる未結合手の最短距離Ｄは、図７（Ａ）のジグザグ端４ｄで２．４６Å、図７（Ｂ）のアームチェア端４ｅで１．４２Åである。従って、図７（Ａ）のジグザグ端４ｄの方が、図７（Ｂ）のアームチェア端４ｅに比べて、孔４ｃのエッジの炭素原子に生じる未結合手同士が相互作用する可能性が低くなる。

上記のように、トランジスタ１（図３及び図４）では、孔４ｃを設けたグラフェン４の端部４ａ及び端部４ｂにそれぞれ、ソース電極５ａ及びドレイン電極５ｂとなる金属電極が接続される。この場合、グラフェン４の端部４ａ及び端部４ｂの孔４ｃのエッジが、図７（Ａ）のようなジグザグ端４ｄである方が、孔４ｃのエッジに存在する炭素原子の未結合手の軌道４ｆと、ソース電極５ａ及びドレイン電極５ｂの金属表面の軌道とが、相互作用し易くなる。孔４ｃのエッジに存在する炭素原子の未結合手の軌道４ｆと、ソース電極５ａ及びドレイン電極５ｂの金属表面の軌道との相互作用は、フェルミ準位Ｅ_F付近でのグラフェン４の状態密度Ｄ_G（Ｅ_F）の増大に寄与する。

また、孔４ｃのエッジの炭素原子が水素原子等で終端され、孔４ｃのエッジの炭素原子に未結合手が存在しない場合もある。このような場合でも、図７（Ａ）のようなジグザグ端４ｄは、エッジ状態と呼ばれる、端部に局在した電子状態をフェルミ準位Ｅ_F付近に有することが知られており、それにより、フェルミ準位Ｅ_F付近でのグラフェン４の状態密度Ｄ_G（Ｅ_F）は増大する。

フェルミ準位Ｅ_F付近のグラフェン４の状態密度Ｄ_G（Ｅ_F）は接触抵抗Ｒ_Cと反比例の関係にあることから、グラフェン４の状態密度Ｄ_G（Ｅ_F）が増大すれば、接触抵抗Ｒ_Cは低減される。孔４ｃのエッジに、図７（Ａ）のようなジグザグ端４ｄが含まれると、その炭素原子に未結合手が存在する場合と、炭素原子が終端されている場合のいずれの場合も、フェルミ準位Ｅ_F付近のグラフェン４の状態密度Ｄ_G（Ｅ_F）を増大させることが可能になる。これにより、ジグザグ端４ｄを含む孔４ｃを設けたグラフェン４の端部４ａ及び端部４ｂと、ソース電極５ａ及びドレイン電極５ｂとの間の接触抵抗Ｒ_Cの低減を図ることが可能になる。

尚、グラフェン４（孔４ｃ以外の部分）の炭素原子の個数も、電子の流れ易さに影響し、接触抵抗Ｒ_Cの低減に寄与する。グラフェン４の炭素原子の個数を確保しつつ、孔４ｃによってエッジに存在する炭素原子の個数を増大させることが、接触抵抗Ｒ_Cの低減に有効となる。

また、図７（Ａ）のジグザグ端４ｄに比べると可能性は低いものの、図７（Ｂ）のアームチェア端４ｅでも、その炭素原子の未結合手の軌道４ｆと、グラフェン４に接続されるソース電極５ａ及びドレイン電極５ｂの金属表面の軌道との相互作用は起こり得る。孔４ｃのエッジに含まれるのが図７（Ｂ）のようなアームチェア端４ｅである場合でも、孔４ｃを有しないグラフェン４に比べて、或いは短冊状のカットを設けたグラフェン４に比べて、状態密度Ｄ_G（Ｅ_F）を増大させて接触抵抗Ｒ_Cの低減を図ることは可能である。

以下に、上記図５（Ａ）及び図５（Ｂ）に示したようなモデル５０及びモデル４０を用いて導き出される原理に基づく実施例（第１〜第４実施例）を示す。
まず、第１実施例について説明する。

第１実施例では、トランジスタ１におけるソース電極５ａ及びドレイン電極５ｂとなる金属電極が接続されるグラフェン４の端部４ａ及び端部４ｂの構成として、図５（Ａ）のモデル５０、図５（Ｂ）のモデル４０に示すような端部４ａｂの構成を採用する。モデル５０のグラフェン４の端部４ａｂは延在するカット５１を有し、モデル４０のグラフェン４の端部４ａｂは点在する孔４１を有する。

図８は第１実施例に係る孔を設けたグラフェンの、カットを設けたグラフェンとの、伝導率ρ及び接触抵抗Ｒ_Cについての比較を表す図である。図８（Ａ）には、グラフェン端部の面積に対する開口面積の比Ｓ_A／ＷＬ，Ｓ_B／ＷＬ［−］と伝導率ρ［Ω^-1］との関係を示し、図８（Ｂ）には、グラフェン端部の面積に対する開口面積の比Ｓ_A／ＷＬ，Ｓ_B／ＷＬ［−］と接触抵抗Ｒ_C［Ω］との関係を示している。

第１実施例では、端部４ａｂの面積ＷＬに対する開口面積Ｓ_A，Ｓ_Bの比を０．６４（Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．６４）とし、カット５１の開口幅Ｐ及び孔４１の開口幅Ｑを共に１６０ｎｍ（Ｐ＝Ｑ＝１６０ｎｍ）とする条件を用いる。この条件は、カット５１を採用する非特許文献１に記載の条件から設定している。

図８（Ａ）には、グラフェン４の端部４ａｂにカット５１を設けた場合の、端部４ａｂの面積ＷＬに対する開口面積Ｓ_Aの比Ｓ_A／ＷＬと、伝導率ρとの関係を、点線で示している。この図８（Ａ）に点線で示す、カット５１を設けた場合の比Ｓ_A／ＷＬと伝導率ρとの関係は、非特許文献１（Figure 2(e)）から求めている。

図８（Ａ）には併せて、グラフェン４の端部４ａｂに孔４１を設けた場合の、端部４ａｂの面積ＷＬに対する開口面積Ｓ_Bの比Ｓ_B／ＷＬと、伝導率ρとの関係を、実線で示している。この図８（Ａ）に実線で示す、孔４１を設けた場合の比Ｓ_B／ＷＬと伝導率ρとの関係は、モデル４０ではモデル５０よりも伝導率ρの変化率が２倍になることに基づき、図８（Ａ）に点線で示す関係から求めている。即ち、図８（Ａ）の実線は、図８（Ａ）の点線の変化率を２倍したものである。

また、図８（Ｂ）には、グラフェン４の端部４ａｂにカット５１を設けた場合の比Ｓ_A／ＷＬと、接触抵抗Ｒ_Cとの関係を、点線で示している。この図８（Ｂ）に点線で示す接触抵抗Ｒ_Cは、図８（Ａ）に点線で示す伝導率ρの逆数として求めている。

図８（Ｂ）には併せて、グラフェン４の端部４ａｂに孔４１を設けた場合の比Ｓ_B／ＷＬと接触抵抗Ｒ_Cとの関係を、実線で示している。この図８（Ｂ）に実線で示す接触抵抗Ｒ_Cも同様に、図８（Ａ）に実線で示す伝導率ρの逆数として求めている。

比Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．６４の条件での接触抵抗Ｒ_Cを比較すると、図８（Ｂ）より、グラフェン４の端部４ａｂにカット５１を設けた場合の接触抵抗Ｒ_Cは３２２Ωであるのに対し、孔４１を設けた場合の接触抵抗Ｒ_Cは２７８Ωとなる。第１実施例では、グラフェン４の端部４ａｂに孔４１を設けた場合、カット５１を設けた場合に比べて、比Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．６４で、接触抵抗Ｒ_Cを約１４％低減することができる。

トランジスタ１の、ソース電極５ａ及びドレイン電極５ｂがそれぞれ接続されるグラフェン４の端部４ａ及び端部４ｂに、この第１実施例の知見を基に、円形或いは略円形の孔４ｃを設ける。それにより、ソース電極５ａとグラフェン４の端部４ａとの間、ドレイン電極５ｂとグラフェン４の端部４ｂとの間の接触抵抗Ｒ_Cの増大を抑えたトランジスタ１を実現することが可能になる。

次に、第２実施例について説明する。
第２実施例でも、上記第１実施例と同様に、ソース電極５ａ及びドレイン電極５ｂとなる金属電極が接続されるグラフェン４の端部４ａ及び端部４ｂの構成として、図５（Ａ）のモデル５０、図５（Ｂ）のモデル４０に示すような端部４ａｂの構成を採用する。モデル５０のグラフェン４の端部４ａｂは延在するカット５１を有し、モデル４０のグラフェン４の端部４ａｂは点在する孔４１を有する。

図９は第２実施例に係る孔を設けたグラフェンの、カットを設けたグラフェンとの、伝導率ρ及び接触抵抗Ｒ_Cについての比較を表す図である。図９（Ａ）には、グラフェン端部の面積に対する開口面積の比Ｓ_A／ＷＬ，Ｓ_B／ＷＬ［−］と伝導率ρ［Ω^-1］との関係を示し、図９（Ｂ）には、グラフェン端部の面積に対する開口面積の比Ｓ_A／ＷＬ，Ｓ_B／ＷＬ［−］と接触抵抗Ｒ_C［Ω］との関係を示している。

第２実施例では、グラフェン４の端部４ａｂに設ける孔４１の開口幅Ｑを１００ｎｍ（Ｑ＝１００ｎｍ）に設定する。
図９（Ａ）には、グラフェン４の端部４ａｂにカット５１を設けた場合の、端部４ａｂの面積ＷＬに対する開口面積Ｓ_Aの比Ｓ_A／ＷＬと、伝導率ρとの関係を、点線で示している。この図９（Ａ）に点線で示す、カット５１を設けた場合の比Ｓ_A／ＷＬと伝導率ρとの関係は、カット５１の開口幅Ｐとして１００ｎｍ（Ｐ＝１００ｎｍ）を想定し、上記図８（Ａ）に点線で示した伝導率ρを１６０ｎｍ／１００ｎｍ＝１．６倍したものである。即ち、カット５１を設けたグラフェン４の面積が１．６倍となることで、伝導率ρが１．６倍になるとして、プロットしている。

図９（Ａ）には併せて、グラフェン４の端部４ａｂに孔４１を設けた場合の、端部４ａｂの面積ＷＬに対する開口面積Ｓ_Bの比Ｓ_B／ＷＬと、伝導率ρとの関係を、実線で示している。この図９（Ａ）に実線で示す、孔４１を設けた場合の比Ｓ_B／ＷＬと伝導率ρとの関係は、モデル４０ではモデル５０よりも伝導率ρの変化率が２倍になることに基づき、図９（Ａ）に点線で示す関係から求めている。即ち、図９（Ａ）の実線は、図９（Ａ）の点線の変化率を２倍したものである。

また、図９（Ｂ）には、グラフェン４の端部４ａｂにカット５１を設けた場合の比Ｓ_A／ＷＬと、接触抵抗Ｒ_Cとの関係を、点線で示している。この図９（Ｂ）に点線で示す接触抵抗Ｒ_Cは、図９（Ａ）に点線で示す伝導率ρの逆数として求めている。

図９（Ｂ）には併せて、グラフェン４の端部４ａｂに孔４１を設けた場合の比Ｓ_B／ＷＬと接触抵抗Ｒ_Cとの関係を、実線で示している。この図９（Ｂ）に実線で示す接触抵抗Ｒ_Cも同様に、図９（Ａ）に実線で示す伝導率ρの逆数として求めている。

例えば、比Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．９での接触抵抗Ｒ_Cを比較すると、図９（Ｂ）より、グラフェン４の端部４ａｂにカット５１を設けた場合の接触抵抗Ｒ_Cは２６８Ωであるのに対し、孔４１を設けた場合の接触抵抗Ｒ_Cは２０６Ωとなる。第２実施例では、グラフェン４の端部４ａｂに孔４１を設けた場合、カット５１を設けた場合に比べて、比Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．９で、接触抵抗Ｒ_Cを約２３％低減することができる。

トランジスタ１の、ソース電極５ａ及びドレイン電極５ｂがそれぞれ接続されるグラフェン４の端部４ａ及び端部４ｂに、この第２実施例の知見を基に、円形或いは略円形の孔４ｃを設ける。それにより、ソース電極５ａとグラフェン４の端部４ａとの間、ドレイン電極５ｂとグラフェン４の端部４ｂとの間の接触抵抗Ｒ_Cの増大を抑えたトランジスタ１を実現することが可能になる。

次に、第３実施例について説明する。
第３実施例でも、上記第１実施例と同様に、ソース電極５ａ及びドレイン電極５ｂとなる金属電極が接続されるグラフェン４の端部４ａ及び端部４ｂの構成として、図５（Ａ）のモデル５０、図５（Ｂ）のモデル４０に示すような端部４ａｂの構成を採用する。モデル５０のグラフェン４の端部４ａｂは延在するカット５１を有し、モデル４０のグラフェン４の端部４ａｂは点在する孔４１を有する。

図１０は第３実施例に係る孔を設けたグラフェンの、カットを設けたグラフェンとの、伝導率ρ及び接触抵抗Ｒ_Cについての比較を表す図である。図１０（Ａ）には、グラフェン端部の面積に対する開口面積の比Ｓ_A／ＷＬ，Ｓ_B／ＷＬ［−］と伝導率ρ［Ω^-1］との関係を示し、図１０（Ｂ）には、グラフェン端部の面積に対する開口面積の比Ｓ_A／ＷＬ，Ｓ_B／ＷＬ［−］と接触抵抗Ｒ_C［Ω］との関係を示している。

第３実施例では、グラフェン４の端部４ａｂに設ける孔４１の開口幅Ｑを１０ｎｍ（Ｑ＝１０ｎｍ）に設定する。
図１０（Ａ）には、グラフェン４の端部４ａｂにカット５１を設けた場合の、端部４ａｂの面積ＷＬに対する開口面積Ｓ_Aの比Ｓ_A／ＷＬと、伝導率ρとの関係を、点線で示している。この図１０（Ａ）に点線で示す、カット５１を設けた場合の比Ｓ_A／ＷＬと伝導率ρとの関係は、カット５１の開口幅Ｐとして１０ｎｍ（Ｐ＝１０ｎｍ）を想定し、上記図８（Ａ）に点線で示した伝導率ρを１６０ｎｍ／１０ｎｍ＝１６倍したものである。

図１０（Ａ）には併せて、グラフェン４の端部４ａｂに孔４１を設けた場合の、端部４ａｂの面積ＷＬに対する開口面積Ｓ_Bの比Ｓ_B／ＷＬと、伝導率ρとの関係を、実線で示している。この図１０（Ａ）に実線で示す、孔４１を設けた場合の比Ｓ_B／ＷＬと伝導率ρとの関係は、モデル４０ではモデル５０よりも伝導率ρの変化率が２倍になることに基づき、図１０（Ａ）に点線で示す関係から求めている。即ち、図１０（Ａ）の実線は、図１０（Ａ）の点線の変化率を２倍したものである。

また、図１０（Ｂ）には、グラフェン４の端部４ａｂにカット５１を設けた場合の比Ｓ_A／ＷＬと、接触抵抗Ｒ_Cとの関係を、点線で示している。この図１０（Ｂ）に点線で示す接触抵抗Ｒ_Cは、図１０（Ａ）に点線で示す伝導率ρの逆数として求めている。

図１０（Ｂ）には併せて、グラフェン４の端部４ａｂに孔４１を設けた場合の比Ｓ_B／ＷＬと接触抵抗Ｒ_Cとの関係を、実線で示している。この図１０（Ｂ）に実線で示す接触抵抗Ｒ_Cも同様に、図１０（Ａ）に実線で示す伝導率ρの逆数として求めている。

例えば、比Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．９での接触抵抗Ｒ_Cを比較すると、図１０（Ｂ）より、グラフェン４の端部４ａｂにカット５１を設けた場合の接触抵抗Ｒ_Cは７２Ωであるのに対し、孔４１を設けた場合の接触抵抗Ｒ_Cは４０Ωとなる。第３実施例では、グラフェン４の端部４ａｂに孔４１を設けた場合、カット５１を設けた場合に比べて、比Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．９で、接触抵抗Ｒ_Cを約４４％低減することができる。

トランジスタ１の、ソース電極５ａ及びドレイン電極５ｂがそれぞれ接続されるグラフェン４の端部４ａ及び端部４ｂに、この第３実施例の知見を基に、円形或いは略円形の孔４ｃを設ける。それにより、ソース電極５ａとグラフェン４の端部４ａとの間、ドレイン電極５ｂとグラフェン４の端部４ｂとの間の接触抵抗Ｒ_Cの増大を抑えたトランジスタ１を実現することが可能になる。

次に、第４実施例について説明する。
第４実施例では、ソース電極５ａ及びドレイン電極５ｂとなる金属電極が接続されるグラフェン４の端部４ａ及び端部４ｂの構成として、図５（Ａ）のモデル５０の構成、及び、次の図１１に示すモデル４０Ａのような端部４ａｂの構成を採用する。

図１１は第４実施例に係るモデルを示す図である。
図１１には、ソース電極５ａやドレイン電極５ｂのような金属電極が接続されるグラフェン４の端部４ａｂ（上記の端部４ａ、端部４ｂに相当）に、複数の正六角形の孔４１Ａが点在するモデル４０Ａを示している。

図１１のモデル４０Ａにおいて、グラフェン４の端部４ａｂの幅をＷ、長さをＬとし、孔４１Ａの向かい合う辺同士の距離（開口幅）をＱとする。端部４ａｂに含まれる孔４１Ａの端（エッジ）の長さの和Ｔ_Bは次式（５ａ）で表され、端部４ａｂから取り除かれるグラフェンの面積の和（開口面積）Ｓ_Bは次式（５ｂ）で表される。

Ｔ_B＝Ｎ_hole×２×√３×Ｑ・・・（５ａ）
Ｓ_B＝Ｎ_hole×√３／２×Ｑ²・・・（５ｂ）
よって、図１１のモデル４０ＡのＴ_Bは、式（５ａ）及び式（５ｂ）より、Ｓ_B及びＱを用いて次式（５ｃ）のように表すことができ、上記図５（Ｂ）に示した円形の孔４１のモデル４０と同じ関係式が得られる。

Ｔ_B＝４／Ｑ×Ｓ_B・・・（５ｃ）
従って、カット５１が延在するモデル５０について得られる式（２ｃ）、及び孔４１Ａが点在するモデル４０Ａについて得られる式（５ｃ）より、Ｓ_A＝Ｓ_Bで且つＰ＝Ｑの場合には、上記の式（４）のような関係、即ちＴ_B＝２×Ｔ_Aの関係が成り立つ。

Ｔ_A及びＴ_Bはそれぞれ、カット５１のエッジ及び孔４１Ａのエッジに存在する炭素原子の個数Ｎ_edgeに比例すると考えてよい。エッジに存在する炭素原子の個数Ｎ_edgeの増大は、接触抵抗Ｒ_Cと反比例の関係にある、フェルミ準位Ｅ_F付近のグラフェン４の状態密度Ｄ_G（Ｅ_F）を増大させるのに寄与する（Ｎ_edge∝Ｄ_G（Ｅ_F）∝１／Ｒ_C）。エッジに存在する炭素原子の個数Ｎ_edgeの増大は、接触抵抗Ｒ_Cの低減、伝導率ρ（＝１／Ｒ_C）の増大に寄与し、上記の式（４）は、Ｓ_A＝Ｓ_Bで且つＰ＝Ｑの場合、モデル４０Ａではモデル５０よりも伝導率ρの変化率が２倍になることを意味している。

例えば、第４実施例において、グラフェン４の端部４ａｂに設ける孔４１Ａの開口幅Ｑを１０ｎｍ（Ｑ＝１０ｎｍ）に設定すると、伝導率ρ及び接触抵抗Ｒ_Cについて、それぞれ上記第３実施例で述べた図１０（Ａ）及び図１０（Ｂ）と同じ効果が得られる。第４実施例では、グラフェン４の端部４ａｂに孔４１Ａを設けた場合、カット５１を設けた場合に比べて、比Ｓ_A／ＷＬ＝Ｓ_B／ＷＬ＝０．９で、接触抵抗Ｒ_Cを約４４％低減することができる。

トランジスタ１の、ソース電極５ａ及びドレイン電極５ｂがそれぞれ接続されるグラフェン４の端部４ａ及び端部４ｂに、この第４実施例の知見を基に、正六角形或いは略正六角形の孔４ｃを設ける。それにより、ソース電極５ａとグラフェン４の端部４ａとの間、ドレイン電極５ｂとグラフェン４の端部４ｂとの間の接触抵抗Ｒ_Cの増大を抑えたトランジスタ１を実現することが可能になる。

続いて、トランジスタ１の形成方法の一例について説明する。
図１２〜図２０はトランジスタ形成方法の一例の説明図である。以下、グラフェンを用いたトランジスタの各形成工程の一例について、図１２〜図２０を参照して順に説明する。

図１２はグラフェン転写工程の一例の要部断面模式図である。
まず、グラファイトの劈開、ＣＶＤ成長、レーザによるカーボンナノチューブの引き裂き等の方法を用いて、炭素原子１層分のグラフェン４を準備する。そして、準備したグラフェン４を、図１２に示すように、ｐ⁺型シリコン基板等の導電性の基板２上に形成された、酸化シリコン等の絶縁膜３の上に、転写する。

図１３はマスク形成工程の一例の要部断面模式図である。
基板２上の絶縁膜３の上にグラフェン４を転写した後、図１３に示すように、グラフェン４を含む領域上に、酸化シリコン膜６、ランダム共重合体膜７、ブロック共重合体膜８を順に形成する。

酸化シリコン膜６は、グラフェン４の保護膜として機能し、例えば、厚さ１０ｎｍで堆積する。
ランダム共重合体膜７には、スチレン−メタクリル酸メチルランダム共重合体（poly(styrene-random methyl methacrylate)；Ｐ（Ｓ−ｒ−ＭＭＡ））を用いることができる。Ｐ（Ｓ−ｒ−ＭＭＡ）を１ｗｔ％含有するトルエン溶液を酸化シリコン膜６上にスピンコートし、１７０℃で７２時間アニールを行うことで、Ｐ（Ｓ−ｒ−ＭＭＡ）をランダム共重合体膜７として酸化シリコン膜６上に固定する。その後、トルエンを用いて洗浄を行い、酸化シリコン膜６上に固定されていないＰ（Ｓ−ｒ−ＭＭＡ）を除去する。

ブロック共重合体膜８には、スチレン−メタクリル酸メチルブロック共重合体（poly(styrene-block methyl methacrylate)；Ｐ（Ｓ−ｂ−ＭＭＡ））を用いることができる。Ｐ（Ｓ−ｂ−ＭＭＡ）を１ｗｔ％含有するトルエン溶液をランダム共重合体膜７上にスピンコートし、Ｐ（Ｓ−ｂ−ＭＭＡ）をブロック共重合体膜８としてランダム共重合体膜７上に形成する。例えば、２５００ｒｐｍ〜４０００ｒｐｍでスピンコートし、厚さ２５ｎｍ〜３５ｎｍのブロック共重合体８を形成する。

図１４はアニール工程の一例の要部断面模式図である。
酸化シリコン膜６、ランダム共重合体膜７及びブロック共重合体膜８の形成後、アニールを行う。アニールは、例えば、１８０℃で１２時間の条件で行う。所定の条件でアニールを行うことで、ランダム共重合体膜７上に形成されたブロック共重合体膜８中に、厚さ方向に配向（垂直配向）する円筒状又は略円筒状のドメイン（シリンダ）８ａが周期的に形成される。

ブロック共重合体膜８をランダム共重合体膜７の上に形成しておくことで、垂直配向性の良好なシリンダ８ａを含むブロック共重合体膜８を得ることができる。
シリンダ８ａの配置（周期）、サイズは、ブロック共重合体膜８に用いるＰ（Ｓ−ｂ−ＭＭＡ）の分子量（分子鎖長）、スチレンとメタクリル酸メチルの組成比等によって調整することができる。

図１５はマスク開口形成工程の一例の要部断面模式図である。
アニール後、シリンダ８ａを含むブロック共重合体膜８に対し、紫外線を照射する。例えば、波長２９５ｎｍの紫外線を３０分間照射する。ブロック共重合体膜８に対し、所定の条件で紫外線を照射することで、ブロック共重合体膜８中のシリンダ８ａを選択的に分解する。

次いで、紫外線の照射によって選択的に分解されたシリンダ８ａを、所定の液を用いて除去する。シリンダ８ａの除去に用いる液としては、例えば、酢酸、好ましくは氷酢酸を用いる。例えば、このような液に、紫外線照射後の構造体を２０分間浸漬し、紫外線照射によって選択的に分解されたシリンダ８ａを除去し、その後、純水を用いて洗浄する。

このような紫外線照射によるシリンダ８ａの分解とその除去を行うことで、図１５に示すような、周期的にシリンダ状の孔８Ａａ（開口部）が形成されたポリスチレン膜８Ａが得られる。

この孔８Ａａを有するポリスチレン膜８Ａは、続くエッチング工程（図１６）におけるテンプレート（マスク）として用いられる。
図１６は第１エッチング工程の一例の要部断面模式図である。

孔８Ａａを有するポリスチレン膜８Ａの形成後は、まず図１６に示すように、ポリスチレン膜８Ａ上の、トランジスタ１のチャネルの形成領域に対応する領域を覆うように、レジスト膜９を形成する。

そして、このレジスト膜９をマスクとし、孔８Ａａを有するポリスチレン膜８Ａをテンプレートとして、ランダム共重合体膜７のエッチングを行う。ランダム共重合体膜７のエッチングは、例えば、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）で行うことができる。ランダム共重合体膜７のＲＩＥは、例えば、１０ｍＴｏｒｒ（１Ｔｏｒｒ≒１３３．３２２Ｐａ）の圧力下において、５０Ｗのプラズマパワーで、酸素（Ｏ₂）ガスを１０ｓｃｃｍ（standard cc/min）の流量で供給しながら行う。

このようにしてランダム共重合体膜７のエッチングを行うことで、図１６に示すように、ランダム共重合体膜７の、トランジスタ１のソース電極５ａ及びドレイン電極５ｂの形成領域に対応する領域に、孔７ａ（開口部）を形成する。ランダム共重合体膜７の孔７ａは、レジスト膜９で覆われていないポリスチレン膜８Ａ下の、その孔８Ａａに対応する領域に、周期的に形成される。

尚、エッチングにより孔７ａを形成する際には、オーバーエッチングを行えば、ランダム共重合体膜７の孔７ａのサイズを、ポリスチレン膜８Ａの孔８Ａａのサイズよりも広げることが可能である。

この孔７ａを有するランダム共重合体膜７は、続くエッチング工程（図１７）におけるテンプレート（マスク）として用いられる。
図１７は第２エッチング工程の一例の要部断面模式図である。

ランダム共重合体膜７に孔７ａを形成した後は、レジスト膜９及びポリスチレン膜８Ａを除去し、孔７ａを有するランダム共重合体膜７をマスクとして、酸化シリコン膜６のエッチングを行う。酸化シリコン膜６のエッチングは、例えば、ＲＩＥで行うことができる。酸化シリコン膜６のＲＩＥは、例えば、６０ｍＴｏｒｒの圧力下において、３００Ｗのプラズマパワーで、トリフロロメタン（ＣＨＦ₃）ガスを４５ｓｃｃｍ、酸素ガスを５ｓｃｃｍの流量で供給しながら行う。

このようにして酸化シリコン膜６のエッチングを行うことで、図１７に示すように、酸化シリコン膜６の、トランジスタ１のソース電極５ａ及びドレイン電極５ｂの形成領域に対応する領域に、孔６ａ（開口部）を形成する。酸化シリコン膜６の孔６ａは、ランダム共重合体膜７下の、その孔７ａに対応する領域に、周期的に形成される。

尚、エッチングにより孔６ａを形成する際には、オーバーエッチングを行えば、酸化シリコン膜６の孔６ａのサイズを、ランダム共重合体膜７の孔７ａのサイズよりも広げることが可能である。

この孔６ａを有する酸化シリコン膜６は、続くエッチング工程（図１８）におけるテンプレート（マスク）として用いられる。
図１８は第３エッチング工程の一例の要部断面模式図である。

酸化シリコン膜６に孔６ａを形成した後は、酸化シリコン膜６をマスクとして、グラフェン４のエッチングを行う。グラフェン４のエッチングは、例えば、ＲＩＥで行うことができる。グラフェン４のＲＩＥは、例えば、１０ｍＴｏｒｒの圧力下において、９０Ｗのプラズマパワーで、酸素ガスを２５ｓｃｃｍの流量で供給しながら行う。

このようにしてグラフェン４のエッチングを行うことで、図１８に示すように、グラフェン４の、トランジスタ１のソース電極５ａ及びドレイン電極５ｂの形成領域に対応する端部４ａ及び端部４ｂに、孔４ｃ（開口部）を形成する。グラフェン４の孔４ｃは、酸化シリコン膜６下の、その孔６ａに対応する領域に、周期的に形成される。この例では、グラフェン４の、トランジスタ１のソース電極５ａとドレイン電極５ｂとの間のチャネルの形成領域に対応する領域には、孔４ｃは形成されない。

グラフェン４の端部４ａ及び端部４ｂに孔４ｃを形成した後は、酸化シリコン膜６を除去する。酸化シリコン膜６の除去は、例えば、フッ酸（ＨＦ）を用いて行うことができる。

グラフェン４の孔４ｃの周期は、例えば、ブロック共重合体膜８に用いるＰ（Ｓ−ｂ−ＭＭＡ）の分子量によって調整することができる。孔４ｃの周期は、用いるＰ（Ｓ−ｂ−ＭＭＡ）の分子量が小さくなるほど短くなる傾向がある。例えば、分子量が４７７００ｇｍｏｌ^-1のＰ（Ｓ−ｂ−ＭＭＡ）を用いた場合、孔４ｃの周期は２７ｎｍになり、分子量が７７０００ｇｍｏｌ^-1のＰ（Ｓ−ｂ−ＭＭＡ）を用いた場合、孔４ｃの周期は３９ｎｍになる。

グラフェン４の孔４ｃのサイズは、酸化シリコン膜６の孔６ａのサイズ、ランダム共重合体膜７の孔７ａのサイズ、ポリスチレン膜８Ａの孔８Ａａのサイズ、ブロック共重合体膜８のシリンダ８ａのサイズによって調整することができる。尚、各孔６ａ，７ａ，８Ａａのサイズは、シリンダ８ａのサイズや、エッチングで形成する際のエッチング時間（オーバーエッチング）によって調整することが可能である。

更に、グラフェン４の孔４ｃのサイズは、孔６ａを設けた酸化シリコン膜６をマスクとしたグラフェン４のエッチング時間によっても調整することができる。孔４ｃのサイズは、エッチング時間が長くなるほど大きくなる傾向がある。

グラフェン４の孔４ｃの周期及びサイズから、上記モデル４０について述べたようなグラフェン４の開口面積Ｓ_Bが決定される。
図１９は水素処理工程の一例の要部断面模式図である。

グラフェン４の端部４ａ及び端部４ｂに孔４ｃを形成した後は、孔４ｃの端（エッジ）にジグザグ端を形成するために、図１９に示すように、水素雰囲気中で加熱する処理（水素処理）を行うことができる。例えば、グラフェン４の孔４ｃの形成後、水素雰囲気中、１５分間、１．６Ｖの電圧を印加してジュール加熱を行う等して、孔４ｃを形成したグラフェン４を、１０００℃程度の温度で加熱する。所定条件の加熱を行うことで、グラフェン４の孔４ｃに、熱力学的に安定なジグザグ端を形成することができる。このように水素雰囲気中で加熱を行った場合、グラフェン４の孔４ｃの端を構成する炭素原子は、水素原子で終端される。

尚、この図１９に示すような水素処理工程は、必ずしも実施することを要しない。図１９に示す水素処理工程は省略し、上記図１８に示したエッチングによるグラフェン４の孔４ｃの形成に続いて、次の図２０に示すような金属電極の形成を行ってもよい。

図２０は電極形成工程の一例の要部断面模式図である。
グラフェン４の孔４ｃの形成後、或いはその後の水素雰囲気中での加熱後、グラフェン４の、孔４ｃが形成された端部４ａ及び端部４ｂに、金属を形成し、それにより、図２０に示すようなソース電極５ａ及びドレイン電極５ｂを形成する。

ソース電極５ａ及びドレイン電極５ｂには、各種金属を用いることができる。例えば、グラフェン４の、孔４ｃが形成された端部４ａ上及び端部４ｂ上に、Ｔｉ層及びＡｕ層を順に堆積し、Ｔｉ／Ａｕ積層構造をソース電極５ａ及びドレイン電極５ｂとして形成する。ソース電極５ａ及びドレイン電極５ｂの形成（金属の堆積）には、例えば、電子線ビーム蒸着法を用いることができる。

以上のような工程により、基板２がゲート電極として機能し、ソース電極５ａとドレイン電極５ｂがそれぞれ接続されるグラフェン４の端部４ａと端部４ｂの間がチャネルとして機能する、所謂バックゲート型のトランジスタ１が形成される。即ち、基板２の電位制御によってチャネルとなるグラフェン４のオン、オフの状態が制御されるトランジスタ１が形成される。

尚、トランジスタ１のチャネルに用いるグラフェン４には、単層グラフェンのほか、多層グラフェンを用いることもできる。
図１２〜図２０には、基板２をゲート電極として用いるトランジスタ１の形成方法を例示した。このほか、チャネルとなるグラフェン４上に、ゲート絶縁膜を介してゲート電極を形成し、トランジスタを得ることもできる。

図２１及び図２２はトランジスタ形成方法の別例の説明図である。以下、グラフェンを用いたトランジスタの形成工程の別例について、図２１及び図２２を参照して説明する。
この方法では、まず適当な基板２Ｂ上に形成された酸化シリコン等の絶縁膜３Ｂの上に、上記同様、グラファイトの劈開、ＣＶＤ成長、レーザによるカーボンナノチューブの引き裂き等の方法を用いて準備されたグラフェン４を転写する。その後、上記図１３〜図２０に示したような各工程を実施し、図２１に示すような、グラフェン４の、孔４ｃを設けた端部４ａ及び端部４ｂにそれぞれ、ソース電極５ａ及びドレイン電極５ｂが接続された構造を形成する。

次いで、図２２に示すように、ソース電極５ａとドレイン電極５ｂの間のグラフェン４上に、ゲート絶縁膜６Ｂを形成し、ソース電極５ａとドレイン電極５ｂの間のゲート絶縁膜６Ｂ上に、ゲート電極７Ｂを形成する。ゲート絶縁膜６Ｂには、各種絶縁材料を用いることができ、例えば、酸化シリコンを用いることができる。ゲート電極７Ｂには、各種導体材料を用いることができ、例えば、所定導電型のシリコンやポリシリコン、金属等を用いることができる。

このような工程により、ゲート電極７Ｂの電位制御によってチャネルとなるグラフェン４のオン、オフの状態が制御されるトランジスタ１Ｂが形成される。
尚、トランジスタ１Ｂのチャネルに用いるグラフェン４には、単層グラフェンのほか、多層グラフェンを用いることもできる。

また、上記のソース電極５ａ及びドレイン電極５ｂのような金属電極と、グラフェンとを接続する場合、金属電極は、グラフェンの上層側に限らず、グラフェンの下層側に設けることもできる。

グラフェンの上層側に金属電極を設ける場合には、例えば上記トランジスタ１，１Ｂの形成方法について述べたのと同様に、所定基板上のグラフェンの所定部分に孔を形成し、その孔を形成した部分の上に、金属電極を形成すればよい。

グラフェンの下層側に金属電極を設ける場合には、金属電極を形成した所定基板（又は層）、或いは金属電極を表層部に埋設した所定基板（又は層）の、その金属電極を含む領域上にグラフェンを設ける。そして、そのグラフェンの、金属電極の直上の部分に、上記図１３〜図１８又は図１３〜図１９の例に従って孔を形成すればよい。

また、グラフェンは、それをチャネルに用いるトランジスタのほか、電子装置内の素子間或いは部品間を電気的に接続する配線等の導体部にも適用可能である。
図２３はグラフェンを用いた導体部の構成例を示す図である。図２３（Ａ）〜図２３（Ｃ）にはそれぞれ、グラフェンを用いた導体部の要部構成例を模式的に図示している。

図２３（Ａ）に示す導体部１００Ａは、グラフェン１１０と、そのグラフェン１１０の下層に設けられた導体層１２０ａ及び導体層１２０ｂとを含む。導体層１２０ａ及び導体層１２０ｂには、金属が用いられる。導体層１２０ａ及び導体層１２０ｂは、配線やビア等である。グラフェン１１０の、導体層１２０ａ及び導体層１２０ｂと接続される部分に、点在する少なくとも１つ、ここでは一例として複数の孔１１０ａが設けられる。導体層１２０ａ及び導体層１２０ｂが、それらの上層に設けられたグラフェン１１０を通じて、電気的に接続される。

この図２３（Ａ）に示すような導体部１００Ａを形成する際は、例えば、まず導体層１２０ａ及び導体層１２０ｂを形成した層或いはそれらを表層部に埋設した層の、その導体層１２０ａ及び導体層１２０ｂを含む領域上に、グラフェン１１０を設ける。そして、そのグラフェン１１０の、導体層１２０ａ及び導体層１２０ｂの直上の部分に、上記図１３〜図１８又は図１３〜図１９の例に従って孔１１０ａを形成する。このような方法により、図２３（Ａ）に示すような導体部１００Ａを得ることができる。

尚、図２３（Ａ）には、グラフェン１１０の下層に導体層１２０ａ及び導体層１２０ｂを設ける場合を例示したが、グラフェン１１０の上層に導体層１２０ａ及び導体層１２０ｂを設け、それらを、グラフェン１１０を通じて電気的に接続することもできる。このような構成とする場合は、まず所定基板上に設けたグラフェン１１０の、導体層１２０ａ及び導体層１２０ｂを接続する部分に孔１１０ａを形成し、その孔１１０ａを形成した部分の上に、導体層１２０ａ及び導体層１２０ｂを形成すればよい。

また、図２３（Ｂ）に示す導体部１００Ｂは、グラフェン１１０と、そのグラフェン１１０の下層及び上層にそれぞれ設けられた導体層１２０ａ及び導体層１２０ｂとを含む。導体層１２０ａ及び導体層１２０ｂは、配線やビア等であって、金属が用いられて形成される。グラフェン１１０の、導体層１２０ａ及び導体層１２０ｂと接続される部分に、点在する少なくとも１つ、ここでは一例として複数の孔１１０ａが設けられる。導体層１２０ａ及び導体層１２０ｂが、それらの層間に設けられたグラフェン１１０を通じて、電気的に接続される。

この図２３（Ｂ）に示すような導体部１００Ｂを形成する際は、まず導体層１２０ａを形成した層或いは導体層１２０ａを表層部に埋設した層の、その導体層１２０ａを含む領域上に、グラフェン１１０を設ける。次いで、そのグラフェン１１０の、導体層１２０ａの直上の部分、及びもう一方の導体層１２０ｂを接続する部分に、孔１１０ａを形成する。そして、このようなグラフェン１１０を設けた層上の、孔１１０ａを形成した部分（導体層１２０ｂを接続する部分）の上に、導体層１２０ｂを形成する。このような方法により、図２３（Ｂ）に示すような導体部１００Ｂを得ることができる。

また、図２３（Ｃ）に示す導体部１００Ｃは、導体層１２０と、その導体層１２０の下層及び上層にそれぞれ設けられたグラフェン１１０とを含む。導体層１２０は、配線やビア等であって、金属が用いられて形成される。下層及び上層のグラフェン１１０の、導体層１２０と接続される部分に、点在する少なくとも１つ、ここでは一例として複数の孔１１０ａが設けられる。下層と上層のグラフェン１１０が、それらの層間に設けられた導体層１２０を通じて、電気的に接続される。

この図２３（Ｃ）に示すような導体部１００Ｃを形成する際は、まず孔１１０ａを形成したグラフェン１１０を含む層の、その孔１１０ａを形成した部分の上に、導体層１２０を形成する。そして、その導体層１２０を含む層の、導体層１２０を含む領域上に、グラフェン１１０を設け、その導体層１２０の直上の部分に、孔１１０ａを形成する。このような方法により、図２３（Ｃ）に示すような導体部１００Ｃを得ることができる。

尚、上記の導体部１００Ａ，１００Ｂ，１００Ｃに用いるグラフェン１１０には、単層グラフェンのほか、多層グラフェンを用いることもできる。
図２３（Ａ）〜図２３（Ｃ）に示すような導体部１００Ａ，１００Ｂ，１００Ｃは、各種電子装置の導体部に採用することができる。例えば、導体部１００Ａ，１００Ｂ，１００Ｃは、半導体素子、回路基板に実装された半導体素子を含む半導体装置、樹脂層内に半導体素子等の電子部品を埋設した擬似ＳｏＣ（System On a Chip）、回路基板等に採用し得る。より具体的には、半導体素子の多層配線内に設ける導体部、回路基板内に設ける導体部、擬似ＳｏＣの再配線層内に設ける導体部等に採用し得る。

図２３（Ａ）〜図２３（Ｃ）に示すような、グラフェン１１０を含む導体部１００Ａ，１００Ｂ，１００Ｃを採用することで、導体層１２０ａ，１２０ｂ，１２０との接触抵抗が低い電子装置を実現することが可能になる。グラフェン１１０を含む導体部１００Ａ，１００Ｂ，１００Ｃを採用することで、高速で低消費電力の電子装置を実現することが可能になる。

ところで、上記のようなトランジスタ１（図３）、トランジスタ１Ｂ（図２２）において、チャネルに用いるグラフェン４には、ソース電極５ａ及びドレイン電極５ｂが接続される端部４ａ及び端部４ｂのほか、それらの間の部分に孔４ｃを設けてもよい。

図２４はグラフェンを用いたトランジスタの別の構成例を示す図である。尚、図２４（Ａ）及び図２４（Ｂ）はグラフェンを用いたトランジスタの別例の要部断面模式図である。

図２４（Ａ）に示すトランジスタ１Ｃ、及び図２４（Ｂ）に示すトランジスタ１Ｄのように、チャネルに用いるグラフェン４には、その端部４ａと端部４ｂとの間に、孔４ｃを設けることもできる。

端部４ａ及び端部４ｂにはそれぞれ、上記のように点在する孔４ｃが設けられ、ソース電極５ａ及びドレイン電極５ｂが接続される。そして、トランジスタ１Ｃ，１Ｄでは、ソース電極５ａが接続される端部４ａと、ドレイン電極５ｂが接続される端部４ｂとの間の、チャネルとして機能する部分（チャネル領域）にも、孔４ｃが設けられる。

チャネル領域の孔４ｃは、例えば、トランジスタ１Ｃ，１Ｄの動作時にソース電極５ａとドレイン電極５ｂとの間を流れるキャリアの、その流れを横切る方向に並ぶように、複数配置することができる。この場合チャネル領域の孔４ｃのエッジには、ジグザグ端が含まれることが好ましい。また、チャネル領域の孔４ｃは、例えば、メッシュ状に複数配置することもできる。

チャネル領域の孔４ｃは、上記図１３〜図１８又は図１３〜図１９の例に従い、グラフェン４の端部４ａ及び端部４ｂの孔４ｃと同時に形成することができる。
チャネル領域に孔４ｃを設けることで、グラフェン４のバンドギャップを制御し、トランジスタ１Ｃ，１Ｄのスイッチング特性の向上を図ることが可能になる。

以上説明したような、金属との接続部分に孔を設けるグラフェンは、トランジスタのような電子装置のほか、トランジスタを備える各種電子装置、トランジスタ等に電気的に接続される配線のような導体部を備える各種電子装置に適用可能である。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） グラフェンと、
前記グラフェンの第１部分に点在し、炭素原子が欠損した少なくとも１つの第１孔と、
前記第１部分に接続された第１金属と
を含むことを特徴とする電子装置。

（付記２） 前記第１孔は、ジグザグ端を有することを特徴とする付記１に記載の電子装置。
（付記３） 前記第１孔は、４個以上の炭素原子が欠損していることを特徴とする付記１又は２に記載の電子装置。

（付記４） 前記グラフェンの第２部分に点在し、炭素原子が欠損した少なくとも１つの第２孔と、
前記第２部分に接続された第２金属と
を更に含むことを特徴とする付記１乃至３のいずれかに記載の電子装置。

（付記５） 前記第２孔は、ジグザグ端を有することを特徴とする付記４に記載の電子装置。
（付記６） 前記第２孔は、４個以上の炭素原子が欠損していることを特徴とする付記４又は５に記載の電子装置。

（付記７） 前記第１部分に接続された前記第１金属をソース電極とし、
前記第２部分に接続された前記第２金属をドレイン電極とし、
前記グラフェンの、前記第１部分と前記第２部分との間に積層された絶縁膜と、
前記絶縁膜の、前記グラフェンと反対の側に積層されたゲート電極と
を更に含むことを特徴とする付記４乃至６のいずれかに記載の電子装置。

（付記８） 前記グラフェンの、前記第１部分と前記第２部分との間に、炭素原子が欠損した孔を有しないことを特徴とする付記７に記載の電子装置。
（付記９） 前記グラフェンの、前記第１部分と前記第２部分との間に、炭素原子が欠損した第３孔を有することを特徴とする付記７に記載の電子装置。

（付記１０） グラフェンの第１部分に、炭素原子が欠損した少なくとも１つの第１孔を点在させる工程と、
前記第１部分に第１金属を接続する工程と
を含むことを特徴とする電子装置の製造方法。

（付記１１） 前記グラフェンの第２部分に、炭素原子が欠損した少なくとも１つの第２孔を点在させる工程と、
前記第２部分に第２金属を接続する工程と
を更に含むことを特徴とする付記１０に記載の電子装置の製造方法。

（付記１２） 前記第１部分に接続する前記第１金属をソース電極とし、
前記第２部分に接続する前記第２金属をドレイン電極とし、
前記グラフェンの、前記第１部分と前記第２部分との間に積層される絶縁膜を形成する工程と、
前記絶縁膜の、前記グラフェンと反対の側に積層されるゲート電極を形成する工程と
を更に含むことを特徴とする付記１１に記載の電子装置の製造方法。

（付記１３） 前記グラフェンの、前記第１部分と前記第２部分との間に、炭素原子が欠損した第３孔を点在させる工程を更に含むことを特徴とする付記１２に記載の電子装置の製造方法。

（付記１４） グラフェンの、炭素原子が欠損した少なくとも１つの孔が点在する部分に、金属を接続する工程を含むことを特徴とする電子装置の製造方法。

１，１Ｂ，１Ｃ，１Ｄ，１０，２０ トランジスタ
２，２Ｂ，１１，２１ 基板
３，３Ｂ，１２，２２ 絶縁膜
４，１３，２３，１１０ グラフェン
４ｃ，６ａ，７ａ，８Ａａ，４１，４１Ａ，１１０ａ 孔
４ａ，４ｂ，４ａｂ 端部
４ｄ ジグザグ端
４ｅ アームチェア端
４ｆ 軌道
５ａ，１４ａ，２４ａ ソース電極
５ｂ，１４ｂ，２４ｂ ドレイン電極
６ 酸化シリコン膜
６Ｂ，１５ ゲート絶縁膜
７ ランダム共重合体膜
７Ｂ，１６ ゲート電極
８ ブロック共重合体膜
８ａ シリンダ
８Ａ ポリスチレン膜
９ レジスト膜
４０，４０Ａ，５０ モデル
５１ カット
１００Ａ，１００Ｂ，１００Ｃ 導体部
１２０，１２０ａ，１２０ｂ 導体層

Claims (8)

1. グラフェンと、
   前記グラフェンの第１部分に点在し、炭素原子が欠損した少なくとも１つの第１孔と、
   前記第１部分に接続された第１金属と
   を含むことを特徴とする電子装置。
2. 前記第１孔は、ジグザグ端を有することを特徴とする請求項１に記載の電子装置。
3. 前記グラフェンの第２部分に点在し、炭素原子が欠損した少なくとも１つの第２孔と、
   前記第２部分に接続された第２金属と
   を更に含むことを特徴とする請求項１又は２に記載の電子装置。
4. 前記第２孔は、ジグザグ端を有することを特徴とする請求項３に記載の電子装置。
5. 前記第１部分に接続された前記第１金属をソース電極とし、
   前記第２部分に接続された前記第２金属をドレイン電極とし、
   前記グラフェンの、前記第１部分と前記第２部分との間に積層された絶縁膜と、
   前記絶縁膜の、前記グラフェンと反対の側に積層されたゲート電極と
   を更に含むことを特徴とする請求項３又は４に記載の電子装置。
6. グラフェンの第１部分に、炭素原子が欠損した少なくとも１つの第１孔を点在させる工程と、
   前記第１部分に第１金属を接続する工程と
   を含むことを特徴とする電子装置の製造方法。
7. 前記グラフェンの第２部分に、炭素原子が欠損した少なくとも１つの第２孔を点在させる工程と、
   前記第２部分に第２金属を接続する工程と
   を更に含むことを特徴とする請求項６に記載の電子装置の製造方法。
8. 前記第１部分に接続する前記第１金属をソース電極とし、
   前記第２部分に接続する前記第２金属をドレイン電極とし、
   前記グラフェンの、前記第１部分と前記第２部分との間に積層される絶縁膜を形成する工程と、
   前記絶縁膜の、前記グラフェンと反対の側に積層されるゲート電極を形成する工程と
   を更に含むことを特徴とする請求項７に記載の電子装置の製造方法。

Images