JP2018014360A - グラフェントランジスタおよびその製造方法 - Google Patents
グラフェントランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2018014360A JP2018014360A JP2016141610A JP2016141610A JP2018014360A JP 2018014360 A JP2018014360 A JP 2018014360A JP 2016141610 A JP2016141610 A JP 2016141610A JP 2016141610 A JP2016141610 A JP 2016141610A JP 2018014360 A JP2018014360 A JP 2018014360A
- Authority
- JP
- Japan
- Prior art keywords
- graphene film
- graphene
- support substrate
- surface portion
- concavo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 291
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 286
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 173
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 34
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 61
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000004381 surface treatment Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004141 dimensional analysis Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明のある実施形態にかかるグラフェントランジスタは、支持基板と、支持基板上に配置されたグラフェン膜と、グラフェン膜の一部上に配置されたオーミック電極と、を含み、グラフェン膜は、オーミック電極の直下領域に凹凸面部を有する。本実施形態のグラフェントランジスタは、グラフェン膜とオーミック電極との接触面積が大きいため、接触抵抗が低い。
本願の図面(図1〜図5)は、いずれも、本発明を説明するための概略断面図であり、その形状および寸法は、実際の形状および寸法を反映するものではない。本願の図面は、本発明の理解を助けるために、特に、グラフェン膜13、中間層12、オーミック電極14、ゲート絶縁膜15、およびゲート電極16の厚さ、ならびに、支持基板11、下地基板10および中間層12の凹凸部11c,10c,12c、ならびにグラフェン膜13の凹凸面部13wの形状および深さが大きく強調されている。
図1および図2を参照して、本実施形態にかかるグラフェントランジスタ1は、支持基板11と、支持基板11上に配置されたグラフェン膜13と、グラフェン膜の一部上に配置されたオーミック電極14と、を含み、グラフェン膜13は、オーミック電極14の直下領域に凹凸面部13wを有する。本実施形態のグラフェントランジスタ1は、グラフェン膜13がオーミック電極14の直下領域に凹凸面部13wを有することから、グラフェン膜13とオーミック電極14との接触面積が大きいため、接触抵抗が低い。
本実施形態のグラフェントランジスタ1に含まれる支持基板11は、特に制限はないが、グラフェン膜13がチャネル層としての機能を発現する観点から、それに十分な絶縁性を有することが好ましく、たとえばその抵抗率が、1×104Ωm以上であることが好ましく、1×1020Ωm以上であることがより好ましい。
本実施形態のグラフェントランジスタ1に含まれるグラフェン膜13は、C原子の六員環が連なった構造のシートを1層または数層積層で形成される膜である。グラフェン膜13の厚さは、0.1nm以上1nm以下程度である。かかるグラフェン膜13は、室温(たとえば25℃)における電子移動度が極めて高い。
本実施形態のグラフェントランジスタ1に含まれるオーミック電極14は、グラフェン膜13とオーミック接触するものであれば特に制限はなく、Ni電極、Pt電極、Ni/Au電極、Pt/Au電極などが好適に挙げられる。オーミック電極14として、たとえばソース電極14sおよびドレイン電極14dが挙げられる。
図1および図2を参照して、本実施形態のグラフェントランジスタ1は、FET(電界効果トランジスタ)を形成する観点から、ゲート絶縁膜15を含むことができる。ゲート絶縁膜15は、絶縁膜であれば特に制限はないが、誘電率および絶縁破壊電界が高い観点から、SiO2膜、SiN膜、SiCN膜などが好適に挙げられる。
図1および図2を参照して、本実施形態のグラフェントランジスタ1は、FETを形成する観点から、ゲート電極16を含むことができる。ゲート電極16は、特に制限はないが、ゲート絶縁膜15との密着性が高い観点から、Ni電極、Ti電極、Ni/Au電極、Ti/Au電極などが好適に挙げられる。
図2を参照して、本実施形態のグラフェントランジスタ1は、グラフェン膜13とオーミック電極14との接触面積を大きくすることにより、接触抵抗を低くする観点から、支持基板11とグラフェン膜13との間に配置されている中間層12をさらに含むことが好ましい。かかるグラフェントランジスタ1は、支持基板11に凹凸部が形成されていなくても、中間層12によりオーミック電極14の直下領域のグラフェン膜13の凹凸面部13wが保持されるため、グラフェン膜13とオーミック電極14との接触面積が大きくなり、接触抵抗が低くなる。
図1を参照して、本実施形態のグラフェントランジスタ1の第1例は、凹凸部11cを有する支持基板11と、支持基板11上に配置された凹凸面部13wを有するグラフェン膜13と、グラフェン膜13の凹凸面部13w上に配置されたオーミック電極14であるソース電極14sおよびドレイン電極14dと、グラフェン膜13の凹凸面部13w以外の部分上に配置されたゲート絶縁膜15と、ゲート電極16と、を含む。ここで、支持基板11の凹凸部11cの直上領域にグラフェン膜13の凹凸面部13wが配置され、グラフェン膜13の凹凸面部13wの直上領域にオーミック電極14が配置されている。第1例のグラフェントランジスタ1は、グラフェン膜13がオーミック電極14の直下領域に凹凸面部13wを有することから、グラフェン膜13とオーミック電極14との接触面積が大きいため、接触抵抗が低い。第1例のグラフェントランジスタ1においては、凹凸面部13wを有するグラフェン膜13を形成しやすい観点から、支持基板11は、SiC基板が好ましい。
図2を参照して、本実施形態のグラフェントランジスタ1の第2例は、支持基板11と、支持基板11上に配置された凹凸部12cを有する中間層12と、凹凸部12cを有する中間層12上に配置された凹凸面部13wを有するグラフェン膜13と、グラフェン膜13の凹凸面部13w上に配置されたオーミック電極14であるソース電極14sおよびドレイン電極14dと、グラフェン膜13の凹凸面部13w以外の部分上に配置されたゲート絶縁膜15と、ゲート電極16と、を含む。ここで、中間層12の凹凸部12cの直上領域にグラフェン膜13の凹凸面部13wが配置され、グラフェン膜13の凹凸面部13wの直上領域にオーミック電極14が配置されている。第2例のグラフェントランジスタ1は、グラフェン膜13がオーミック電極14の直下領域に凹凸面部13wを有することから、グラフェン膜13とオーミック電極14との接触面積が大きいため、接触抵抗が低い。
{第1例}
図3を参照して、本実施形態のグラフェントランジスタ1の製造方法のある例は、支持基板11の一主面の一部に凹凸部11cを形成する工程(図3(A)および(B))と、支持基板11上にグラフェン膜13を形成することにより、支持基板11の凹凸部11cの直上領域に凹凸面部13wを含むグラフェン膜13を得る工程(図3(C))と、グラフェン膜13の凹凸面部13wの直上にオーミック電極14を形成する工程(図3(D))と、を含む。本実施形態の本例のグラフェントランジスタ1の製造方法により、グラフェン膜13とオーミック電極14との接触面積が大きく接触抵抗が低いグラフェントランジスタ1が効率よく得られる。
図3(A)および(B)を参照して、支持基板11の一主面の一部に凹凸部11cを形成する工程は、支持基板11の一主面の一部を表面処理Tすることにより行なう。表面処理Tの方法は、特に制限はないが、支持基板11の一部に凹凸部11cを形成しやすい観点から、HCl、CF4、および/またはSF6などを用いるドライエッチング、KOHなどを用いるウエットエッチングなどが、好適に挙げられる。
図3(C)を参照して、上記の凹凸部11cが形成された支持基板11上にグラフェン膜13を形成することにより、支持基板11の凹凸部11cの直上領域に凹凸面部13wを含むグラフェン膜13を得る工程において、グラフェン膜13を形成する方法は、特に制限はなく、グラファイトから剥離したグラフェン膜13を貼り合わせる方法、CVD(化学気相堆積)法によりグラフェン膜13を成長させる方法、支持基板11がSiC基板である場合にSiC基板を熱処理することにより表面のSiを昇華させてSiC基板の表面に残された炭素(C)を互いに結合させてグラフェン膜13を形成する方法(表面再構成法)などが好適に挙げられる。
図3(D)を参照して、グラフェン膜13の凹凸面部13wの直上にオーミック電極14を形成する工程において、オーミック電極14を形成する方法は、形成するオーミック電極14の材質に適したものであれば特に制限はなく、蒸着法、スパッタ法などが好適に挙げられる。このようにして、オーミック電極14として、ソース電極14sおよびドレイン電極14dが形成される。
図3(E)を参照して、本実施形態のグラフェントランジスタ1の製造方法は、グラフェン膜13のオーミック電極14が形成されていない主面上に、ゲート絶縁膜15を形成する工程を含むことができる。ゲート絶縁膜15を形成する方法は、形成するゲート絶縁膜15の材質に適したものであれば特に制限はなく、CVD(化学気相堆積)法、ECR(電子サイクロトロン共鳴)スパッタ法、ALD(原子層堆積)法などが好適に挙げられる。
図3(E)を参照して、本実施形態のグラフェントランジスタ1の製造方法は、ゲート絶縁膜15上にゲート電極16を形成する工程を含むことができる。ゲート電極16を形成する方法は、形成するゲート電極16の材質に適したものであれば特に制限はなく、蒸着法、スパッタ法などが好適に挙げられる。
図4および図5を参照して、本実施形態のグラフェントランジスタ1の製造方法の別の例は、下地基板10の一主面の一部に凹凸部10cを形成する工程(図4(A)および(B))と、下地基板10上にグラフェン膜13を形成することにより、下地基板10の凹凸部10cの直上領域に凹凸面部13wを含むグラフェン膜13を得る工程(図4(C))と、グラフェン膜13を、下地基板10から、支持基板11の一主面上に配置された中間層12に転写する工程(図4(D)、図5(A)および(F))と、グラフェン膜13の凹凸面部13wの直上にオーミック電極14を形成する工程(図5(G))と、を含む。本実施形態の本例のグラフェントランジスタ1の製造方法により、グラフェン膜13とオーミック電極14との接触面積が大きく接触抵抗が低いグラフェントランジスタが効率よく得られる。
図4(A)を参照して、下地基板10の一主面の一部に凹凸部10cを形成する工程は、下地基板10の一主面の一部を表面処理Tすることにより行なう。表面処理Tの方法は、特に制限はないが、下地基板10の一部に凹凸部10cを形成しやすい観点から、HClおよび/またはCF4などを用いるドライエッチング、KOHなどを用いるウエットエッチングなどが、好適に挙げられる。ここで、下地基板10としては、その上にグラフェン膜13を形成できるものであれば特に制限はないが、グラフェン膜13を形成させやすい観点から、Cu(銅)基板、BN(窒化ホウ素)基板、SiC(炭化ケイ素)基板などが好適に挙げられる。
上記の凹凸部10cが形成された下地基板10上にグラフェン膜13を形成することにより、下地基板10の凹凸部10cの直上領域に凹凸面部13wを含むグラフェン膜13を得る工程において、グラフェン膜13を形成する方法は、特に制限はなく、グラファイトから剥離したグラフェン膜13を貼り合わせる方法、CVD法によりグラフェン膜13を成長させる方法などが好適に挙げられる。
図4(D)、図5(E)および(F)を参照して、グラフェン膜13を、下地基板10から、支持基板11の一主面上に配置された中間層12に転写する工程は、特に制限はなく、たとえば、下地基板10の凹凸部10cの直上領域に凹凸面部13wを有するグラフェン膜13上に中間層12を配置するサブ工程(図4(D))と、中間層12上に支持基板11を配置するサブ工程(図5(E))と、凹凸面部13wを有するグラフェン膜13から下地基板10を除去するサブ工程(図5(F))と、を含むことができる。かかる転写工程により、凹凸面部13wを有するグラフェン膜13は、その凹凸面部13wの形状を維持したまま、下地基板10から中間層12に転写される。
図5(G)を参照して、グラフェン膜13の凹凸面部13wの直上にオーミック電極14を形成する工程は、上記の第1例の場合と同様である。
図5(H)を参照して、グラフェン膜13のオーミック電極14が形成されていない主面上に、ゲート絶縁膜15を形成する工程は、上記の第1例の場合と同様である。
図5(H)を参照して、ゲート絶縁膜15上にゲート電極16を形成する工程は、上記の第1例の場合と同様である。
本実施例は、上記の第1例のグラフェントランジスタ1についての実施例である。
まず、図3(A)および(B)を参照して、支持基板11である直径150mmで厚さ400μmのSiC基板の一主面であるC面(000−1)面上の一部に、SiH4を用いたプラズマCVD法によりマスク21として厚さ2μmのSiO2層を形成した後、表面処理TとしてKOHを用いてウエットエッチングすることにより、支持基板11の一主面の一部に凹凸部11cを形成した。支持基板11の一主面について、AFMにより測定したところ、凹凸部11cにおける凹部の密度は5×105cm-2であり、凹部の深さは1μm以上1.5μm以下であり、凹部の形状が多角柱状であった。
次に、図3(C)を参照して、凹凸部11cが形成された支持基板11を、101.3kPaのArガス雰囲気中で、1600℃で3時間熱処理することにより、支持基板11の一主面上に、支持基板11の凹凸部11cの直上領域に凹凸面部13wを有する厚さ0.1nmのグラフェン膜13を形成した。得られたグラフェン膜13について、AFMにより測定したところ、凹凸面部13wにおける凹部の密度は5×105cm-2であり、凹部の深さは0.1μm以上0.5μm以下であり、凹部の形状が多角柱状であった。グラフェン膜13の凹凸面部13wの表面積は、AFMによる3次元的解析から算出したところ、300μm2であった。グラフェン膜13の凹凸面部13wを支持基板11の厚さ方向に垂直な平面に垂直投影した面積は、AFMによる2次元的解析から算出したところ、100μm2であった。すなわち、グラフェン膜13の凹凸面部13wを支持基板11の厚さ方向に垂直な平面に垂直投影した面積に対して、グラフェン膜13の凹凸面部13wの表面積は、3倍であり、2倍以上であった。
次に、図3(D)を参照して、グラフェン膜13の凹凸面部13wの直上に、オーミック電極14として、蒸着法により、ソース電極14sである大きさ0.2mm×0.2mmで厚さ50nmのNi電極と、ドレイン電極14dである大きさ0.2mm×0.2mmで厚さ50nmのNi電極と、を形成した。ソース電極14sとドレイン電極14dとの両端間の距離は6μmであった。
次に、図3(E)を参照して、ソース電極14sとドレイン電極14dとの両端間に、ゲート絶縁膜15として、CVD法により、大きさ0.5mm×0.5mmで厚さ30nmのSiO2層を形成した。
次に、図3(E)を参照して、ゲート絶縁膜15上に、ゲート電極16として、蒸着法により、ゲート長0.25mm×ゲート幅2μmで厚さ25nmのNi電極を形成することにより、FETであるグラフェントランジスタ1を得た。
支持基板に凹凸部を形成しないで、グラフェン膜に凹凸面部を形成しなかったこと以外は、実施例1と同様にして、FETであるグラフェントランジスタを作製した。得られたグラフェントランジスタについて、オーミック電極とグラフェン膜との接触抵抗は、5Ωmmであった。
1.下地基板の凹凸部の形成
まず、図4(A)および(B)を参照して、下地基板10である直径150mmで厚さ400μmのCu基板の一主面の一部に、表面処理Tとして、KOHを用いてウエットエッチングすることにより、下地基板10の一主面の一部に凹凸部10cを形成した。支持基板11の一主面について、AFMにより測定したところ、凹凸部10cにおける凹部の密度は5×105cm-2であり、凹部の深さは0.1μm以上0.5μm以下であり、凹部の形状が多角柱状であった。
次に、図4(C)を参照して、凹凸部10cが形成された下地基板10上に、CVD法により、厚さ0.1nmのグラフェン膜13を成長させた。得られたグラフェン膜13について、AFMにより測定したところ、凹凸面部13wにおける凹部の密度は5×105cm-2であり、凹部の深さは0.1μm以上0.5μm以下であり、凹部の形状が多角柱状であった。グラフェン膜13の凹凸面部13wの表面積は300μm2であり、グラフェン膜13の凹凸面部13wを支持基板11の厚さ方向に垂直な平面に垂直投影した面積は100μm2であり、グラフェン膜13の凹凸面部13wを支持基板11の厚さ方向に垂直な平面に垂直投影した面積に対して、グラフェン膜13の凹凸面部13wの表面積は、3倍であり、2倍以上であった。
次に、図4(D)を参照して、凹凸面部13wを有するグラフェン膜13上に、中間層12を形成する材料として、エポキシ樹脂系のUV硬化性樹脂(アセック社製EX09−380−1LV3)を4000rpmおよび40秒の条件のスピンコートにより厚さ5μmで塗布した。次いで、図5(E)を参照して、上記樹脂層上に支持基板11として直径150mmで厚さ400μmのエポキシ樹脂基板を配置した後、上記樹脂基板をUV硬化させることにより、中間層12上に支持基板11を配置した。次いで、図5(F)を参照して、下地基板10であるCu基板を、H2SO4を用いてウエットエッチングすることにより、除去した。こうして、グラフェン膜13は、その凹凸面部13wの形状を維持したまま、下地基板10から支持基板11上に配置された中間層12に転写された。
次に、図5(G)を参照して、実施例1と同様にして、オーミック電極14であるソース電極14sおよびドレイン電極14dを形成した。
次に、図5(H)を参照して、実施例1と同様にして、ゲート絶縁膜15を形成した。
次に、図5(H)を参照して、実施例1と同様にして、ゲート電極を形成することにより、FETであるグラフェントランジスタ1を得た。
下地基板に凹凸部を形成しないで、グラフェン膜に凹凸面部を形成しなかったこと以外は、実施例2と同様にして、FETであるグラフェントランジスタを作製した。得られたグラフェントランジスタについて、オーミック電極とグラフェン膜との接触抵抗は、5Ωmmであった。
10 下地基板
10c,11c,12c 凹凸部
11 支持基板
12 中間層
13 グラフェン膜
13w 凹凸面部
14 オーミック電極
14d ドレイン電極
14s ソース電極
15 ゲート絶縁膜
16 ゲート電極
21 マスク
Claims (10)
- 支持基板と、前記支持基板上に配置されたグラフェン膜と、前記グラフェン膜の一部上に配置されたオーミック電極と、を含み、
前記グラフェン膜は、前記オーミック電極の直下領域に凹凸面部を有するグラフェントランジスタ。 - 前記グラフェン膜の前記凹凸面部における凹部の密度が1×103cm-2以上1×108cm-2以下である請求項1に記載のグラフェントランジスタ。
- 前記グラフェン膜の前記凹凸面部における凹部の深さが0.01μm以上3μm以下である請求項1または請求項2に記載のグラフェントランジスタ。
- 前記グラフェン膜の前記凹凸面部における凹部の形状が、円錐状、円柱状、多角錐状、多角柱状、溝状の少なくとも1つである請求項1から請求項3のいずれか1項に記載のグラフェントランジスタ。
- 前記グラフェン膜の前記凹凸面部を前記支持基板の厚さ方向に垂直な平面に垂直投影した面積に対して、前記グラフェン膜の前記凹凸面部の表面積が2倍以上である請求項1から請求項4のいずれか1項に記載のグラフェントランジスタ。
- 前記支持基板が炭化ケイ素基板である請求項1から請求項5のいずれか1項に記載のグラフェントランジスタ。
- 前記支持基板と前記グラフェン膜との間に配置されている中間層をさらに含む請求項1から請求項6のいずれか1項に記載のグラフェントランジスタ。
- 支持基板の一主面の一部に凹凸部を形成する工程と、
前記支持基板上にグラフェン膜を形成することにより、前記支持基板の前記凹凸部の直上領域に凹凸面部を含む前記グラフェン膜を得る工程と、
前記グラフェン膜の前記凹凸面部の直上にオーミック電極を形成する工程と、を含むグラフェントランジスタの製造方法。 - 前記支持基板は炭化ケイ素基板であり、
前記支持基板の一主面の一部に凹凸部を形成する工程を、前記炭化ケイ素基板の一部をエッチングすることにより行ない、
前記支持基板上に前記グラフェン膜を形成することにより、前記支持基板の前記凹凸部の直上領域に凹凸面部を含む前記グラフェン膜を得る工程を、前記支持基板を熱処理することにより行なう、請求項8に記載のグラフェントランジスタの製造方法。 - 下地基板の一主面の一部に凹凸部を形成する工程と、
前記下地基板上にグラフェン膜を形成することにより、前記下地基板の前記凹凸部の直上領域に凹凸面部を含む前記グラフェン膜を得る工程と、
前記グラフェン膜を、下地基板から、支持基板の一主面上に配置された中間層に転写する工程と、
前記グラフェン膜の前記凹凸面部の直上にオーミック電極を形成する工程と、を含むグラフェントランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016141610A JP6675945B2 (ja) | 2016-07-19 | 2016-07-19 | グラフェントランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016141610A JP6675945B2 (ja) | 2016-07-19 | 2016-07-19 | グラフェントランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014360A true JP2018014360A (ja) | 2018-01-25 |
JP6675945B2 JP6675945B2 (ja) | 2020-04-08 |
Family
ID=61019615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016141610A Active JP6675945B2 (ja) | 2016-07-19 | 2016-07-19 | グラフェントランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6675945B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111712927A (zh) * | 2018-02-20 | 2020-09-25 | 索尼半导体解决方案公司 | 导电结构、形成导电结构的方法以及半导体设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071281A (ja) * | 2009-09-25 | 2011-04-07 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2011155098A (ja) * | 2010-01-27 | 2011-08-11 | Hitachi Ltd | グラフェン膜と金属電極とが電気的接合した回路装置 |
CN102893387A (zh) * | 2010-05-20 | 2013-01-23 | 国际商业机器公司 | 基于石墨烯沟道的器件及其制造方法 |
JP2016058449A (ja) * | 2014-09-05 | 2016-04-21 | 住友電気工業株式会社 | 半導体装置 |
JP2016127238A (ja) * | 2015-01-08 | 2016-07-11 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
-
2016
- 2016-07-19 JP JP2016141610A patent/JP6675945B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071281A (ja) * | 2009-09-25 | 2011-04-07 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2011155098A (ja) * | 2010-01-27 | 2011-08-11 | Hitachi Ltd | グラフェン膜と金属電極とが電気的接合した回路装置 |
US20110198558A1 (en) * | 2010-01-27 | 2011-08-18 | Makoto Okai | Graphene circuit board having improved electrical contact between graphene and metal electrode, and device including same |
CN102893387A (zh) * | 2010-05-20 | 2013-01-23 | 国际商业机器公司 | 基于石墨烯沟道的器件及其制造方法 |
JP2013531878A (ja) * | 2010-05-20 | 2013-08-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グラフェン・チャネルに基づく装置およびその製作方法 |
JP2016058449A (ja) * | 2014-09-05 | 2016-04-21 | 住友電気工業株式会社 | 半導体装置 |
JP2016127238A (ja) * | 2015-01-08 | 2016-07-11 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111712927A (zh) * | 2018-02-20 | 2020-09-25 | 索尼半导体解决方案公司 | 导电结构、形成导电结构的方法以及半导体设备 |
Also Published As
Publication number | Publication date |
---|---|
JP6675945B2 (ja) | 2020-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2448863B1 (en) | Graphene device and method of fabricating a graphene device | |
US9305858B2 (en) | Nanocrystalline diamond three-dimensional films in patterned semiconductor substrates | |
JP5688775B2 (ja) | グラフェン素材の製造方法 | |
US20120261644A1 (en) | Structure and method of making graphene nanoribbons | |
US9337275B2 (en) | Electrical contact for graphene part | |
KR101984694B1 (ko) | 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법 | |
JPWO2013073216A1 (ja) | 炭化珪素基板、半導体装置およびこれらの製造方法 | |
JP2015048258A (ja) | グラフェン製造方法 | |
US9716227B2 (en) | Method of forming a graphene structure | |
US8859402B2 (en) | Method for making epitaxial structure | |
WO2011027585A1 (ja) | グラフェン基板、グラフェン電子デバイス及びそれらの製造方法 | |
JP5685987B2 (ja) | 電子装置およびその製造方法 | |
JP2004511102A (ja) | 2つの固体材料の分子接着界面における結晶欠陥および/または応力場の顕在化プロセス | |
JP6675945B2 (ja) | グラフェントランジスタおよびその製造方法 | |
Franklin et al. | Toward surround gates on vertical single-walled carbon nanotube devices | |
Choi et al. | A facile route for fabricating graphene nanoribbon array transistors using graphoepitaxy of a symmetric block copolymer | |
US20220177313A1 (en) | Graphene nanoribbon composite structure and method for making the same | |
US20130341648A1 (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP4907401B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR20170070684A (ko) | 금속촉매층과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법 | |
WO2015045653A1 (ja) | 炭化珪素半導体装置の製造方法 | |
TW201201284A (en) | Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device | |
JP5763597B2 (ja) | グラフェンの製造方法 | |
US11651958B2 (en) | Two-dimensional material device and method for manufacturing same | |
KR20190063045A (ko) | 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160816 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6675945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |