CN115458679A - 可变电阻式存储器装置及其形成方法 - Google Patents

可变电阻式存储器装置及其形成方法 Download PDF

Info

Publication number
CN115458679A
CN115458679A CN202110641056.5A CN202110641056A CN115458679A CN 115458679 A CN115458679 A CN 115458679A CN 202110641056 A CN202110641056 A CN 202110641056A CN 115458679 A CN115458679 A CN 115458679A
Authority
CN
China
Prior art keywords
work function
high work
layer
memory device
resistive memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110641056.5A
Other languages
English (en)
Inventor
王温壬
郑钧鸿
王泉富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110641056.5A priority Critical patent/CN115458679A/zh
Priority to US17/378,795 priority patent/US11871685B2/en
Publication of CN115458679A publication Critical patent/CN115458679A/zh
Priority to US18/505,083 priority patent/US20240074335A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种可变电阻式存储器装置及其形成方法，其中该可变电阻式存储器(resistive random‑access memory,RRAM)装置，包含有一底电极、一电阻材料层、一高功函数层、一顶电极、一硬掩模以及高功函数侧壁部分。底电极、电阻材料层、高功函数层、顶电极以及硬掩模依序堆叠于一基底上。高功函数侧壁部分覆盖顶电极的侧壁，以及硬掩模的侧壁，因而构成一可变电阻式存储器单元。

Description

可变电阻式存储器装置及其形成方法
技术领域
本发明涉及一种可变电阻式存储器装置及其形成方法，且特别是涉及一种应用高功函数侧壁部分的可变电阻式存储器装置及其形成方法。
背景技术
在半导体制作工艺的电路中，最基本的可变电阻式存储器是由上下两层金属电极以及中间一层过渡金属氧化物(Transition metal oxide,TMO)所组成，主要的操作原理是利用过渡金属氧化物的阻值，会随着所加偏压改变而产生不同的阻值，而如何辨别内部存储的值，则由内部的阻值高低来做分别。
发明内容
本发明提供一种可变电阻式存储器装置及其形成方法，其形成高功函数侧壁部分位于顶电极的侧壁以及硬掩模的侧壁，以直接连接上方的通孔，且能防止断路。
本发明提出一种可变电阻式存储器(resistive random-access memory,RRAM)装置，包含有一底电极、一电阻材料层、一高功函数层、一顶电极、一硬掩模以及高功函数侧壁部分。底电极、电阻材料层、高功函数层、顶电极以及硬掩模依序堆叠于一基底上。高功函数侧壁部分覆盖顶电极的侧壁，以及硬掩模的侧壁，因而构成一可变电阻式存储器单元。
本发明提出一种形成可变电阻式存储器装置的方法，包含有下述步骤。首先，依序沉积一底电极层、一电阻层、一高功函数材料层、一顶电极层以及一硬掩模层于一基底上。之后，图案化硬掩模层以及顶电极层，以形成一顶电极以及一硬掩模，并暴露出高功函数材料层。接续，图案化高功函数材料层，以形成一高功函数层，以及形成高功函数侧壁部分覆盖顶电极的侧壁以及硬掩模的侧壁。而后，图案化电阻层以及底电极层，以形成一电阻材料层以及一底电极，因而构成一可变电阻式存储器单元。
基于上述，本发明提供一种可变电阻式存储器装置及其形成方法，其依序堆叠一底电极、一电阻材料层、一高功函数层、一顶电极以及一硬掩模于一基底上，并形成高功函数侧壁部分位于顶电极的侧壁以及硬掩模的侧壁，因此本发明在硬掩模上方的一通孔未能直接接触顶电极时，可经由通孔物理性接触高功函数侧壁部分而防止断路发生。
附图说明
图1为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
图2为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
图3为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
图4为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
图5为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
图6为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图。
图7为本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图；
图8为本发明另一优选实施例中可变电阻式存储器装置的剖面示意图。
主要元件符号说明
10：导电结构
110：介电层
120：底电极层
120a：底电极
130：电阻层
130a：电阻材料层
140：高功函数材料层
140a：高功函数层
140b、240：高功函数侧壁部分
140ba：底部
150：顶电极层
150a：顶电极
160：硬掩模层
160a：硬掩模
160aa、170a：顶部
170：间隙壁
180：通孔
P：光致抗蚀剂
S1、S2、S3、S4、S5、S6：侧壁
U：可变电阻式存储器单元
t：厚度
具体实施方式
图1～图7绘示本发明优选实施例中形成可变电阻式存储器装置的方法的剖面示意图。如图1所示，一介电层110位于一基底(未绘示)上。在本实施例中，介电层110为一氧化层，但本发明不以此为限。基底(未绘示)例如是一硅基底、一含硅基底(例如SiC)、一三五族基底(例如GaN)、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，SOI)基底或一含外延层的基底等半导体基底。在本实施例的图示中仅绘示可变电阻式存储器区。一导电结构10位于介电层110中，其中导电结构10可例如为钨或铜，用以电连接上方的可变电阻式存储器单元。
如图1所示，依序沉积一底电极层120、一电阻层130、一高功函数材料层140、一顶电极层150以及一硬掩模层160于介电层110上。形成一光致抗蚀剂P以图案化下方的材料层。在本实施例中，底电极层120以及顶电极层150包含氮化钽或氮化钛，而电阻层130包含金属氧化层，且金属氧化层较佳者可包含氧化铪或氧化钽，但本发明不以此为限。在一优选的实施例中，高功函数材料层140包含铱，用以在后续直接溅镀形成高功函数侧壁部分，但本发明不限于此。在本实施例中，硬掩模层160可包含一氧化物硬掩模。
如图1～图3所示，图案化硬掩模层160以及顶电极层150，以形成一顶电极150a以及一硬掩模160a，并暴露出高功函数材料层140。详细而言，可先如图2所示，以光致抗蚀剂P图案化硬掩模层160，而形成硬掩模160a，并暴露出顶电极层150。随即，移除光致抗蚀剂P。然后，如图3所示，以硬掩模160a图案化顶电极层150，而形成顶电极150a，并暴露出高功函数材料层140。
如图4所示，图案化高功函数材料层140，以形成一高功函数层140a，以及形成高功函数侧壁部分140b覆盖顶电极150a的侧壁S1以及硬掩模160a的侧壁S2。在本实施例中，在图案化高功函数材料层140时，会同时再溅镀(re-sputtering)高功函数材料层140，以形成高功函数侧壁部分140b。因此，高功函数侧壁部分140b以及高功函数层140a包含相同材料。在较佳实施例中，高功函数侧壁部分140b以及高功函数层140a包含铱，其同时具有屏障及电极的功能。由于本实施例在蚀刻高功函数材料层140时溅镀(re-sputtering)高功函数材料层140而形成高功函数侧壁部分140b，高功函数侧壁部分140b以及高功函数层140a为一体成型。再者，高功函数侧壁部分140b因再溅镀(re-sputtering)而直接位于高功函数材料层140上，且在本实施例中高功函数侧壁部分140b以及高功函数层140a构成一U型剖面结构，但本发明不以此为限。高功函数侧壁部分140b会附着于顶电极150a的侧壁S1以及硬掩模160a的侧壁S2，故所形成高功函数侧壁部分140b以及高功函数层140a的剖面结构视顶电极150a以及硬掩模160a的剖面结构而定。
如图4～图5所示，继续图案化电阻层130以及底电极层120，以形成一电阻材料层130a以及一底电极120a，因而构成一可变电阻式存储器单元U。在本实施例中，电阻材料层130a的侧壁S3以及底电极120a的侧壁S4因蚀刻而切齐高功函数层140a的侧壁S5以及高功函数侧壁部分140b的侧壁S6。
以上，在优选的实施例中，图1～图5的步骤以原位(in-situ)进行，意即以原位(in-situ)图案化硬掩模层160、顶电极层150、高功函数材料层140、电阻层130以及底电极层120，以简化制作工艺并减少制作工艺污染。图案化的制作工艺中可在同制作工艺腔体中依制作工艺顺序个别调整腔体压力及机台偏压等制作工艺参数，以达到各层的预设需求。
在蚀刻高功函数材料层140并溅镀(re-sputtering)高功函数材料层140而形成高功函数侧壁部分140b的制作工艺步骤中，可通过调整溅镀角度及功率以改变所形成的高功函数侧壁部分140b的厚度。例如，图8绘示本发明另一优选实施例中可变电阻式存储器装置的剖面示意图。如图8所示，本发明可通过调整溅镀角度及功率，增厚高功函数侧壁部分240的一厚度t，从而增加与后续形成于上方的通孔的接触面积以降低接触阻抗，但本发明不以此为限。
以下为简化说明本发明，继续接续图5的步骤描述本实施例。如图6所示，形成间隙壁170，覆盖底电极120a的侧壁S4、电阻材料层130a的侧壁S3、高功函数层140a的侧壁S5以及高功函数侧壁部分140b的侧壁S6。在本实施例中，间隙壁170包含氮化硅间隙壁，但间隙壁170可为其他单层或多层结构。在较佳的实施例中，间隙壁170的顶部170a重叠高功函数侧壁部分140b的底部140ba，以避免漏电。
如图7所示，形成一通孔180，物理性接触高功函数侧壁部分140b。本发明是防止通孔180物理性接触硬掩模160a但未穿过硬掩模160a而接触顶电极150a时，可经由物理性接触高功函数侧壁部分140b电连接顶电极150a，如此本发明的结构可避免可变电阻式存储器单元U断路。通孔180穿过硬掩模160a的一顶部160aa的至少一部分。
综上所述，本发明提供一种可变电阻式存储器装置及其形成方法，其依序堆叠一底电极、一电阻材料层、一高功函数层、一顶电极以及一硬掩模于一基底上，并形成高功函数侧壁部分位于顶电极的侧壁以及硬掩模的侧壁，因此本发明在硬掩模上方的一通孔未能直接接触顶电极时，可经由通孔物理性接触高功函数侧壁部分而防止断路发生。
较佳者，本发明可在图案化一高功函数材料层用以形成高功函数层时，再溅镀(re-sputtering)高功函数材料层，以同时形成高功函数侧壁部分。更佳者，本发明可以原位(in-situ)图案化一硬掩模层、一顶电极层、一高功函数材料层、一电阻层以及一底电极层，以形成依序堆叠的底电极、电阻材料层、高功函数层、顶电极以及硬掩模。如此，可简化制作工艺并减少制作工艺污染。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种可变电阻式存储器(resistive random-access memory,RRAM)装置，包含有：
底电极、电阻材料层、高功函数层、顶电极以及硬掩模依序堆叠于基底上；以及
高功函数侧壁部分，覆盖该顶电极的侧壁，以及该硬掩模的侧壁，因而构成可变电阻式存储器单元。
2.如权利要求1所述的可变电阻式存储器装置，其中该底电极以及该顶电极包含氮化钽或氮化钛。
3.如权利要求1所述的可变电阻式存储器装置，其中该些高功函数侧壁部分直接位于该高功函数层上。
4.如权利要求3所述的可变电阻式存储器装置，其中该些高功函数侧壁部分以及该高功函数层包含相同材料。
5.如权利要求4所述的可变电阻式存储器装置，其中该些高功函数侧壁部分以及该高功函数层包含铱。
6.如权利要求5所述的可变电阻式存储器装置，其中该些高功函数侧壁部分以及该高功函数层为一体成型。
7.如权利要求6所述的可变电阻式存储器装置，其中该些高功函数侧壁部分以及该高功函数层构成U型剖面结构。
8.如权利要求1所述的可变电阻式存储器装置，还包含：
通孔，物理性接触该些高功函数侧壁部分，其中该通孔物理性接触该硬掩模的顶部。
9.如权利要求8所述的可变电阻式存储器装置，其中该通孔穿过该硬掩模的该顶部的至少一部分。
10.如权利要求1所述的可变电阻式存储器装置，还包含：
间隙壁，覆盖该底电极、该电阻材料层以及该高功函数层的侧壁。
11.如权利要求10所述的可变电阻式存储器装置，其中该些间隙壁包含氮化硅间隙壁。
12.如权利要求10所述的可变电阻式存储器装置，其中该些间隙壁的顶部重叠该些高功函数侧壁部分的底部。
13.如权利要求1所述的可变电阻式存储器装置，其中该电阻材料层包含金属氧化层。
14.如权利要求13所述的可变电阻式存储器装置，其中该金属氧化层包含氧化钽或氧化铪。
15.如权利要求1所述的可变电阻式存储器装置，其中该硬掩模包含氧化物硬掩模。
16.一种形成可变电阻式存储器装置的方法，包含有：
依序沉积底电极层、电阻层、高功函数材料层、顶电极层以及硬掩模层于基底上；
图案化该硬掩模层以及该顶电极层，以形成顶电极以及硬掩模，并暴露出该高功函数材料层；
图案化该高功函数材料层，以形成高功函数层，以及形成高功函数侧壁部分覆盖该顶电极的侧壁以及该硬掩模的侧壁；以及
图案化该电阻层以及该底电极层，以形成电阻材料层以及底电极，因而构成可变电阻式存储器单元。
17.如权利要求16所述的形成可变电阻式存储器装置的方法，其中以原位(in-situ)图案化该硬掩模层、该顶电极层、该高功函数材料层、该电阻层以及该底电极层。
18.如权利要求16所述的形成可变电阻式存储器装置的方法，其中在图案化该高功函数材料层时，再溅镀(re-sputtering)该高功函数材料层，以形成该些高功函数侧壁部分。
19.如权利要求16所述的形成可变电阻式存储器装置的方法，还包含：
形成间隙壁，覆盖该底电极、该电阻材料层以及该高功函数层的侧壁。
20.如权利要求16所述的形成可变电阻式存储器装置的方法，其中该些高功函数侧壁部分以及该高功函数层包含铱。
CN202110641056.5A 2021-06-09 2021-06-09 可变电阻式存储器装置及其形成方法 Pending CN115458679A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110641056.5A CN115458679A (zh) 2021-06-09 2021-06-09 可变电阻式存储器装置及其形成方法
US17/378,795 US11871685B2 (en) 2021-06-09 2021-07-19 Resistive random-access memory (RRAM) device and forming method thereof
US18/505,083 US20240074335A1 (en) 2021-06-09 2023-11-08 Resistive random-access memory device and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110641056.5A CN115458679A (zh) 2021-06-09 2021-06-09 可变电阻式存储器装置及其形成方法

Publications (1)

Publication Number Publication Date
CN115458679A true CN115458679A (zh) 2022-12-09

Family

ID=84295018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110641056.5A Pending CN115458679A (zh) 2021-06-09 2021-06-09 可变电阻式存储器装置及其形成方法

Country Status (2)

Country Link
US (2) US11871685B2 (zh)
CN (1) CN115458679A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650142B (zh) * 2011-01-20 2016-05-11 松下知识产权经营株式会社 电阻变化元件及其制造方法
TWI543419B (zh) * 2014-09-24 2016-07-21 華邦電子股份有限公司 電阻式非揮發性記憶體裝置及其製造方法
TWI810362B (zh) * 2019-09-09 2023-08-01 聯華電子股份有限公司 形成可變電阻式記憶體單元的方法

Also Published As

Publication number Publication date
US11871685B2 (en) 2024-01-09
US20240074335A1 (en) 2024-02-29
US20220399495A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US10749108B2 (en) Logic compatible RRAM structure and process
US10038139B2 (en) One transistor and one resistive random access memory (RRAM) structure with spacer
US9466794B2 (en) Low form voltage resistive random access memory (RRAM)
US10153432B2 (en) Resistive random access memory structure and manufacturing method thereof
US10158072B1 (en) Step height reduction of memory element
US9985203B2 (en) Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
CN104037187A (zh) 具有双间隔件的一晶体管和一阻变随机存取存储器的结构
JP2002353328A (ja) 半導体装置およびその製造方法
TW202125756A (zh) 半導體結構
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
US11257864B2 (en) RRAM structure with only part of variable resistive layer covering bottom electrode and method of fabricating the same
US20060267098A1 (en) Semiconductor device
US20240057488A1 (en) Method for forming resistive random-access memory device
CN115458679A (zh) 可变电阻式存储器装置及其形成方法
CN112420919A (zh) 可变电阻式存储器的结构及其制作方法
CN114975772A (zh) 可变电阻式存储器装置及其形成方法
US20220310910A1 (en) Semiconductor memory device and fabrication method thereof
EP3813133B1 (en) Memory device structure and method for fabricating the same
US20230125974A1 (en) Semiconductor structure with selective bottom terminal contacting
CN112310278B (zh) 可变电阻式内存及其制造方法
US20230354724A1 (en) Resistive memory structure and manufacturing method thereof
KR100721626B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 형성방법
KR100640566B1 (ko) 더블 패드층을 구비하는 반도체 소자 및 그 제조 방법
JP2017208419A (ja) 半導体装置およびその製造方法
KR100532740B1 (ko) 반도체의 고용량 엠아이엠 커패시터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination