JP2006245322A

JP2006245322A - 記憶素子及びメモリ

Info

Publication number: JP2006245322A
Application number: JP2005059393A
Authority: JP
Inventors: Hiroyuki Omori; 広之大森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-03-03
Filing date: 2005-03-03
Publication date: 2006-09-14
Anticipated expiration: 2025-03-03
Also published as: JP4760058B2

Abstract

【課題】比較的単純な構造で不揮発性メモリを構成することができる記憶素子を提供する。
【解決手段】Ｚｒ，Ｈｆから選ばれる少なくとも一種以上の元素の酸化物を主体とする酸化物層１３と、この酸化物層１３の下層及び上層に、それぞれＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物層１２，１４が積層されて成る記憶素子１０を構成する。
【選択図】図１

Description

本発明は、記憶素子及びメモリに係わり、不揮発性メモリに用いて好適なものである。

コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発性のメモリが望まれている。

そして、将来有望とされている不揮発性メモリとして、相変化メモリやＲＲＡＭ等の抵抗変化型メモリ（例えば、非特許文献１参照。）が提案されている。

このうち、相変化メモリは、結晶−非結晶の相変化を情報の記録・保持に利用するものであり、同一極性かつ異なる大きさの電圧パルスを印加することによって、記録が行われる。

これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。

I.G.Baek et al.，International Electron Devices Meeting (IEDM) Technical Digest 2004，２００４年，ｐ．５８７−５９０

しかしながら、相変化メモリは、熱を利用して情報の記録を行うために、加熱機構が必要となるため、構造が複雑になる。

上述した問題の解決のために、本発明においては、比較的単純な構造で不揮発性メモリを構成することができる記憶素子及び記憶素子を備えたメモリを提供するものである。

本発明の記憶素子は、Ｚｒ，Ｈｆから選ばれる少なくとも一種以上の元素の酸化物を主体とする酸化物層と、この酸化物層の下層及び上層に、それぞれＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物層が積層されて成るものである。
また、本発明のメモリは、上記本発明の記憶素子を有し、記憶素子に対して記憶素子の積層膜の積層方向に電圧を印加するための電圧印加手段を備え、この電圧印加手段により記憶素子に電圧を印加して、記憶素子の抵抗値を変化させることにより、記憶素子に情報が記録されるものである。

上述の本発明の記憶素子の構成によれば、Ｚｒ，Ｈｆから選ばれる少なくとも一種以上の元素の酸化物を主体とする酸化物層と、この酸化物層の下層及び上層に、それぞれＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物層が積層されて成ることにより、記憶素子の積層膜の積層方向に電圧を印加することにより、記憶素子の抵抗値が非可逆的に変化する。この抵抗値の変化を利用して、記憶素子に情報を記録し、かつ記録した情報を保持させることが可能になる。
また、記憶素子が酸化物層とその下層及び上層の導電性窒化物層とから成る構成であるため、比較的構成が簡単であり、記憶素子の微細化が容易である。

上述の本発明のメモリの構成によれば、上記本発明の記憶素子を有し、記憶素子に対して記憶素子の積層膜の積層方向に電圧を印加するための電圧印加手段を備え、この電圧印加手段により記憶素子に電圧を印加して、記憶素子の抵抗値を変化させることにより、記憶素子に情報が記録される構成であることから、比較的構成が簡単で微細化が容易な記憶素子と電圧印加手段とを備えて、不揮発性のメモリが構成される。これにより、不揮発性のメモリの構成を簡素化することができる。

上述の本発明によれば、記憶素子を比較的簡素な構成として、微細化を図ることが可能になることから、記憶素子から成るメモリセルを高密度に集積して不揮発性のメモリを構成することが可能になる。
従って、本発明により、不揮発性のメモリの小型化や記憶容量の増大を図ることができる。

まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。

本発明の記憶素子は、Ｚｒ，Ｈｆから選ばれる少なくとも一種以上の元素の酸化物を主体とする酸化物層に対して、その下層及び上層に、それぞれＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物層を積層して構成されるものである。
このように記憶素子を構成することにより、記憶素子に電圧を印加することによって記憶素子の抵抗値が変化すると共に、変化した後の状態（抵抗値）を保持することが可能になる。
このことを利用して、記憶素子の抵抗値が低い記録状態と、記憶素子の抵抗値が高い記録状態とにより、記憶素子に２値の情報を記録・保持することができる。

また、本発明のメモリは、上記本発明の記憶素子を有し、記憶素子に対して記憶素子の積層膜の積層方向に電圧を印加するための電圧印加手段を備え、この電圧印加手段により記憶素子に電圧を印加して、記憶素子の抵抗値を変化させることにより、記憶素子に情報が記録されるものである。
電圧印加手段としては、記憶素子に接続された電極や電極に接続された配線、並びに印加する電圧を作製する電源部（電源回路等）が挙げられる。
そして、上記本発明の記憶素子により各メモリセルを構成し、このメモリセルを多数設けてメモリを構成することにより、記憶容量の大きい不揮発性メモリを構成することができる。

本発明の記憶素子において、さらに好ましくは、酸化物層を複数の酸化物層によって構成し、それぞれの酸化物層の導電性に違いを設ける。
このように構成することにより、記憶素子の積層膜が上下に非対称な構成となるため、記録状態による抵抗値の変化が大きくなる。これにより、記憶素子に記録された情報を読み出すことが容易になる。
複数の酸化物層の導電性を異ならせるには、例えば、酸化物層にＢ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｒｕ，Ｒｅから選ばれる少なくとも一種以上の元素を添加して、添加元素の有無或いは添加する元素の種類又は添加量が違う構成とすればよい。

さらに、本発明の記憶素子において、酸化物層に、Ｍｇ，Ｃａ，Ｙから選ばれる少なくとも一種以上の元素を添加すると、酸化物の結晶構造を安定化させ、また酸素が動き易くなる。これにより、動作電圧を下げることができる。

導電性窒化物層は、窒化物のターゲットを用いたスパッタ法等によって成膜しても良く、金属ターゲットを用いて窒素中で成膜しても良く、また金属膜を成膜した後に窒素プラズマにより金属膜を窒化しても良い。
酸化物層も同様に、酸化物ターゲットを用いたスパッタ法等によって成膜しても良く、金属ターゲットを用いて酸素中で成膜しても良く、また金属膜を成膜した後に酸素プラズマにより金属膜を酸化処理しても良い。

続いて、本発明の具体的な実施の形態を説明する。
本発明の記憶素子の一実施の形態の概略構成図（断面図）を図１に示す。
この記憶素子１０は、下部電極となる電極膜１１、第１の窒化物層１２、酸化物層１３、第２の窒化物層１４、上部電極となる電極膜１５が積層されて成る。

下部電極となる電極膜１１及び上部電極となる電極膜１５の材料としては、従来公知の電極材料を用いることができる。例えば、Ｔａを用いることができる。

第１の窒化物層１２及び第２の窒化物層１４の材料としては、前述したＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物を用いる。
これにより、第１の窒化物層１２及び第２の窒化物層１４に電流を流すことができる。
酸化物層１３は、前述したＺｒ，Ｈｆから選ばれる一種以上の元素の酸化物を、主成分として構成する。

これら第１の窒化物層１２、酸化物層１３、第２の窒化物層１４を積層した積層膜を構成することにより、積層膜に印加する電圧に対応して記憶素子１０の抵抗値が変化すると共に、変化した後の抵抗値を保持することが可能になる。
従って、記憶素子１０の抵抗値が低い記録状態と、記憶素子１０の抵抗値が高い記録状態とにより、記憶素子１０に２値の情報を記録・保持することができる。

また、酸化物層１３に、Ｍｇ，Ｃａ，Ｙから選ばれる少なくとも一種以上の元素を添加してもよく、これらの元素を添加することにより、酸化物の結晶構造を安定化させ、また酸素が動き易くなることから、記憶素子１０の動作電圧を下げることが可能になる。

本実施の形態の記憶素子１０は、次のように動作させて、情報の記憶を行うことができる。

下部電極となる電極膜１１と、上部電極となる電極膜１５とに、外部から電圧（正電圧、或いは負電圧）を印加する。これにより、２つの電極膜１１，１５の間の抵抗値が変化する。例えば、抵抗値の高い状態から低い状態に変化する、或いは、抵抗値の低い状態から高い状態に変化する。
その後、印加していた電圧を除去すると、変化した状態で抵抗値が保持される。
これにより、情報を記録することが可能になる。

また、逆極性の電圧を記憶素子に印加することにより、抵抗値を再び元の状態に変化させることができる。
このときも、印加していた電圧を除去すると、元の状態で抵抗値が保持される。

このような過程を繰り返すことにより、記憶素子１０に情報の記録を繰り返し行うことができる。
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、「０」と「１」の情報を繰り返し記録することができる。

また、本実施の形態の記憶素子１０を用いて、メモリを構成することができる。
即ち、記憶素子１０によりメモリセルを構成し、メモリセルを例えば列状やマトリクス状に配置することにより、メモリ（記憶装置）を構成することができる。
各記憶素子１０に対して、その下部電極の電極膜１１側に接続された配線と、その上部電極の電極膜１５側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子１０が配置されるようにすればよい。
そして、電圧を印加して電流を流す配線を選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子１０に電流を流して、情報の記録を行うことができる。

上述の本実施の形態の記憶素子１０の構成によれば、Ｚｒ，Ｈｆから選ばれる一種以上の元素の酸化物を、主成分として構成された酸化物層１３と、酸化物層１３の下層及び上層にそれぞれ設けられた、（Ｔｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る）導電性窒化物を用いた第１の窒化物層１２及び第２の窒化物層１４とが積層されていることにより、記憶素子１０の積層膜の積層方向に電圧を印加することにより、記憶素子１０の抵抗値が変化する。この抵抗値の変化を利用して、記憶素子に情報を記録し、かつ記録した情報を保持させることが可能になる。

また、本実施の形態の記憶素子１０の構成によれば、第１の窒化物層１２・酸化物層１３・第２の窒化物層１４の比較的単純な積層構造で記憶素子１０を構成することができる。さらに、電圧の印加によって情報を記録するので、相変化メモリのような加熱機構を必要としない。
これにより、記憶素子１０の構成を簡素化することができることから、記憶素子１０を微細化しても、情報の記録や記録した情報の保持が容易になる。
従って、上述した本実施の形態の記憶素子１０を用いてメモリを構成することにより、メモリの小型化を図ることや、同じ大きさで記憶容量を増やすことも可能になる。

上述の実施の形態では、酸化物層１３を単層としたが、本発明では、酸化物層を導電性の異なる複数の酸化物層により構成することも可能である。その場合を次に示す。

本発明の他の実施の形態の記憶素子の概略構成図（断面図）を図２に示す。
この記憶素子２０では、酸化物層１３が、第１の酸化物層１３Ａ及び第２の酸化物層１３Ｂの積層から成る。
そして、第１の酸化物層１３Ａと、第２の酸化物層１３Ｂとは、導電性が異なる構成となっている。
具体的には、例えば、各酸化物層１３Ａ，１３ＢにＢ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｒｕ，Ｒｅから選ばれる少なくとも一種以上の元素を添加して、第１の酸化物層１３Ａと第２の酸化物層１３Ｂとが、添加元素の有無或いは添加する元素の種類又は添加量が違う構成とする。
これにより、記憶素子２０に記録された情報を読み出すことが容易になる。

その他の構成は、図１に示した先の実施の形態の記憶素子１０と同様であるので、同一符号を付して重複説明を省略する。

また、本実施の形態の記憶素子２０を用いて、メモリを構成することができる。
即ち、記憶素子２０によりメモリセルを構成し、メモリセルを例えば列状やマトリクス状に配置することにより、メモリ（記憶装置）を構成することができる。
各記憶素子２０に対して、その下部電極の電極膜１１側に接続された配線と、その上部電極の電極膜１５側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子２０が配置されるようにすればよい。
そして、電圧を印加して電流を流す配線を選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子２０に電流を流して、情報の記録を行うことができる。

本実施の形態の記憶素子２０の構成によれば、図１に示した先の実施の形態の記憶素子１０と同様に、記憶素子２０の積層膜の積層方向に電圧を印加することにより、記憶素子２０の抵抗値が変化する。この抵抗値の変化を利用して、記憶素子に情報を記録し、かつ記録した情報を保持させることが可能になる。
また、第１の窒化物層１２・酸化物層１３・第２の窒化物層１４の比較的単純な積層構造で記憶素子２０を構成することができ、電圧の印加によって情報を記録するので、相変化メモリのような加熱機構を必要としないため、記憶素子２０の構成を簡素化することができる。これにより、記憶素子２０を微細化しても、情報の記録や記録した情報の保持が容易になる。
従って、上述した本実施の形態の記憶素子２０を用いてメモリを構成することにより、メモリの小型化を図ることや、同じ大きさで記憶容量を増やすことも可能になる。

また、本実施の形態の記憶素子２０の構成によれば、酸化物層１３が導電性の異なる第１の酸化物層１３Ａ及び第２の酸化物層１３Ｂの積層から成ることにより、記憶素子２０の積層構造が上下に非対称になっているため、記憶素子２０に記録された情報を読み出すことが容易になる。

上述の各実施の形態では、酸化物層１３を単層又は２層構造としたが、酸化物層を３層以上の積層構造として、上下の導電性を非対称としてもよい。

（実施例）
続いて、本発明の記憶素子を実際に作製して、特性を調べた。

まず、図１に示した構成の記憶素子１０を、各層を下記の材料及び膜厚として、実際に作製した。
即ち、下地層兼下部電極となる電極膜１１として膜厚１０ｎｍのＴａ膜を形成し、その上に、第１の窒化物層１２として膜厚２０ｎｍのＺｒＮ膜を形成し、その上に膜厚５ｎｍの金属Ｚｒ膜を成膜した後に、酸素プラズマ中で酸化処理を行って酸化物層１３を形成した。さらに、第２の窒化物層１４として膜厚２０ｎｍのＺｒＮ膜を形成し、その上に上部電極となる電極膜１５として膜厚１０ｎｍのＴａ膜を形成した。
なお、ＺｒＮ膜は、金属Ｚｒターゲットを用いて、窒素ガス中の反応スパッタによって形成した。
このようにして、図１に示した記憶素子１０を作製し、記憶素子の試料とした。
そして、Ｚｒの酸素プラズマ中の酸化処理時間を６０秒とした記憶素子の試料（実施例１）と、酸化処理時間を１２０秒とした記憶素子の試料（比較例）とを作製した。

作製した各試料に対して、印加する電圧を変化させながら、それぞれ記憶素子に流れる電流を測定して、記憶素子の電流−電圧（Ｉ−Ｖ）特性を調べた。
Ｚｒのプラズマ酸化処理時間を６０秒とした試料（実施例１）のＩ−Ｖ特性を図３Ａに示し、プラズマ酸化時間を１２０秒とした試料（比較例）のＩ−Ｖ特性を図３Ｂに示す。

図３Ａでは、Ｉ−Ｖ特性にヒステリシスが見られ、メモリとして機能することが確認できる。
具体的には、印加電圧２Ｖ〜３Ｖの間で抵抗値が変化しており、＋の印加電圧側では抵抗値が低い状態から抵抗値が高い状態に変化し、−の印加電圧側では抵抗値が高い状態から抵抗値が低い状態に変化している。

一方、図３Ｂでは、Ｉ−Ｖ特性の非線形性は見られ、印加電圧により抵抗値が変化しているが、変化が可逆的でヒステリシスが現れていない。即ち、メモリとして機能しないことがわかる。
従って、記憶素子に情報を保持させることを可能にするためには、酸化物層を作製する際に、酸化し過ぎないようにする必要があることがわかる。なお、酸化物層を直接スパッタ法等によりそのまま成膜した場合には、メモリとして機能するものと推測される。

次に、酸化物層や電極層の材料を様々に変えて、特性を調べた。
まず、図１に示した記憶素子１０の構成において、酸化物層１３をＺｒ酸化物に各種元素を添加した材料として記憶素子の試料を作製した。
具体的には、Ｙ単独、ＹとＢ、ＹとＲｕ、ＹとＲｅ、ＹとＭｎ、ＹとＦｅ、ＹとＣｏ、ＹとＮｉをそれぞれＺｒ酸化物に添加して酸化物層１３を構成して記憶素子の試料（試料番号１〜９）を作製した。なお、酸化物層は、厚さ５ｎｍの金属層（Ｚｒと添加元素の合金層）を成膜した後に、酸素プラズマ中で６０秒酸化して形成した。

そして、記憶素子に０．１Ｖの電圧を印加して、各試料の記憶素子の面積抵抗値を測定した。
測定結果として、各試料の酸化物層の組成と、記憶素子の面積抵抗値とを表１に示す。表１の酸化物層の組成において、添え字は、酸素以外の元素の原子％を示している。

表１より、添加元素の種類や添加量によって面積抵抗値が異なり、１．２〜２５×１０^４Ω／μｍ^２の値をとっている。
また、Ｙ単独添加よりも、さらに他の元素も添加した方が、低い抵抗値となっていることがわかる。
さらに、Ｚｒ_９５Ｙ_３Ｂ_２＋Ｏ（試料番号２）と、Ｚｒ_９３Ｙ_３Ｂ_４＋Ｏ（試料番号３）とを比較すると、ボロンＢの添加量の多い後者の方が、低い抵抗値となっていることがわかる。

次に、図１に示した記憶素子１０の構成と、図２に示した記憶素子２０の構成において、それぞれ窒化物層１２，１４の材料や、酸化物層１３，１３Ａ，１３Ｂの材料を変えて、記憶素子の試料（試料番号１０〜１７）を作製した。試料番号１０は図１に示した記憶素子１０の構成であり、試料番号１１〜１６は図２に示した記憶素子２０の構成であり、試料番号１７は図示しないが酸化物層を３層構造とした構成である。
各試料において、窒化物層１２，１４の厚さは２０ｎｍとした。また、酸化物層１３，１３Ａ，１３Ｂは、金属層を成膜した後にプラズマ酸化処理を６０秒行った。

記憶素子の各試料に対して、記憶素子に印加する電圧を変化させてＩ−Ｖ特性を測定した。
そして、測定して得られたＩ−Ｖ特性の曲線から、情報の記録が可能となる最小電圧（記録電圧）Ｖ_Ｃと、高抵抗記録状態の抵抗値（Ｒ_Ｈ）と低抵抗記録状態の抵抗値（Ｒ_Ｌ）との比（Ｒ_Ｈ／Ｒ_Ｌ）とを求めた。
各試料の記憶素子の層構成と、記録電圧Ｖ_ｃ及び抵抗値の比Ｒ_Ｈ／Ｒ_Ｌとを、表２に示す。なお、表２において、酸化物層の厚さは、酸化する前の金属層の厚さを示している。

表２より、酸化物層を比抵抗の異なる２層の構成とすることにより、酸化物層を単層とした場合（試料番号１０）と比較して、記録電圧Ｖ_ｃを下げることができると共に、抵抗値の比Ｒ_Ｈ／Ｒ_Ｌ即ち抵抗変化率も大きくなることがわかる。

また、酸化物層１３を３層構造として、かつ上下の層構成を非対称とした試料番号１７は、記録電圧Ｖ_ｃが比較的小さく、また抵抗変化率が他の試料よりも大きくなっている。

また、下層の第１の酸化物層１３Ａを、Ｈｆ酸化物を主成分としてＦｅを添加した材料とした、試料番号１６は、Ｚｒ酸化物を主成分とした他の試料と同様に、記録電圧Ｖ_ｃが比較的小さく、また抵抗変化率が大きい。

なお、試料番号１２と試料番号１３とは、下層の第１の酸化物層１３Ａの厚さが異なるのみで他の構成は同じである。
記録電圧Ｖ_ｃは、第１の酸化物層１３Ａが薄い試料番号１３の方が小さく、良好になっている。
一方、抵抗変化率は、第１の酸化物層１３Ａが厚い試料番号１２の方が大きく、良好になっている。

本発明は、上述した各実施の形態や実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の記憶素子の一実施の形態の概略構成図（断面図）である。本発明の記憶素子の他の実施の形態の概略構成図（断面図）である。図１の記憶素子における積層膜の製造条件による電流−電圧特性の違いを示す図である。Ａ酸化物層の酸化処理時間を６０秒とした試料の電流−電圧特性である。Ｂ酸化物層の酸化処理時間を１２０秒とした試料の電流−電圧特性である。

符号の説明

１０，２０記憶素子、１１，１５電極膜、１２第１の窒化物層、１３酸化物層、１３Ａ第１の酸化物層、１３Ｂ第２の酸化物層、１４第２の窒化物層

Claims

Ｚｒ，Ｈｆから選ばれる少なくとも一種以上の元素の酸化物を主体とする酸化物層と、
前記酸化物層の下層及び上層に、それぞれＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物層が積層されて成る
ことを特徴とする記憶素子。
前記酸化物層が、導電性の異なる複数の酸化物層の積層から成ることを特徴とする請求項１に記載の記憶素子。
Ｂ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｒｕ，Ｒｅから選ばれる少なくとも一種以上の元素が添加され、添加された元素の種類又は添加量により、複数の前記酸化物層の導電性が異なっていることを特徴とする請求項２に記載の記憶素子。
上記酸化物層が、Ｍｇ，Ｃａ，Ｙから選ばれる少なくとも一種以上の元素を含有することを特徴とする請求項１に記載の記憶素子。
Ｚｒ，Ｈｆから選ばれる少なくとも一種以上の元素の酸化物を主体とする酸化物層と、
前記酸化物層の下層及び上層に、それぞれＴｉ，Ｚｒ，Ｈｆ，Ｔａから選ばれる少なくとも一種以上の元素と窒素とから成る導電性窒化物層が積層されて成る記憶素子を有し、
前記記憶素子に対して、前記記憶素子の積層膜の積層方向に電圧を印加するための電圧印加手段を備え、
前記電圧印加手段により前記記憶素子に電圧を印加して、前記記憶素子の抵抗値を変化させることにより、前記記憶素子に情報が記録される
ことを特徴とするメモリ。