KR100925255B1 - 개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스 - Google Patents

개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스 Download PDF

Info

Publication number
KR100925255B1
KR100925255B1 KR1020077027783A KR20077027783A KR100925255B1 KR 100925255 B1 KR100925255 B1 KR 100925255B1 KR 1020077027783 A KR1020077027783 A KR 1020077027783A KR 20077027783 A KR20077027783 A KR 20077027783A KR 100925255 B1 KR100925255 B1 KR 100925255B1
Authority
KR
South Korea
Prior art keywords
electrode
memory device
active layer
state
voltage
Prior art date
Application number
KR1020077027783A
Other languages
English (en)
Other versions
KR20080009302A (ko
Inventor
안 첸
사미어 하다드
추닝 팡
Original Assignee
스펜션 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨 filed Critical 스펜션 엘엘씨
Publication of KR20080009302A publication Critical patent/KR20080009302A/ko
Application granted granted Critical
Publication of KR100925255B1 publication Critical patent/KR100925255B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본원에서, 저항성 메모리 디바이스(130,230)를 프로그래밍하는 방법이 제공되며, 여기서 상기 저항성 메모리 디바이스(130, 230)은 제 1 전극(132, 232), 제 2 전극(138, 236)과 상기 제 1 전극과 제 2 전극(132, 138 또는 232, 236)사이에 존재하는 활성층(136, 234)을 포함한다. 프로그래밍하는 방법에 있어서, 전자 전하 캐리어가 활성층(136, 234)를 들어가 그 활성층 내의 트랩에 보유되도록 전압이 제 1 전극과 제 2 전극 (132, 138 또는 232, 236)사이에 인가된다. 메모리 디바이스(130, 230)를 소거하는 과정에 있어서, 전자 전하 캐리어가 활성층(136, 234)에서부터 나오도록 전압이 상기 제 1 전극과 제 2 전극(132, 138 또는 232, 236) 사이에 인가된다.
저항성 메모리 디바이스, 데이터 보유 개선법, 저전력 소비 메모리

Description

개선된 데이터 보유특성 및 감소된 소비 전력을 가지는 저항성 메모리 디바이스 {RESISTIVE MEMORY DEVICE WITH IMPROVED DATA RETENTION AND REDUCED POWER}
본 발명은 일반적으로 메모리 디바이스에 관한 것이며 특히 저항성 메모리 디바이스 동작과 저항성 메모리 구조에 관한 것이다.
컴퓨터들 및 전자 디바이스들은 계속 증가하고 있으며, 그 용도와 복잡성 또한 날로 증가하고 있다. 컴퓨터의 성능이 계속적으로 강력해지고 있으며, 새롭고 향상된 전자 디바이스들(예를 들어, 디지탈 오디오 플레이어, 비디오 플레이어)이 지속적으로 개발되어 왔다. 또한, 디지털 미디어(예를 들어, 디지털 오디오, 비디오, 이미지 등등)의 성장 및 사용은 이러한 전자 디바이스들의 발전을 촉진시켜 왔다. 이러한 성장과 발전으로 인해 컴퓨터와 전자 디바이스들에 저장 및 관리되어야 하는 정보량이 증대되었다.
일반적으로 정보는 하나 또는 그 이상의 다양한 종류의 저장 디바이스들에 저장되고 관리된다. 저장 디바이스는 예를 들어 하드디스크 드라이브, 컴팩트 디스크 드라이브와 그에 따른 미디어, 디지탈 비디오 디스크(DVD) 등등의 장기 저장 매체를 포함한다. 장기 저장 매체들은 전형적으로 다량의 정보를 저렴한 비용으로, 그러나 다른 유형의 저장 디바이스들보다 느리게 저장한다. 저장 디바이스는 또한 항상은 아니지만 종종 단기 저장 매체인 메모리 디바이스를 포함한다. 메모리 디바이스는 장기 저장매체보다 실직적으로 빠른 경향이 있다. 이러한 메모리는 예를 들어, DRAM, SRAM, DDR, 플레시 메모리, ROM 등등을 포함한다. 메모리 디바이스는 휘발성(volatile)과 비휘발성 유형으로 구분된다. 휘발성 메모리 디바이스들은 일반적으로 전력이 끊어지면 그 정보를 잃게되고, 전형적으로 그 정보를 유지하기 위해 주기적으로 리프레쉬(refresh) 하는 사이클을 요구한다. 휘발성 메모리 디바이스는 예를 들어 RAM, DRAM, SRAM 등등을 포함한다. 비휘발성 메모리 디바이스는 전력이 디바이스에 유지되는가의 여부에 관계없이 정보를 유지한다. 비휘발성메모리는 ROM, PROM(Programmable ROM), EPROM(Erasable PROM), 플레시 메모리 등등을 포함한다. 휘발성 메모리 디바이스는 일반적으로 비휘발성 메모리 디바이스에 비하여 보다 저가에 보다 빠른 동작을 제공한다.
메모리 디바이스들은 일반적으로 메모리 셀 어레이를 포함한다. 개별 메모리 셀은 액세스 가능하거나 또는 정보를 "판독", "기록" 및 "소거"할 수 있다. 메모리 셀들은 "오프" 또는 "온" 상태("0" 또는 "1"이라 언급하기도 함)로 정보를 유지한다. 전형적으로, 메모리 디바이스는 특정 바이트 수 단위로 추출해낸다(예를 들어, 바이트당 8개의 메모리 셀). 휘발성 메모리 디바이스에 있어서, 메모리 셀은 그 상태를 관리하기 위해 주기적으로 "리프레시"된다. 그러한 메모리 디바이스는 이러한 다양한 기능을 수행하는 반도체 디바이스로부터 대개 제작되고 두 상태를 스위칭(switching) 및 유지하는 능력을 구비한다. 이러한 디바이스는 결정질 실리콘 디바이스(crystalline silicon device)와 같은 무기 고체(inorganic solid state) 기 술에 의해 종종 제작되기도 한다. 메모리 디바이스에서 가장 널리 사용되는 반도체 디바이스는 MOSFET(metal oxide semiconductor field effect transistor)이다.
휴대용 컴퓨터와 전자 디바이스의 사용은 비휘발성 메모리 디바이스의 수요를 방대하게 증가시켰다. 디지탈 카메라, 디지탈 오디오 플레이어, PDA 등등은 일반적으로 대용량 비휘발성 메모리 디바이스(예들 들어, 플레시 메모리, 스마트 미디어, 컴펙트 플레시 등등)를 사용하려 한다.
정보 저장에 대한 수요 증가로 인해, 메모리 디바이스 개발자나 생산자들은 계속적으로 메모리 디바이스들에 대한 저장 능력(예를 들어, 다이나 칩당 저장능력)들 증가시키려 시도해왔다. 우표 크기의 실리콘 한 조각에 수천만 개의 트랜지스터가 포함될 수 있고, 여기서 각각의 트랜지스터는 수백 나노미터 정도로 작은 크기이다. 그러나, 실리콘 기반 디바이스는 근본적인 물리적 크기 한계에 도달하고 있다. 무기 고체 디바이스들은 고비용 및 데이터 저장 밀도의 감소로 연결되는 복잡한 아키텍처로 구성되는 문제가 있다. 무기 반도체 물질 기반 비휘발성 반도체 메모리에는 전류가 계속 공급되어야 하고, 따라서 저장된 정보를 유지하기 위해 열 발생 및 높은 전력소모가 발생한다. 비휘발성 반도체 디바이스들은 감소된 데이터율 및 상대적으로 높은 전력 소모 및 높은 복잡성을 가진다. 전형적으로 이러한 셀의 제작 공정은 안정적이지도 못하다. 따라서, 상술된 단점들을 극복할 필요가 있다.
도 1 은 메모리 디바이스(30)을 예시하고, 이는 이러한 필요성을 충족시키기에 유리한 특성을 포함한다. 상기 메모리 디바이스(30)는 전극(electrode)(32)(예를 들어 구리), 전극(32) 상의 황화동(copper sulfide) 층(34), 상기 층(34)상의 활성층(active layer)(36)(예를 들어, 구리 옥사이드 층) 및 상기 활성층(36) 상의 전극(electrode)(38)(예를 들어, 티타늄 : titanium)을 포함한다. 처음에, 메모리 디바이스(30)가 프로그램되지 않았다고 가정하면, 메모리 디바이스(30)를 프로그램하기 위해, 접지전압이 전극(38)에 인가되고, 한편 양전압이 전극(32)에 인가되어, 메모리 디바이스의 순방향으로 고전위에서 저전위까지인 전압(Vpg)(프로그래밍 전압)이 메모리 디바이스(30)에 인가된다(메모리 디바이스 전류 대 메모리 디바이스 양단에 인가된 전압에 대한 그래프를 도시한 도 2 참조). 이러한 전압은 충분히 높아 구리 이온이 층(34)으로부터 전극(38)방향으로 활성층(36)(A) 내부로 끌려가도록 하고 이로 인해 전도성 필라먼트(filament)가 형성되며, 이는 활성층(36)(그리고 메모리 디바이스(30) 전체)이 (순방향) 저저항 또는 전도 상태가 되게 한다. 그러한 전압(B)의 제거시, 프로그램 단계에서 활성층(36)으로 끌려간 이온은 계속 남아있어, 상기 활성층(36)(그리고 메모리 디바이스(30))은 저저항 또는 전도 상태로 남아 있게 된다.
프로그램(전도)된 상태에서의 메모리 디바이스(30)의 판독 단계에서, 메모리 디바이스(30)에 고전위에서 저전위로 순방향으로 전압 Vr("판독" 전압)이 인가된다. 이러한 전압은 프로그래밍 단계에서 메모리 디바이스(30)에 인가된 Vpg(상기 참조)보다 작다. 이러한 상황에서, 메모리 디바이스(30)에서 즉시 전류가 흐를 것이고 이는 메모리 디바이스(30)이 프로그램된 상태에 있다는 것을 나타낸다.
메모리 디바이스를 소거하기 위해, 양전압이 전극(38)에 인가되며, 전극(32)에 접지전압이 인가되어, 전압 Ver("소거" 전압)이 메모리 디바이스(30)에 고전위 에서 저전위로 역방향으로 인가된다. 이러한 전압이 충분히 높아 구리 이온이 활성층(36)(A)으로부터 전극(38)을 향해 층(34)(C)으로 밀려나고, 이는 활성층(36)(그리고 메모리 디바이스(30) 전체)이 고 저항 상태 또는 실질적으로 비전도 상태가 되게 한다. 이러한 상태는 메모리 디바이스(30)로부터 그러한 전압을 제거할 시 유지된다.
소거 상태(실질적으로 비전도 상태)에서의 메모리 디바이스(30)의 "판독" 단계에서, 상술된 바와 같이 다시 고전위에서 저전위로 순방향으로 전압 Vr("판독" 전압)이 인가된다. 활성층(34)(그리고 메모리 디바이스(30))이 고저항성 상태 또는 실질적으로 비전도 상태이면, 메모리 디바이스(30)에서 실질적으로 전류(L2)가 흐르지 않으며 이는 메모리 디바이스(30)가 소거 상태에 있다는 것을 나타낸다.
프로그램되었을 때, 메모리 디바이스는 장시간(상태가 소거 상태로 바뀔 필요가 있을 때까지) 프로그램된 상태를 유지할 필요성이 매우 높다. 유사하게, 상기 메모리 디바이스는 소거될 때에 선택된 장시간동안 그 상태를 유지할 수 있어야 할 필요성이 있다. 상술된 디바이스는, 동작하는 데에 있어서는 효율적이나, 장기간 동안에 전도성 필라멘트가 파손될 수 있고 이로 인해 메모리 디바이스의 전도성이 매우 감소되게 되어 메모리 디바이스가 그 프로그램된 상태를 뜻하지 않게 손실한다는 것이 밝혀졌다. 디바이스는 프로그램되거나 소거된 상태를 안정적으로 유지할 필요성이 매우 높다. 또한 상술된 프로그램 및 소거 동작은 상대적으로 높은 전류를 요구하며 따라서 상대적으로 전압 소모가 커진다. 프로그램 및 소거 전류를 감소시켜 전력 소모를 줄이는 것이 바람직하다는 것이 이해되어야 할 것이다. 디바이스의 스위칭 속도를 개선하는 것 또한 필요하다.
넓게 말하면, 본 발명의 방법은 메모리 디바이스의 상태를 변환하기 위한 것이고, 여기서 상기 메모리 디바이스는 제 1 전극, 상기 제 1 전극상에 접촉되는 수동층(passive layer), 상기 수동층상에 접촉되는 활성층, 상기 활성층상에서 접촉되는 제 2 전극을 구비한다. 상기 디바이스를 저저항 상태로 프로그래밍하는 과정은 전도성을 증대하기 위해 전하 캐리어를 상기 활성층으로 이동하는 과정을 포함하고 고저항 상태로 디바이스를 소거하는 과정은 전도성을 감소하기 위하여 활성층밖으로 전하 캐리어를 이동하는 것을 포함한다.
본 발명은 첨부된 도면과 함께 아래의 상세 설명을 고려하여야 좀더 쉽게 이해된다. 당업자에게 명백하듯이 도시 및 설명된 본 발명의 실시예는 바람직한 실시예에 대한 예시적 목적을 위한 것이다. 본 발명이 다른 실시예를 포함하며 발명의 범주에서 벗어나지 않고 그 발명의 세부 설명의 다양한 응용과 변환이 가능함을 밝혀둔다. 따라서, 도면과 상세한 설명이 예시적일 뿐 제한적으로 간주 되어서는 안된다.
본 발명의 신규한 특징은 첨부된 청구항에 개시되었다. 그러나, 발명 그 자체와 상기 바람직한 실시예와 그 목적과 이점은 하기의 첨부된 도면과 상세 설명을 참조하여 보다 잘 이해될 것이다:
도 1 은 상술한 메모리 디바이스의 단면도이다.
도 2 는 도 1 의 메모리 디바이스의 동작 특징을 도시하는 전류 대 전압에 대한 그래프이다.
도 3 은 본 발명의 메모리 디바이스의 제 1 실시예의 단면도이다.
도 4는 IC의 일부로서의 도 3 의 메모리 디바이스의 단면도이다.
도 5-8은 본 발명의 방법에 따른 도 3의 메모리 디바이스의 프로그램과 소거 동작을 도시한다.
도 9는 도 5-8의 본 발명의 방법에 따른 도 3의 메모리 디바이스의 동작 특징을 도시하는 전류 대 전압 그래프이다.
도 10은 도 3의 디바이스 상태를 프로그램하고 판독하는 과정에서 전류와 전압을 도시하는 그래프이다.
도 11은 본 방법을 구현할 때, 도 3의 디바이스의 데이터 보유특성을 도시한 그래프이다.
도 12- 15는 본 발명의 방법에 따른 메모리 디바이스의 제 2 실시예의 프로그래밍 및 소거 방법을 도시한다.
이제 본 발명을 실시하기 위한 발명자들이 최상이라고 생각하는 특정 실시예들을 상세히 설명한다.
1991년 2월 15일에 발행된 물리학 잡지(J. ApI. Phys.)의 2365 - 2369 페이지에 기재된 A. E. Rakhshani 의 "Cu20 박막의 전기적 성질에 대한 평가에 있어서 공간 전하 제한 전류 전도(space-charge-limited-current conduction)의 역할" 이라는 논문이 본 발명에 참조되며, 상기 논문은 본 명세서에 통합된다.
도 3 은 본 발명에 따른 메모리 디바이스(130)의 제 1 실시예를 도시한다. 처음에, 구리 전극(132)이 형성된다. 그 표면은 H2S 또는 원소 S(elemental S) 또는 수성 황산암모늄(aqueous Ammonium Sulfate)을 이용하여 황화(sulfidize)되어, 전극(132)과 접하는 20 - 100 Å 두께의 Cu2S 수동층(134)을 형성한다. 층(134)의 표면은 산화되어 상기 수동층(134)에 접한 30 - 200 Å 두께의 구리 옥사이드 활성층(136)을 형성한다. 이러한 생산 공정은 상기 활성층(136)에서 전하 캐리어 트랩을 깊게 형성한다. 티타늄 전극이 예를 들어 DC 또는 RF 스퍼터링(sputtering)이나 증발(evaporation)에 의해서 상기 활성층과 접하도록 형성된다. 도 3 은 제작된 메모리 디바이스(130)을 도시하며 여기서 상기 층(134 및 136)은 전극 (132와 138)사이에서 형성된다.
도 4는 좀더 큰 전자 스트럭쳐(150)의 일부로서의 메모리 디바이스(130)를 도시한다. 상기 스트럭쳐(150)는 내부에 형성된 트랜지스터(140)의 소스와 드레인을 가진 반도체 기판(152)을 포함한다. 유전층(154)이 기판(152) 위에 제공되고 질화층(160)이 유전층 위에 형성된다. 구리 플러그(plug)(156 및 158)는 유전층과 질화층(154 및 160)을 통과하도록 형성되고 트랜지스터(140)의 소스와 드레인을 접한다.
또 다른 유전층(162)이 그 위에 형성된다. 구리 플러그(164 및 166)는 상기 유전층(162)을 통과하도록 형성되고 각각 상기 구리 플러그(156 및 158)와 접한다. 질화층(168)이 상기 결과적 스트럭쳐 상에 제공되고 유전층(170)이 상기 질화 층(168) 상에 제공된다. 구리 플러그(172)는 질화층과 유전층(168 및 170)을 통과하도록 형성되어 상기 구리 플러그(166)와 접한다. 적층 형태의 전극(132), 수동층(134) 및 활성층(136)이 질화층과 유전층(168 및 170)을 통과하도록 형성되고 상기 전극(132)은 구리 플러그(164)와 접한다. 전극(138)은 활성층(136) 상에 형성되어 전체 메모리 디바이스(130)가 형성된다. 전극(174)은 구리 플러그(172)와 접하도록 형성된다.
메모리 디바이스(130)는 트랜지스터(140)와 직렬 연결되는 것으로 도시된다. 도 5-8은 이러한 구성을 도시하고 본 발명 방법을 도시한다.
메모리 디바이스(130) 프로그래밍에서(도 5와 도 6), 양전압 Vpg1 이 전극(138)에 인가되는 한편, 트랜지스터(140)의 소스는 접지로 연결되고, 따라서 전극들(138와 132)에 고전위에서 저전위로 전압이 전극(138)으로부터 전극(132) 방향으로(그리고 활성층(136)으로부터 수동층(134) 방향으로) 인가된다. 트랜지스터(140)의 게이트로 인가되는 전압 Vg1은 프로그래밍 동작 동안 디바이스(130)를 통하는 전류를 제한하기 위한 레벨로 설정된다. 상기 프로그래밍하는 동작으로 인해 전자 전하 캐리어 즉 전자 및/또는 정공(hole)이 상기 활성층(136) 내에 존재하던 트랩으로 수송되어 보유된다. 전자 전하 캐리어는 전자 또는 정공 또는 전자와 정공의 조합이 될 수 있다. 이러한 전자 전하 캐리어의 이동으로 인해 상기 활성층(136)(및 전체 메모리 디바이스(130))이 저저항 상태 또는 전도성 상태(즉 프로그램된 상태)가 되어 유지된다. 이러한 전압을 제거하게 되면, 프로그래밍 단계 동안 상기 활성층(136)으로 끌려들어간 전자 전하 캐리어가 깊은 트랩에 의해 보유되 어 활성층(136)에 남아있고, 따라서 활성층(136)(과 메모리 디바이스(130))은 전도성 또는 저저항 상태를 유지한다.
메모리 디바이스(130)(도 7 및 도 8)의 소거에 있어서, 접지전압이 전극(138)으로 인가되고, 양전압 Ver1 이 트랜지스터(140)의 소스에 인가되어, 전압이 전극들(138, 132) 사이에서 고전위에서 저전위로 전극(132)으로부터 전극(138) 방향으로(그리고 수동층(134)으로부터 활성층(136) 방향으로) 인가된다. 트랜지스터(140)의 게이트의 전압 Vg2은 소거 동작동안 디바이스(130)를 통하는 전류를 제한하기 위한 레벨로 정해진다. 이러한 동작으로 인해 상기 전자 전하 캐리어가 활성층(136)에서부터 나가도록 한다. 이러한 전자 전하 캐리어의 움직임으로 인해 활성층(136)(과 메모리 디바이스(130))은 고저항 상태 또는 소거 상태를 유지한다. 전압을 제거하게 되면, 이러한 소거 상태가 유지되어, 상기 활성층(136)(과 메모리 디바이스(130))이 고저항 상태 또는 소거 상태로 남아있게 된다.
도 9 는 본 발명의 방법을 실행할 때 메모리 디바이스(130)의 유용한 동작 특성(종래의 기술인 이온 스위칭과 비교하여 전자 스위칭(전자 및/또는 정공의 이동)의 형태를 띤다)을 도시한다. 디바이스(130)는 상술된 설명에 따르면 4 volt 미만의 Vpg1을 인가함으로써 효과적으로 프로그램(고저항 상태에서 저저항 상태로 변환)될 수 있음이 밝혀졌다(도 9는 상기와 같이 접지 전압이 인가될 때, 프로그래밍 전압은 대략 Vpg1 = 2.7 volt 라는 것을 나타낸다). 소거 상태에서 프로그램된 상태로의 스위칭은 매우 빠르고(도 10 참조), 예를 들어 게이트가 2.0 volt로 설정된 전류 제한 트랜지스터(current limiting transistor)(140)는 프로그래밍 동작에서 전류를 매우 낮은 레벨로 제한한다(도 9 에서 약 45μa로 나타난다). 유사하게, 디바이스(130)는 상기 설명에 따라 약 Ver = 1.2 volts 을 인가함으로써 효과적으로 소거(저저항 상태에서 고저항 상태로 변환)될 수 있음이 밝혀졌다.(도 9는 상기와 같이 접지전압이 인가될 때, 약 Ver = 1.2 volt 라는 것을 나타낸다.) 또한, 프로그램된 상태에서 소거 상태로의 스위칭은 매우 빠르다. 전류 제한 트랜지스터(140)의 게이트 전압이 예를 들어 4.0 volt라 정해지면 소거전압이 매우 낮기 때문에, 소거 동작에서 전류는 매우 낮다. 따라서, 신속한 스위칭과 저전력 소모가 달성된다.
도 9에서 도시된 바와 같이,(프로그램 및 소거된) 디바이스는 비선형 전류 특성을 나타낸다(곡선 A와 B 참조). 이 비선형 특성은 디바이스(130) 내에서의 공간 전하 제한 전류 전도로부터 발생한다.
상술된 전자 스위칭을 이용하여 본 발명에 따른 방법은 이온 스위칭 방법과 비교하여 매우 향상된 데이터 보유특성을 제공한다. Vr = 0.4 volt 가 인가되었을 때 도 11은 프로그램된 디바이스의 읽기에 대한 데이터 보유 시간을 도시한 것이다. 도시된 바와 같이, 디바이스(130)를 통한 읽기 전류는 장기간 동안 매우 조금 감소한다. 이는 프로그램된 디바이스(130)는 전도성 상태 즉 프로그램된 상태를 장기간 유지한다는 것을 의미한다.
디바이스(130)는 최고 150℃에 이르는 고온에서 강한 안정성을 보여준다. 도 12-15는 발명의 제 2 실시예를 보여준다. 이 메모리 디바이스(230)는 구리 전극(232), 상기 구리 전극(232)과 접한 구리 옥사이드 활성층(234)(구리 전극의 산화과정에 의해 형성됨), 그리고 상기 활성층(234)에 접한 티타늄 전극(236)을 포함하여, 상기 활성층(234)이 전극(232, 236)사이에 위치하게 된다. 디바이스(230)는 상술된 바와 같이 전류 제한 트랜지스터(240)와 직렬로 제공된다. 상기 실시예와 유사하게, 메모리 디바이스(230) 프로그래밍에 있어, 접지전압이 전극(232)에 인가되고, 양전압 Vpg2 가 전극(236)에 인가되어 전압은 고전위에서 저전위로 디바이스(230)에 전극(236)으로부터 전극(232) 방향으로 인가된다.
이로 인해 전자 및/또는 정공(hole)형태의 전자 전하 캐리어가 상기 실시예와 유사하게 상기 활성층(136)에 존재하고 있던 트랩으로 들어가며 그곳에 의해 보유되고 이로 인해 전체 메모리 디바이스(130)가 저저항 상태, 전도성 상태(프로그램된 상태)가 되어 유지하게 된다. 전압이 디바이스(230)에 전극(232)에서 전극(236)방향으로 인가되도록 전압을 고전위에서 저전위로 역인가하면,(즉 접지저압이 전극(232)로 인가되고 양전압 Ver2 을 전극(236)으로 인가하면) 전자 전하 캐리어는 활성층(234)을 떠나게 되고 이로 인해 전체 메모리 디바이스(230)는 고저항 상태(소거 상태)로 유지된다. 상기 실시예와 유사하게, 일정 상태에서 다른 상태로의 스위칭은 매우 빠르고, 각각 게이트 전압 Vg3, Vg4 를 사용하여 트랜지스터(240)는 저전력 동작을 보장하기 위해 디바이스(230)를 통해 흐르는 전류를 제한하도록 한다.
두 실시예에서, 활성층을 형성하는 공정 자체로 인해 활성층에 트랩이 형성 되게 한다. 활성층은 비도핑(undoping) 형성의 관점에서 도핑이 되지 않는다. 도펀트의 이용은 발명의 실행에 있어 필수적인 것이 아니다.
본원에서 메모리 디바이스가 저전력으로 일정 상태에서부터 다른 상태로 매우 빠르게 스위칭될 수 있음을 알수 있다. 이러한 방식을 이용하면, 메모리 디바이스는 장기간동안 안정적인 방식으로 선택된 상태를 유지할 수 있다.
발명의 실시예의 상술된 설명은 예시와 설명을 위해 제공되었다. 이는 발명의 모든 양상을 나타내는 것이 아니고 개시된 형태로만 발명을 제한하기 위한 것이 아니다. 다른 변환 또는 응용이 상술된 내용을 바탕으로 가능하다.
실시예는 발명의 원리를 위한 최적의 예시와 실용적인 응용를 제공하도록 선택 및 설명되어, 이에 따라 당업자가 특정 사용에 적합하도록 다양한 실시예나 다양한 변경의 형태로 발명을 응용할 수 있게 해준다. 법적으로 공정하게 해석된다면, 그러한 모든 변형 및 변경들은 청구범위에 의해 결정되는 본 발명의 범위 내에 속하게 된다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 메모리 디바이스(130)의 상태를 고저항 상태로부터 저저항 상태로 변환하는 방법에 있어서,
    상기 메모리 디바이스(130)는 제 1 전극(132), 제 2 전극(138), 상기 제 1 전극(132)과 상기 제 2 전극(138) 사이의 수동층(134) 및 상기 제 1 전극(132)과 상기 제 2 전극(138) 사이의 활성층(136)을 포함하고, 상기 방법은 전자 전하 캐리어를 상기 활성층(136)으로 이동하는 단계를 포함하며,
    상기 활성층(136)은 상기 수동층(134)의 산화에 의해 형성되며 그리고 상기 제 2 전극(138)은 상기 활성층(136)에 접하는 것을 특징으로 하는 메모리 디바이스 상태 변환 방법.
  10. 제 9 항에 있어서,
    상기 전자 전하 캐리어는 상기 활성층(136) 내의 트랩으로 이동되는 것을 특징으로 하는 메모리 디바이스의 상태 변환 방법.
  11. 제 9 항에 있어서,
    상기 메모리 디바이스(130)의 상태를 변환하는 동안에 상기 메모리 디바이스(130)를 통해 흐르는 전류를 제한하는 단계를 더 포함하는 것을 특징으로 하는 메모리 디바이스의 상태 변환 방법.
  12. 메모리 디바이스(130)의 상태를 저저항 상태로부터 고저항 상태로 변환하는 방법에 있어서, 상기 메모리 디바이스(130)는 제 1 전극(132), 제 2 전극(138), 상기 제 1 전극(132)과 상기 제 2 전극(138) 사이의 수동층(134) 및 상기 제 1 전극(132)과 상기 제 2 전극(138) 사이의 활성층(136)을 포함하고, 상기 방법은 전자 전하 캐리어를 상기 활성층(136)으로부터 이동하는 단계를 포함하며,
    상기 활성층(136)은 상기 수동층(134)의 산화에 의해 형성되며 그리고 상기 제 2 전극(138)은 상기 활성층(136)에 접하는 것을 특징으로 하는 메모리 디바이스 상태 변환 방법.
  13. 제 12 항에 있어서,
    상기 전자 전하 캐리어가 상기 활성층(136) 내의 트랩으로부터 이동되는 것을 특징으로 하는 메모리 디바이스의 상태 변환 방법.
  14. 제 12 항에 있어서,
    상기 메모리 디바이스(130)의 상태를 변환하는 동안에 상기 메모리 디바이스(130)을 통해 흐르는 전류를 제한하는 단계를 더 포함하는 것을 특징으로 하는 메모리 디바이스의 상태 변환 방법.
KR1020077027783A 2005-05-11 2006-04-26 개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스 KR100925255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/126,800 2005-05-11
US11/126,800 US20060256608A1 (en) 2005-05-11 2005-05-11 Resistive memory device with improved data retention and reduced power

Publications (2)

Publication Number Publication Date
KR20080009302A KR20080009302A (ko) 2008-01-28
KR100925255B1 true KR100925255B1 (ko) 2009-11-05

Family

ID=36658629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027783A KR100925255B1 (ko) 2005-05-11 2006-04-26 개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스

Country Status (7)

Country Link
US (1) US20060256608A1 (ko)
EP (1) EP1883930A1 (ko)
JP (1) JP4731601B2 (ko)
KR (1) KR100925255B1 (ko)
CN (1) CN101171643A (ko)
TW (1) TW200703621A (ko)
WO (1) WO2006124235A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830015B2 (en) * 2005-03-25 2010-11-09 Spansion Llc Memory device with improved data retention
US7286388B1 (en) * 2005-06-23 2007-10-23 Spansion Llc Resistive memory device with improved data retention
US8030637B2 (en) * 2006-08-25 2011-10-04 Qimonda Ag Memory element using reversible switching between SP2 and SP3 hybridized carbon
US7915603B2 (en) * 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
US20080102278A1 (en) 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
JP5092355B2 (ja) * 2006-10-31 2012-12-05 ソニー株式会社 記憶装置
US7646624B2 (en) 2006-10-31 2010-01-12 Spansion Llc Method of selecting operating characteristics of a resistive memory device
US8077495B2 (en) * 2006-12-05 2011-12-13 Spansion Llc Method of programming, erasing and repairing a memory device
US7599211B2 (en) * 2007-04-10 2009-10-06 Infineon Technologies Ag Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
US8018002B2 (en) 2009-06-24 2011-09-13 Globalfoundries Inc. Field effect resistor for ESD protection
CN102403044B (zh) * 2010-09-08 2014-10-15 北京大学 测试阻变随机访问存储器件的数据保持特性的方法
US20130160518A1 (en) * 2011-12-22 2013-06-27 Stmicroelectronics Asia Pacific Pte Ltd. Relative humidity sensor and method for calibration thereof
US8995167B1 (en) * 2013-02-01 2015-03-31 Adesto Technologies Corporation Reverse program and erase cycling algorithms
JP2013157627A (ja) * 2013-04-11 2013-08-15 Nec Corp スイッチ素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139673A (ja) * 1984-07-31 1986-02-25 Canon Inc マトリクス回路
JPH07263646A (ja) * 1994-03-25 1995-10-13 Mitsubishi Chem Corp 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路
KR100275107B1 (ko) * 1997-12-30 2000-12-15 김영환 강유전체메모리장치및그구동방법
JP2000068065A (ja) * 1998-08-13 2000-03-03 Tdk Corp 有機ｅｌ素子
US6720589B1 (en) * 1998-09-16 2004-04-13 Kabushiki Kaisha Toshiba Semiconductor device
AU1887000A (en) * 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
DE60130586T2 (de) * 2001-08-13 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale Speicherzelle
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6894338B2 (en) * 2002-01-11 2005-05-17 International Business Machines Corporation Rare earth metal oxide memory element based on charge storage and method for manufacturing same
US7038935B2 (en) * 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
JP2004281913A (ja) * 2003-03-18 2004-10-07 Sharp Corp 抵抗変化機能体およびその製造方法
EP1519489B1 (en) * 2003-09-23 2009-05-06 STMicroelectronics S.r.l. An improved field programmable gate array device
JP2005252068A (ja) * 2004-03-05 2005-09-15 Sony Corp 記憶装置
US7148144B1 (en) * 2004-09-13 2006-12-12 Spansion Llc Method of forming copper sulfide layer over substrate
JP4760058B2 (ja) * 2005-03-03 2011-08-31 ソニー株式会社 記憶素子及びメモリ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell

Also Published As

Publication number Publication date
EP1883930A1 (en) 2008-02-06
CN101171643A (zh) 2008-04-30
US20060256608A1 (en) 2006-11-16
WO2006124235A1 (en) 2006-11-23
KR20080009302A (ko) 2008-01-28
JP4731601B2 (ja) 2011-07-27
TW200703621A (en) 2007-01-16
JP2008541448A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
KR100925255B1 (ko) 개선된 데이터 보유특성 및 감소된 소비 전력을 가지는저항성 메모리 디바이스
US7307321B1 (en) Memory device with improved data retention
US7154769B2 (en) Memory device including barrier layer for improved switching speed and data retention
JP5176018B2 (ja) 可変抵抗特性を有するメモリ装置の制御
US7286388B1 (en) Resistive memory device with improved data retention
US6865117B2 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
JP5069858B2 (ja) カーボンナノチューブチャネルを用いたマルチビット不揮発性メモリ素子及びその動作方法
TWI420719B (zh) 使用由混合材料製成之主動層的記憶體元件
US20070007510A1 (en) Stackable memory device and organic transistor structure
TW200301896A (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US20070007585A1 (en) Memory device with improved data retention
US7968464B2 (en) Memory device with improved data retention
JP2005191542A (ja) 半導体記憶装置
US7564708B2 (en) Method of programming memory device
US7269050B2 (en) Method of programming a memory device
US8274073B2 (en) Memory device with improved switching speed and data retention
US7633129B1 (en) Memory devices with active and passive layers having multiple self-assembled sublayers
US7307280B1 (en) Memory devices with active and passive doped sol-gel layers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee