JPH1055690A - 電気的書込可能な不揮発性半導体記憶装置 - Google Patents

電気的書込可能な不揮発性半導体記憶装置

Info

Publication number
JPH1055690A
JPH1055690A JP20858396A JP20858396A JPH1055690A JP H1055690 A JPH1055690 A JP H1055690A JP 20858396 A JP20858396 A JP 20858396A JP 20858396 A JP20858396 A JP 20858396A JP H1055690 A JPH1055690 A JP H1055690A
Authority
JP
Japan
Prior art keywords
write
current
reference current
writing
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20858396A
Other languages
English (en)
Inventor
Toshiya Sato
敏哉 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20858396A priority Critical patent/JPH1055690A/ja
Priority to US08/908,673 priority patent/US5867427A/en
Priority to KR1019970038355A priority patent/KR19980018610A/ko
Publication of JPH1055690A publication Critical patent/JPH1055690A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5624—Concurrent multilevel programming and programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Abstract

(57)【要約】 【課題】 書込確認動作が不要でありながら、いかなる
しきい値への書込動作をも正確に行うことができる電気
的書込可能な不揮発性半導体記憶装置を提供する。 【解決手段】 書込動作時にセルトランジスタ１１１に
流れる書込電流Ｉ11を差動増幅回路１３９で検出し、Ｒ
ＥＦ選択回路１３８により選択されたＲＥＦ１３５、１
３６、１３７、のいずれかが発生する電流値と比較す
る。書込電流Ｉ11が、所定値に達すると点Ｂの電位がＬ
レベルとなり、点ＣにＨレベルが現れる。この結果、プ
リセット回路１１８がセットされその出力がＬレベルに
なり、点ＡはＬレベルになる。そして、トランジスタ１
１３がオフして書込動作が停止する。ＲＥＦ１３５、１
３６、１３７には、予めセルトランジスタ１１１のしき
い値電圧と書込電流Ｉ11との関係から求めた所定電流を
発生するように設定される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気的書込可能な
不揮発性半導体記憶装置に関し、特に書込動作における
セルトランジスタのしきい値電位の設定の高速化と正確
さを向上させた電気的書込可能な不揮発性半導体記憶装
置に関する。
【０００２】
【従来の技術】近年、データの書き換えが可能で、かつ
電源をおとしても書き込まれたデータを保持できるメモ
リとしてフラッシュメモリが注目されている。
【０００３】フラッシュメモリの書込動作には、チャン
ネルホットエレクトロン注入、またはファウラ・ノード
ハイム・トンネリングが用いられることが多い。いずれ
の方法も、書き込むべきアドレスのセルトランジスタの
しきい値電圧を所定の電位に設定し、その結果設定され
るセルトランジスタに流れる電流値によって読み出しデ
ータを決定するという点で共通している。そこで、以下
では、ホットエレクトロンの注入による方法について説
明する。
【０００４】図６にチャンネルホットエレクトロン注入
による書き込み動作を行うための回路の一例を示す。こ
の回路は、基本的には、書込時にセルトランジスタ６１
のドレインに書込電位を供給するための第１の電源回路
（電源１）６２と、ワード線の電位をモードに応じて設
定する第２の電源回路（電源２）６３と、セルトランジ
スタ６１に流れる電流値を検出しセルトランジスタのし
きい値電位に応じたデータを出力するセンスアンプ６４
と、センスアンプ６４の判定基準電流源を設定するリフ
ァレンス電流源６５と、この回路の動作を制御するシー
ケンサ６６と、セルトランジスタ６１のゲートに書込動
作時において書込電位を供給し、読み出し動作時に読み
出だし電位を供給するＰチャネルＭＯＳトランジスタ６
７とＮチャネルＭＯＳトランジスタ６８とからなるドラ
イバー回路、書込動作及び読みだし動作時においてセル
トランジスタ６１のドレインに選択的に書込電位及び読
み出し電位を供給するセレクトトランジスタ（Ｎチャネ
ルＭＯＳトランジスタ）６９と、セルトランジスタ６１
に書込電位を供給するか否かを実行するためのスイッチ
ング素子としてのＮチャネルＭＯＳトランジスタ７０
と、トランジスタ７０の制御を実行する書込制御回路７
１とによって構成されている。
【０００５】図６の回路の動作は、図７に示すフローチ
ャートに従って実施される。なお、このシーケンスの主
要な部分は、特公平１−４２０８０号公報に従来の技術
として開示されている。
【０００６】書込動作は、書込の対象となる（選択され
た）セルトランジスタのしきい値電位を変化させること
で行われる。そして、一度書込動作を実施したあと、所
望のしきい値電位に達したかどうかの判定が行われる。
所望のしきい値電位に達していない場合は、再度書込動
作を行い、確認動作を行う。それでも所望のしきい値電
位に達していない場合は、上記動作が繰り返される。但
し、書込動作の繰り返し回数が、予め設定された上限値
に達した場合は、書込は失敗する。
【０００７】具体的に説明すると、まず、ステップＳ７
１で、書き込むべきデータを入力する。次に、ステップ
Ｓ７２で、書き込み動作の繰り返し回数（リトライカウ
ンタ）Ｉをリセットする。次に、ステップＳ７３で、選
択セルに対して書き込み動作を実施する。
【０００８】書込動作時には、ワード線７２に、トラン
ジスタ６７、６８からなるドライバ回路から、選択的に
第２の電源回路からの供給電位が書込電位（例えば１２
Ｖ）として印加される。同時に、セルトランジスタ６１
のドレインには、トランジスタ７０、６９を介して、選
択的に書込電位（例えば６Ｖ）が印加される。この結
果、ホットエレクトロン注入により、セルトランジスタ
６１の浮遊ゲート中に電子が注入され、そのしきい値電
圧は上昇する。
【０００９】所定の書込動作が終了すると、次に、ステ
ップＳ７４で、書込動作を完了したセルトランジスタの
しきい値電圧が所定の電位に達しているかどうか判定す
る。即ち、第２の電源回路６３から供給する電位を書込
確認用電位（例えば７Ｖ）に設定し、書込対象となって
いるセルトランジスタ６１に印加する。そして、トラン
ジスタ７０をオフにして、センスアンプ６４を動作さ
せ、セルトランジスタ６１のドレインに読み出し電位を
印加して読み出し動作を実行する。図６の回路の場合、
書込動作は、セルトランジスタのしきい値電圧を上昇さ
せるので、書込動作によってセルトランジスタのしきい
値電圧が所定値に達しているかどうかは、セルトランジ
スタのゲートに前記書込確認電位を印加した状態で、セ
ルトランジスタ６１に電流が流れているか否かによって
判定される。
【００１０】判定の結果、セルトランジスタ６１のしき
い値電位が所定の電位に達したと判定された場合は、ス
テップＳ７５で、書込動作を終了する。
【００１１】しきい値電位が所定の電位に達していない
と判定された場合は、ステップＳ７６から７７に進み、
リトライカウンタＩをアップカウントして、再度、書込
動作をやり直す。
【００１２】ステップＳ７６で、リトライカウンタＩが
上限値に達していると判断されると、ステップＳ７８に
進み、書込不可能として書込動作を中断する。
【００１３】図８に、書込時間とセルトランジスタのし
きい値電圧との関係を示す。また、図９に書込動作に要
する総時間と、書込動作及び書込確認動作との関係を示
す。
【００１４】なお、以上のシーケンスはシーケンサ６６
により実行される。
【００１５】また、ファウラ・ノードハイム・トンネリ
ングを用いた書込動作においてもフローは同様であっ
て、ただ、書込動作時にファウラ・ノードハイム・トン
ネリングを引き起こさせる電位をセルトランジスタの各
接点に印加する点が異なる。
【００１６】また、近年、集積度の向上を目的として、
１個のセルトランジスタに多数のビットデータを保持さ
せるいわゆる多値型半導体記憶装置が考案されている
が、多値型半導体記憶装置の書込動作も、基本的には、
上記フラッシュメモリの場合と同じである。但し、しき
い値電圧の設定に精密さが要求されるので、フラッシュ
メモリに比べて頻繁に書込確認動作を行う必要がある点
で異なっている。
【００１７】図１０に、多値型不揮発性半導体記憶装置
おけるセルトランジスタのしきい値電位の分布を示す。
多値型不揮発性半導体記憶装置おける書込動作において
も、例えば、ホットエレクトロン注入の場合は、書込時
にしきい値電位を上昇させることが一般的である。この
場合、設定したいしきい値電位を越える書込動作を行っ
てしまうと、誤書込になってしまうので、一度に書込動
作を完了させることはせずに、少しずつ書込動作と書込
確認動作とを繰り返し、セルトランジスタのしきい値を
調整することが行われる。
【００１８】
【発明が解決しようとする課題】従来の電気的書込可能
な不揮発性半導体装置は、実質的な書込が完了するまで
に要する時間を最小にすることと、所望のしきい値に正
確に設定することとを、両立させることが困難であると
いう問題点がある。
【００１９】即ち、従来の書込動作においては、書込動
作を行った後、書込確認動作を実施しなければならず、
しきい値を正確に設定しようとすればするほど、書込動
作と書込確認動作とを繰り返さなければならず（図９参
照）、実質的な書込完了までの時間が長大になってしま
う。また、実質的な書込時間を短くするには、書込確認
動作の回数を減らさなけばならないが、そうすると設定
すべきしきい値に対して誤差が大きくなり過ぎるという
問題が生じる。
【００２０】上記問題点は、多値型の電気的書込可能な
不揮発性半導体記憶装置では、より顕著になる。つま
り、この不揮発性半導体記憶装置では、設定したいしき
い値電位を追い越した書込動作を行ってしまうと、誤書
込になってしまうので、しきい値電位の精度の要求が高
いこと、セルトランジスタのしきい値電圧によって書込
スピードが変化すること（図８参照）で、弱い書込動作
と書込確認動作を頻繁に繰り返す必要があり、書込確認
に要する時間の、実質的な書込時間に占める割合が大き
くなり過ぎてしまう。特に１個のセルトランジスタに取
り込むビット数が増えれば増えるほど、この傾向は顕著
となり、多値型の電気的書込可能な不揮発性半導体記憶
装置の性能を著しく低下させる。
【００２１】本発明は、書込確認動作が不要でありなが
ら、いかなるしきい値への書込動作をも正確に行うこと
ができる電気的書込可能な不揮発性半導体記憶装置を提
供することを目的とする。
【００２２】
【課題を解決するための手段】本発明によれば、メモリ
セルトランジスタを有する電気的書込可能な不揮発性半
導体記憶装置において、書込動作時に前記メモリセルト
ランジスタに書込電流を供給する電流供給手段と、前記
書込電流を検出して所定値に達したときに検出信号を出
力する書込電流検出手段と、前記検出信号を受けて書込
動作を停止する書込動作停止手段とを設けたことを特徴
とする電気的書込可能な不揮発性半導体記憶装置が得ら
れる。
【００２３】また、本発明によれば、書込電流検出手段
が、基準電流を発生する基準電流生成手段と、前記書込
電流と前記基準電流とを比較する差動増幅手段とを有
し、前記書込電流と前記基準電流とを比較して前記検出
信号を出力するようにしたことを特徴とする電気的書込
可能な不揮発性半導体記憶装置が得られる。
【００２４】ここで、前記基準電流生成手段が発生する
前記基準電流の値を任意の値に設定できるようにしても
よい。
【００２５】また、本発明によれば、前記書込電流検出
手段が、それぞれ異なる基準電流を発生する複数の基準
電流生成手段と、該複数の基準電流生成手段のうちの１
つを選択する選択手段と、該選択手段により選択された
前記基準電流生成手段が発生する基準電流と前記書込電
流とを比較する差動増幅手段とを有し、前記書込電流と
前記基準電流とを比較して前記検出信号を出力するよう
にしたことを特徴とする電気的書込可能な不揮発性半導
体記憶装置が得られる。
【００２６】この場合も、前記複数の基準電流生成手段
が発生する前記基準電流の値を各々任意の値に設定でき
るようにしてもよい。
【００２７】
【作用】書込動作を実施しながらメモリセルトランジス
タに流れる電流を検知し、所定の電流量に達した時点で
書込動作を停止する。設定しようとするしきい値電圧
と、書込動作時にメモリセルトランジスタに流れる電流
との関係は、予め調べておく。これにより、読み出し動
作によるしきい値電圧確認動作が必要なくなり、所望の
しきい値電圧を短時間かつ正確に設定できる。
【００２８】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
【００２９】図１に本発明の第１の実施の形態を示す。
図１の多値型電気的書込可能な不揮発性半導体記憶装置
は、ホットエレクトロン注入により書込を行う構成にな
っている。
【００３０】この不揮発性半導体記憶装置は、メモリセ
ルトランジスタ１１１と、メモリセルトランジスタ１１
１と第１の電源端子１１２との間に接続されたＮチャネ
ルＭＯＳトランジスタ１１３及び１１４と、ＮＡＮＤ回
路１１５、１１６、１１７からなるラッチ回路１１８
と、第２の電源端子１１９に接続され、ＰチャネルＭＯ
Ｓトランジスタ１２０、１２１とＮチャネルＭＯＳトラ
ンジスタ１２２、１２３とインバータ１２４とからなる
レベルシフタ１２５と、第３の電源端子１２６に接続さ
れ、ＰチャネルＭＯＳトランジスタ１２７及びＮチャネ
ルＭＯＳトランジスタ１２８からなるドライバ回路１２
９と、ＰチャネルＭＯＳトランジスタ１３０、１３１と
ＮチャネルＭＯＳトランジスタ１３２、１３３、１３４
と第１乃至第３のリファレンス電流源（ＲＥＦ）１３
５、１３６、１３７とリファレンス電流源選択回路１３
８にトランジスタ１１４を加えて構成された差動増幅回
路１３９と、ＰチャネルＭＯＳトランジスタ１４０、１
４１とＮチャネルＭＯＳトランジスタ１４２、１４３か
らなる差動増幅回路１４４を有している。
【００３１】ラッチ回路１１８は、Ｌレベルのプリセッ
ト信号（ＰＳＴ）が入力されるとリセットされる。ラッ
チ回路１１８がリセット状態のとき、レベルシフタ回路
１２５は、電源端子１１９に供給される電位をレベルシ
フトして、点Ａを、セルトランジスタ１１１のドレイン
電位をクランプするに必要な電位に設定する。この時、
書込制御信号（ＡＣＴ）としてＨレベルが、トランジス
タ１１４に入力されると電源端子１１２に供給される書
込電位がセルトランジスタ１１１のドレインに印加され
る。
【００３２】なお、後述するように、ラッチ回路１１８
は、セルトランジスタ１１１に対する書込電流が所定の
電流値よりも小さくなった場合にセットされる。この場
合、点Ａの電位はＬレベルとなるので、書込制御信号
（ＡＣＴ）が例えＨレベルであっても、書込動作は停止
する。
【００３３】また、セルトランジスタ１１１に対して書
込動作を行うには、ワード線選択信号（ＢＷ）の入力に
よって、ワード線Ｗにドライバ回路１２９から所定の電
位が与えられている必要がある。即ち、ワード線Ｗに所
定の電位が与えられ、ドレインに上述した書込電位が印
加されると、セルトランジスタ１１１に対して、ホット
エレクトロン注入による書込動作が実施される。
【００３４】差動増幅回路１３９は、書込動作時に、セ
ルトランジスタ１１１に流れる電流Ｉ11の変化を検出
し、その変化に応じて点Ｂの電位を変化させる。ここ
で、第１乃至第３のリファレンス電流源１３５、１３
６、１３７は、それぞれ異なる電流値を発生する。この
電流値は、セルトラジンスタに設定したいしきい値にそ
れぞれ対応するように設定されている。そして、リファ
レンス電流源選択回路１３８によって選択された１つの
リファレンス電流源からん電流と、書込動作によって減
少する電流Ｉ11（実際には電流Ｉ12）とを比較し、電流
Ｉ11が所定の電流値に達したならば、点Ｂの電位をＬレ
ベルに変化させる。
【００３５】差動増幅回路１４４は、ＶＲの供給を受
け、Ｂ点の電位の微小振幅を増幅する。簡単にいえば、
差動増幅回路１４４は、点ＢがＬレベルに変化したこと
を受けて、点Ｃの電位をＨレベルに固定する。なお、こ
の差動増幅回路１４４は、所定の要件を満たすものであ
れば、インバータ等で置き換えることもできる。
【００３６】差動増幅回路１４４によって、点Ｃの電位
がＨレベルに固定されると、ラッチ回路１１８はセット
され、レベルシフタ回路１２５は、点ＢをＬレベルに変
化させる。その結果、電源端子１１２の電位は、セルト
ランジスタ１１１のドレインに供給されず、書込制御信
号（ＡＣＴ）の電位によらず、書込動作は停止する。
【００３７】以下、この不揮発性半導体記憶装置の書込
動作について詳細に説明する。
【００３８】この装置における書込動作の制御は、書込
動作の実施によりセルトランジスタの閾値が変化して、
その結果、セルトランジスタに流れる電流値が変化する
ことを利用する。即ち、書込動作を実施しながら、同時
に、書込動作の際にセルトランジスタに流れる電流を測
定し、その電流測定値が所定の値に達するか否かにより
書込動作を継続するか、停止するかを決定する。従っ
て、書込動作とは別に書込確認動作を行う必要がなく、
実質的な書込完了までの時間を最適化（短縮）できる。
【００３９】図１の装置における具体的な書込動作は、
以下の通りである。なお、各部の電位の変化を図２に示
しておく。
【００４０】図１の不揮発性半導体記憶装置は、多値型
の電気的書込を実現する装置なので、まず、書込データ
に従って、所望のしきい値電圧を設定する。このしきい
値電圧の設定は、３つのリファレンス電流源のうちの１
つを選択し、書込完了の判定電流源とすることにより行
われる。そして、書込動作に入る前は、書込制御信号
（ＡＣＴ）及びプリセット信号（ＰＳＴ）をＬレベルと
して、プリセット状態にしておく。この結果、点Ａに
は、レベルシフタ回路１２５を介して電源端子１１９か
らの書込設定電位が印加される。それから、ワード線選
択信号（ＢＷ）をＬレベルにして、ワード線Ｗに書込電
位（例えば１２Ｖ）を印加する。こうして、書込制御信
号（ＡＣＴ）をＨレベルにすれば、即、書込動作に入れ
る状態になる。
【００４１】上記準備が完了した後、書込制御信号（Ａ
ＣＴ）をＨレベルにして書込動作を開始する。書込動作
が開始されると、セルトランジスタ１１１には、多量の
書込電流Ｉ11が流れる。これに伴い電流Ｉ12も流れ、点
Ｂの電位を上昇してトランジスタ１４２がオンし、点Ｃ
の電位はＬレベルになる。この時点から、プリセット信
号（ＰＳＴ）をＨレベルにして、ラッチ回路１１８をア
クティブにする。
【００４２】セルトランジスタ１１１では、書込が進む
につれそのしきい値が上昇する。そして、しきい値電圧
の上昇に伴って、書込電流Ｉ11は減少する。その結果、
リファレンス電流源からのリファレンス電流との比較に
より、点Ｂの電位が低くなり、トランジスタ１４２がオ
フして点Ｃの電位はＨレベルになる。この結果、プリセ
ット回路１１８はセットされ、レベルシフタ回路１２５
は、点Ａの電位をＬレベルにする。これにより、トラン
ジスタ１１３はオフし、書込動作は停止する。
【００４３】以上のようにして、書込確認動作のシーケ
ンスを特に設けることなく書込動作のみで、セルトラン
ジスタ１１１のしきい値を最適な値に設定することが可
能になり、書込時間の最適化と、正確なしきい値電位の
設定の両立が可能になる。
【００４４】次に図３及び図４を参照して、本発明の第
２の実施の形態について説明する。図３に示す多値型電
気的書込可能な不揮発性半導体記憶装置は、ファウラ・
ノードハイム・トンネリングにより書込を行う構成を採
用している。ここで、図１と同一のものには同一番号を
付してある。
【００４５】ラッチ回路１１８は、第１の実施の形態と
同様、Ｌレベルのプリセット信号によりリセットされ、
点Ｄの電位をＨレベルに固定する。また、ラッチ回路１
１８は、差動増幅回路１４４からのＨレベル信号により
セットされる。
【００４６】トランジスタ１１４は、Ｈレベルの第１の
書込制御信号（ＡＣＴ）により、オンして、セルトラン
ジスタ１１１のドレインに、電源端子１１２から、ファ
ウラ・ノードハイム・トンネリングによる書込を妨げな
い程度の読み出し電位を印加する。
【００４７】ワードデコーダ３１７は、ラッチ回路１１
８がリセット状態にあるとき、第２の書込制御信号（Ｘ
ＡＣＴ）とワード線選択信号（Ａ０，Ａ１）とによりワ
ード線Ｗに、電源端子３１７からの書込電位を与える。
ラッチ回路１１８がセットされると、第２の書込制御信
号（ＸＡＣＴ）のレベルにかかわらず、ワード線ＷをＬ
レベルにする。
【００４８】差動増幅回路１３９は、第１の実施の形態
と同様に、書込動作時にセルトランジスタ１１１に流れ
る書込電流Ｉ31の変化に応じて点Ｅの電位を変化させ
る。もちろん、点Ｅの電位の変化は、リファレンス電流
源１３５、１３６、及び１３７に予め設定された電流値
に依存する。即ち、リファレンス電流源選択回路１３８
により選択されたリファレンス電流源の電流値と、書込
電流Ｉ31（電流Ｉ32）との比較に基づき、書込電流Ｉ31
が所定値に達したならば、点ＦをＬレベルにする。
【００４９】差動増幅回路１４４は、点Ｅの電位に応じ
て点Ｆの電位を変化させる。即ち、点ＥがＬレベルにな
ると、点ＦをＨレベルに固定して、ラッチ回路１１８を
セットする。もちろん第１の実施の形態の場合と同様、
インバータで構成することも可能である。
【００５０】差動増幅回路１４４が、点ＦをＨレベルに
固定すると、ラッチ回路１１８はセットされ、その出力
はＬレベルになる。その結果、ワード線Ｗの電位がＬレ
ベルとなり、書込動作は停止する。
【００５１】以下、この装置の動作について図４をも参
照して説明する。
【００５２】この装置も、第１の実施の形態と同様、多
値型の電気的書込を実施する不揮発性半導体記憶装置で
あるので、まず、書込データに従い、所望のしきい値電
圧に対応するリファレンス電流源を選択する。
【００５３】次に、書込動作に入る前に、第１及び第２
の書込制御信号（ＡＣＴ，ＸＡＣＴ）とプリセット信号
（ＰＳＴ）をＬレベルにし、プリセット状態にする。次
に、ワード線選択信号（Ａ０，Ａ１）をＨレベルにして
から、第２の書込制御信号（ＸＡＣＴ）をＨレベルにし
て、ワード線Ｗに、電源端子３１８からの書込電位（例
えば１８Ｖ）を印加する。さらに、第１の書込制御信号
（ＡＣＴ）をＨレベルにすることにより、書込動作が開
始される。
【００５４】書込開始直後は、書込電流Ｉ31が多量に流
れる。従って、点Ｅの電位は、Ｈレベルであり、点Ｆの
電位はＬレベルとなる。この直後、プリセット信号をＨ
レベルにして、ラッチ回路１１８をアクティブにする。
【００５５】書込が進み、セルトランジスタ１１１のし
きい値電圧が上昇すると、書込電流Ｉ31は次第に減少す
る。そして、リファレンス電流との比較結果である、点
１Ｅの電位は低下し、トランジスタ１４２をオフする。
これにより、点ＦはＨレベルとなり、ラッチ回路１１８
をセットする。ラッチ回路１１８の出力がＬレベルにな
ると、ワードデコーダ３１７の出力はＬレベルになるの
で、書込動作は停止する。
【００５６】図５に従来の装置の書込時間と、本発明の
書込時間との違いを示す。
【００５７】このように、本実施の形態によれば、ファ
ウラ・ノードハイム・トンネリングによる書込において
も、特に書込動作のシーケンスを設けなくても、書込動
作だけで、書込時間の最適化と、正確なしきい値電位の
設定の両立が可能である。
【００５８】なお、上記実施に形態では、書込動作によ
りしきい値電圧が上昇するセルトランジスタを有する半
導体記憶装置について説明したが、書込動作によりしき
い値電圧が下降するセルトランジスタを有する半導体記
憶装置についても、書込電流を検出することで、同様の
制御が可能である。
【００５９】
【発明の効果】以上説明したように、本発明は、書込動
作時にメモリセルトランジスタに流れる書込電流を検出
して、この書込電流が所定の値になった時点で書込動作
を停止させるようにしたので、書込確認動作が不要とな
る。
【００６０】また、予め、しきい値電圧と書込電流との
関係を正確に求めておくことにより、セルトランジスタ
の閾値を正確に設定することができる。
【００６１】よって、特に精密な書込制御を必要とする
多値型半導体記憶装置において、設定したい閾値電圧屁
の正確な書込と、書込時間の大幅な短縮の両立が可能で
ある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図であ
る。
【図２】図１の回路における各点の電位変化を示すグラ
フである。
【図３】本発明の第２の実施の形態を示す回路図であ
る。
【図４】図３の回路における各点の電位変化を示すグラ
フである。
【図５】従来の装置と本発明の第２の実施の形態の書込
時間を示す図である。
【図６】従来の不揮発性半導体記憶装置のブロック図で
ある。
【図７】図６の不揮発性半導体記憶装置の書込動作を説
明するためのフローチャートである。
【図８】書込時間とセルトランジスタのしきい値電圧と
の関係を示すグラフである。
【図９】従来の書込動作に要する時間を説明するための
図である。
【図１０】多値型不揮発性半導体記憶装置のセルトラン
ジスタの閾値分布を示す図である。
【符号の説明】
１１１ メモリセルトランジスタ １１２ 電源端子 １１３，１１４ ＮチャネルＭＯＳトランジスタ １１５，１１６，１１７ ＮＡＮＤ回路 １１８ ラッチ回路 １１９ 第２の電源端子 １２０，１２１ ＰチャネルＭＯＳトランジスタ １２２，１２３ ＮチャネルＭＯＳトランジスタ １２４ インバータ １２５ レベルシフタ １２６ 第３の電源端子 １２７ ＰチャネルＭＯＳトランジスタ １２８ ＮチャネルＭＯＳトランジスタ １２９ ドライバ回路 １３０，１３１ ＰチャネルＭＯＳトランジスタ １３２，１３３，１３４ ＮチャネルＭＯＳトラン
ジスタ １３５，１３６，１３７ リファレンス電流源（Ｒ
ＥＦ） １３８ リファレンス電流源選択回路 １３９ 差動増幅回路 １４０，１４１ ＰチャネルＭＯＳトランジスタ １４２，１４３ ＮチャネルＭＯＳトランジスタ １４４ 差動増幅回路 ３１１ ＮＡＮＤ回路 ３１２ インバータ ３１３ ＮチャネルＭＯＳトランジスタ ３１４，３１５ ＰチャネルＭＯＳトランジスタ ３１６ ＮチャネルＭＯＳトランジスタ ３１７ ワードデコーダ ６１ セルトランジスタ ６２ 第１の電源回路（電源１） ６３ 第２の電源回路（電源２） ６４ センスアンプ ６５ リファレンス電流源 ６６ シーケンサ ６７ ＰチャネルＭＯＳトランジスタ ６８ ＮチャネルＭＯＳトランジスタ ６９ セレクトトランジスタ（ＮチャネルＭＯＳト
ランジスタ） ７０ ＮチャネルＭＯＳトランジスタ ７１ 書込制御回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 メモリセルトランジスタを有する電気的
    書込可能な不揮発性半導体記憶装置において、書込動作
    時に前記メモリセルトランジスタに書込電流を供給する
    電流供給手段と、前記書込電流を検出して所定値に達し
    たときに検出信号を出力する書込電流検出手段と、前記
    検出信号を受けて書込動作を停止する書込動作停止手段
    とを設けたことを特徴とする電気的書込可能な不揮発性
    半導体記憶装置。
  2. 【請求項２】 前記書込電流検出手段が、基準電流を発
    生する基準電流生成手段と、前記書込電流と前記基準電
    流とを比較する差動増幅手段とを有し、前記書込電流と
    前記基準電流とを比較して前記検出信号を出力するよう
    にしたことを特徴とする請求項１の電気的書込可能な不
    揮発性半導体記憶装置。
  3. 【請求項３】 前記基準電流生成手段が発生する前記基
    準電流の値を任意の値に設定できるようにしたことを特
    徴とする請求項２の電気的書込可能な不揮発性半導体記
    憶装置。
  4. 【請求項４】 前記書込電流検出手段が、それぞれ異な
    る基準電流を発生する複数の基準電流生成手段と、該複
    数の基準電流生成手段のうちの１つを選択する選択手段
    と、該選択手段により選択された前記基準電流生成手段
    が発生する基準電流と前記書込電流とを比較する差動増
    幅手段とを有し、前記書込電流と前記基準電流とを比較
    して前記検出信号を出力するようにしたことを特徴とす
    る請求項１の電気的書込可能な不揮発性半導体記憶装
    置。
  5. 【請求項５】 前記複数の基準電流生成手段が発生する
    前記基準電流の値を各々任意の値に設定できるようにし
    たことを特徴とする請求項４の電気的書込可能な不揮発
    性半導体記憶装置。
  6. 【請求項６】 前記メモリセルトランジスタに２種類以
    上のしきい値を設定するようにしたことを特徴とする請
    求項１、２、３、４、または５の電気的書込可能な不揮
    発性半導体記憶装置。
JP20858396A 1996-08-07 1996-08-07 電気的書込可能な不揮発性半導体記憶装置 Pending JPH1055690A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20858396A JPH1055690A (ja) 1996-08-07 1996-08-07 電気的書込可能な不揮発性半導体記憶装置
US08/908,673 US5867427A (en) 1996-08-07 1997-08-07 Electrically writable nonvolatile semiconductor memory device
KR1019970038355A KR19980018610A (ko) 1996-08-07 1997-08-07 전기식으로 기입가능한 비휘발성 반도체 기억 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20858396A JPH1055690A (ja) 1996-08-07 1996-08-07 電気的書込可能な不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH1055690A true JPH1055690A (ja) 1998-02-24

Family

ID=16558596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20858396A Pending JPH1055690A (ja) 1996-08-07 1996-08-07 電気的書込可能な不揮発性半導体記憶装置

Country Status (3)

Country Link
US (1) US5867427A (ja)
JP (1) JPH1055690A (ja)
KR (1) KR19980018610A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1079394A1 (en) * 1998-04-17 2001-02-28 Kabushiki Kaisha Ultraclean Technology Research Institute Semiconductor memory
JP2008251149A (ja) * 2007-03-29 2008-10-16 Flashsilicon Inc 自己適応型及び自己調整型多レベル不揮発性メモリ
JP2009016858A (ja) * 2008-08-22 2009-01-22 Pegre Semiconductors Llc 半導体記憶装置及びその書き込み方法ならびに書き込み方法が記憶された記憶媒体
US7978531B2 (en) 2001-04-27 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory, verify method therefor, and semiconductor device using the nonvolatile memory

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344313B2 (ja) * 1998-03-25 2002-11-11 日本電気株式会社 不揮発性半導体メモリ装置
DE69927967T2 (de) * 1999-08-03 2006-07-27 Stmicroelectronics S.R.L., Agrate Brianza Programmierungverfahren eines nichtflüchtigen Multibit Speichers durch Regelung der Gatespannung
US6185130B1 (en) * 1999-10-18 2001-02-06 Advanced Micro Devices, Inc. Programmable current source
US6498757B2 (en) * 2000-11-23 2002-12-24 Macronix International Co., Ltd. Structure to inspect high/low of memory cell threshold voltage using current mode sense amplifier
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
JP2007234161A (ja) * 2006-03-02 2007-09-13 Fujitsu Ltd 半導体記憶装置
US7474563B2 (en) * 2006-11-28 2009-01-06 Macronix International Co., Ltd. Flash memory, program circuit and program method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62185298A (ja) * 1986-02-10 1987-08-13 Nec Corp 不揮発性半導体記憶装置及びその駆動方法
JPS6442080A (en) * 1987-08-07 1989-02-14 Sharp Kk Disk reproducing device
JP2586722B2 (ja) * 1990-10-11 1997-03-05 日本電気株式会社 半導体記憶装置
JPH05151787A (ja) * 1991-09-24 1993-06-18 Nec Ic Microcomput Syst Ltd 半導体メモリの書き込み制御回路
US5272674A (en) * 1992-09-21 1993-12-21 Atmel Corporation High speed memory sense amplifier with noise reduction
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1079394A1 (en) * 1998-04-17 2001-02-28 Kabushiki Kaisha Ultraclean Technology Research Institute Semiconductor memory
EP1079394A4 (en) * 1998-04-17 2001-07-11 Ultraclean Technology Res Inst SEMICONDUCTOR MEMORY
US7978531B2 (en) 2001-04-27 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory, verify method therefor, and semiconductor device using the nonvolatile memory
JP2008251149A (ja) * 2007-03-29 2008-10-16 Flashsilicon Inc 自己適応型及び自己調整型多レベル不揮発性メモリ
JP2009016858A (ja) * 2008-08-22 2009-01-22 Pegre Semiconductors Llc 半導体記憶装置及びその書き込み方法ならびに書き込み方法が記憶された記憶媒体

Also Published As

Publication number Publication date
US5867427A (en) 1999-02-02
KR19980018610A (ko) 1998-06-05

Similar Documents

Publication Publication Date Title
USRE44350E1 (en) Nonvolatile semiconductor memory including multi-threshold voltage memory cells including voltage ranges indicating either an erase state or a two or more program state
US6031760A (en) Semiconductor memory device and method of programming the same
JP3822411B2 (ja) 半導体記憶装置
US6525960B2 (en) Nonvolatile semiconductor memory device including correction of erratic memory cell data
US6826116B2 (en) Semiconductor memory device including page latch circuit
EP0753859B1 (en) Method for setting the threshold voltage of a reference memory cell
KR910003388B1 (ko) 반도체 메모리
JP3344313B2 (ja) 不揮発性半導体メモリ装置
JP2009170098A (ja) プログラム検証動作の実施方法、消去検証動作の実施方法、および検出時間制御回路
JPH1055690A (ja) 電気的書込可能な不揮発性半導体記憶装置
US7564714B2 (en) Flash memory device and method of controlling program voltage
JP3404712B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JPH0132600B2 (ja)
KR20030019854A (ko) 메모리 셀 트랜지스터의 임계값 편차의 영향을 억제할 수있는 비휘발성 반도체 기억 장치
US5237530A (en) Frasable non-volatile semiconductor memory device having read/write test function
KR19980018548A (ko) 비휘발성 메모리
JPH07153287A (ja) 不揮発性半導体記憶装置
US6487115B1 (en) Non-volatile semiconductor memory device with writing sequence enabling early-stage judgement of writing
JP3862092B2 (ja) 不揮発性記憶装置
KR100660535B1 (ko) 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치
KR100319626B1 (ko) 플래시 메모리의 읽기 기준셀 문턱전압 조정회로
KR100301243B1 (ko) 플래쉬메모리의소거방법
KR101035580B1 (ko) 플래시 메모리 장치의 기준 셀 트리밍 방법
JPH06124595A (ja) フラッシュ・メモリ
JP2000113687A (ja) ベリファイ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000705