KR100301243B1 - 플래쉬메모리의소거방법 - Google Patents

플래쉬메모리의소거방법 Download PDF

Info

Publication number
KR100301243B1
KR100301243B1 KR1019940039474A KR19940039474A KR100301243B1 KR 100301243 B1 KR100301243 B1 KR 100301243B1 KR 1019940039474 A KR1019940039474 A KR 1019940039474A KR 19940039474 A KR19940039474 A KR 19940039474A KR 100301243 B1 KR100301243 B1 KR 100301243B1
Authority
KR
South Korea
Prior art keywords
cells
program
byte
sector
threshold voltage
Prior art date
Application number
KR1019940039474A
Other languages
English (en)
Other versions
KR960025794A (ko
Inventor
심현수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940039474A priority Critical patent/KR100301243B1/ko
Publication of KR960025794A publication Critical patent/KR960025794A/ko
Application granted granted Critical
Publication of KR100301243B1 publication Critical patent/KR100301243B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing

Abstract

본 발명은 플래쉬 메모리 장치의 소거방법에 관한 것으로써 , 바이트(Byte) 및 워드라인(Word Lille)단위로 프로그램을 실시하기 전에 프로그램 모드확인을 시행하여 충분히 프로그램 되지 않은 메모리 셀에만 프로그램을 실시한 후 다시 프로그램 모드확인을 시행하여 프로그램이 완료될 때까지 프로그램을 시행하고, 섹터(Sector) 및 블록(Block)의 소거 모드(Erase Mode) 시 오버이레이즈(Over Erase) 현상을 방지하도록 함으로써 제품의 진뢰성 향상과 동작 특성을 개선시키도록한 플래쉬 메모리 장치의 소거 방법에 관한 것이다.

Description

플래쉬 메모리의 소거방법
첨부된 도면은 본 발명에 따른 플래쉬 메모리 장치의 소거방법을 설명하기 위한 플로우 챠트도.
본 발명은 플래쉬 메모리 장치의 소거(Erase) 방법에 관한 것으로써 , 특히 바이트(Byte) 및 워드라인(Word Line) 단위로 프로그램을 실시하기 전에 프로그램 모드확인을 시행하여 충분히 프로그램 되지 않은 메모리 셀에만 프로그램을 재실시한 후 다시 프로그램 모드확인을 시행하여 프로그램이 완료될 때까지 프로그램을 실시하고, 섹터(Sector) 및 블록(Block)의 소거 모드(Erase Mede)시 오버이레이즈(Over Erase) 현상을 방지하도록 한 플래쉬 메모리 장치의 소거 방법에 관한 것이다.
일반적으로 스택 메모리 셀(Stack Memory Cell)을 이용하는 플래쉬 메모리 장치의 소거 모드 알고리즘에서는 임의의 섹터 및 블록에 맞는 모든 메모리 셀을 프로그램 함으로써 프로그램을 시행하기 이전에 이미 프로그램 되어 있는 메모리 셀은 오버 프로그램(Over Program)되므로 셀(Cell)의 신뢰성이 저하되는 문제점이 있다. 또는 섹터 및 블록내의 모든 메모리 셀을 소거(Erase)해 나갈 때 일부 오버 프로그램된 셀을 소거모드 상태로 만들기 위해 소거시킬 때 다른 메모리 셀들은 오버이레이즈가 되므로 이로 인하여 동작 특성이 떨어지는 문제점과 셀의 신뢰성이 저하되는 단점이 있다.
따라서, 본 발명은 바이트(Byte) 및 워드라인(Word Line) 단위로 프로그램을 실시하기 전에 프로그램 모드확인을 시행하여 충분히 프로그램 되지 않은 메모리 셀에만 프로그램을 재실시한 후 다시 프로그램 모드확인을 시행하여 프로그램이 완료될 때까지 프로그램을 시행하고, 섹터(Sector) 및 블록(Block)의 소거모드(Erase Mode)시 오버이레이즈(Over Erase) 현상을 방지하도록 함으로써 상기한 단점을 해소할 수 있는 플래쉬 메모리 장치의 소거 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 바이트 단위로 셀들의 문턱 전압을 측정하여 프로그램 상태를 확인하는 제 1 단계와, 상기 셀들 중에서 문턱 전압이 목표 문턱 전압을 만족하지 않는 셀이 있을 경우 목표 문턱 전압을 만족시키기 위하여 상기 셀에 대해 선택적으로 프로그램을 재실시한 후 다시 프로그램 상태를 확인하는 제 2 단계와, 상기 바이트 내의 모든 셀들의 문턱 전압이 목표 문턱 전압을 만족하여 균일한 문턱 전압으로 충분히 프로그램 완료되면 다음 바이트의 셀들을 선택하여 상기 제 1 및 제 2 단계와 동일한 방법으로 프로그램을 실시하는 제 3 단계와, 모든 바이트의 셀들에 대한 프로그램이 완료되면 섹터내의 셀들을 소거시키는 제 4 단계와, 상기 섹터내의 셀들에 대해 소거모드확인을 시행하는 제 5 단계와, 상기 제 5 단계에서 충분히 소거되지 않는 셀이 있을 경우 그 메모리 셀에 대해 선택적으로 소거를 재실시하고, 다시 소거모드를 확인하는 제 6 단계와, 상기 섹터내의 메모리 셀들이 충분히 소거된 상태로 되면 소거동작이 종료되도록 하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 플래쉬 메모리 장치의 소거방법을 설명하기 위한 플로우 챠트도로써, 그 동작을 설명하면 다음과 같다.
일반적으로 플래쉬 메모리 셀의 소거 동작을 실시하기 전에 바이트 또는 워드 라인 단위로 셀의 문턱 전압 특성을 균일하게 하기 위하여 프로그램을 실시한다. 이렇게, 소거 동작 전에 실시되는 프로그램 동작을 프리프로그램이라 하며, 이하에서 기재되는 프로그램 동작도 프리프로그램에 해당된다.
시작신호로부터 단계(101)에서는 프로그램이 실시된 첫 번째 바이트의 프로그램 모드 확인을 시행하여 셀의 문턱 전압이 목표 문턱 전압값을 허용 오차범위 안에서 만족할 수 있도록 적절하게 조절되었는지를 검증한다.
이러한 검증 단계에서는 워드 라인(셀의 콘트롤 게이트 단자)과 비트 라인(셀의 드레인 단자)에 소정의 전압이 인가되고, 각각의 셀을 따로따로 지정하기 위하여 어드레스 발생 수단에서 어드레스 신호가 생성된다. 어드레스 신호에 의해 셀이 독립적으로 선택되고, 선택된 셀에 흐르는 드레인 전류를 센싱하여 셀의 문턱 전압이 목표 문턱 전압을 만족하는지 여부를 판단한다. 이때, 목표 문턱 전압을 만족하는지 여부를 판단하는 검증 수단으로는 센스 앰프를 사용할 수 있다. 센스 앰프의 게 1 입력 단자에는 목표 문턱 전압에 대응하는 기준 전압이 인가되고, 제 2 입력 단자에는 선택된 셀의 드레인 전류 및 부하 저항에 의해 생성된 전압이 인가되어 두 전압을 비교한다. 센스 앰프는 입력된 두 전압을 비교하여 출력 신호를 설정하고, 출력 신호에 따라 셀의 프로그램 재실시가 결정된다. 이때, 첫 번째 바이트 내의 메모리 셀 중 일부가 프로그램 되지 않은 상태이면 단계(102)의 진행하게 된다.
상기 단계(102)에서는 첫 번째 바이트 내의 메모리 셀 중 프로그램 되지 않은 메모리 셀에 대해 선택적으로 프로그램을 재시행한 후 상기 단계(101)로 복귀하여 다시 첫 번째 바이트의 프로그램 모드 확인을 시행하게 된다. 이때, 첫 번째 바이트 내의 모든 메모리 셀이 프로그램이 완료된 상태이면 단계(103)로 진행하게 된다.
상기 단계(103)에서는 두 번째 바이트의 프로그램 모드확인을 시행하게 된다. 두 번째 바이트의 프로그램 모드확인을 시행하는 방법은 단계(101)에서 실시한 방법과 동일한 방법으로 실시한다. 이후, 두 번째 바이트 내의 메모리 셀 중 일부가 프로그램 되기 않은 상태이면 단계(104)로 진행하게 된다.
상기 단계(104)에서는 단계(102)에서와 마찬가지로 두 번째 바이트 내의 메모리 셀 중 프로그램 되지 않은 메모리 셀에 대해 선택적으로 프로그램을 재시행한 후 상기 단계(103)로 복귀하여 다시 두 번째 바이트의 프로그램 모드확인을 시행하게 된다.
상기 단계(101 내지 104)들로부터 알 수 있듯이 계속해서 동일한 방법으로 다음 단계의 바이트의 프로그램 모드확인단계를 진행하여 결과적으로 최종 바이트의 프로그램 모드 확인을 시행하도록 하는 단계(105)로 진행하게 된다. 이때, 최종 바이트 내의 메모리 셀 중 일부가 프로그램 되지 않은 상태이면 단계(106)로 진행하게 된다. 상기 단계(106)에서는 최종 바이트 내의 메모리 셀 중 프로그램 되지 않은 메모리 셀에 대해 선택적으로 프로그램을 시행한 후 상기 단계(105)로 복귀하여 다시 최종 바이트의 프로그램 모드확인을 시행하게 된다. 이때, 최종 바이트 내의 메모리 셀이 프로그램이 완료된 상태이면 단계(107)로 진행하게 된다.
상기 단계(107)에서는 섹터 내의 메모리 셀에 대한 소거(Erase)를 실시한 후 단계(108)로 진행하여 섹터 내의 메모리 셀에 대해 소거모드확인을 시행하여 섹터내의 소거상태가 소거상태에 못 미치면 상기 단계(107)로 복귀하게 된다. 상기 단계(107)에서는 섹터 내의 메모리 셀에 대해 다시 소거를 시행한 후 단계(108)로 진행하여 섹터 내의 모든 메모리 셀이 소거모드상태로 완료되면 소거동작을 종료하게 된다.
상기와 같이, 프로그램된 셀 중에서 문턱전압이 목표 문턱 전압값을 만족하지 않는 셀들에 대해서만 선택적으로 프로그랭을 재실시하여 특정 셀이 오버프로그램 되는 것을 방지하고, 셀의 문턱 전압 특성을 균일하게 한다. 이후 소거 동작은 모든 셀에 대해 인가되는 바이어스를 포함한 모든 조건이 동일한 상태에서 이루어지므로, 이렇게 모든 셀의 문턱 전압 특성이 균일한 상태에서 소거 동작을 실시하게 되면 특정 셀의 오버이레이즈(Over-erase)나 언더이레이즈(Under-erase)를 방지할 수 있다.
상술한 바와 같이, 본 발명에 의하면 바이트(Byte) 및 워드라인(Word Line) 단위로 프로그램을 실시하기 전에 프로그램 모드확인을 시행하여 충분히 프로그램되지 않은 메모리 셀에만 프로그램을 재실시한 후 다시 프로그램 모드확인을 시행하여 프로그램이 완료될 때까지 프로그램을 시행하고, 섹터(Sector) 및 블록(Block)의 소거모드(Erase Mode)시 오버이레이즈(Over Erase) 현상을 방지하도록 함으로써 제품의 신뢰성 향상과 동작 특성을 개선시키는데 탁월한 효과가 있다.

Claims (1)

  1. 바이트 단위로 셀들의 문턱 전압을 측정하여 프로그램 상태를 확인하는 제 1 단계와, 상기 셀들 중에서 문턱 전압이 목표 문턱 전압을 만족하지 않는 셀이 있을 경우 목표 문턱 전압을 만족시키기 위하여 상기 셀에 대해 선택적으로 프로그램을 재실시한 후 다시 프로그램 상태를 확인하는 제 2 단계와, 상기 바이트 내의 모든 셀들의 문턱 전압이 목표 문턱 전압을 만족하여 균일한 문턱 전압으로 충분히 프로그램 완료되면 다음 바이트의 셀들을 선택하여 상기 제 1 및 제 2 단계와 동일한 방법으로 프로그램을 실시하는 제 3 단계와, 모든 바이트의 셀들에 대한 프로그램이 완료되면 섹터내의 셀들을 소거시키는 제 4 단계와, 상기 섹터내의 셀들에 대해 소거모드확인을 시행하는 제 5 단계와, 상기 제 5 단계에서 충분히 소거되지 않는 셀이 있을 경우 그 메모리 셀에 대해 선택적으로 소거를 재실시하고, 다시 소거모드를 확인하는 제 6 단계와, 상기 섹터내의 메모리 셀들이 충분히 소거된 상태로 되면 소거동작이 종료되도록 하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 장치의 소거 방법.
KR1019940039474A 1994-12-30 1994-12-30 플래쉬메모리의소거방법 KR100301243B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039474A KR100301243B1 (ko) 1994-12-30 1994-12-30 플래쉬메모리의소거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039474A KR100301243B1 (ko) 1994-12-30 1994-12-30 플래쉬메모리의소거방법

Publications (2)

Publication Number Publication Date
KR960025794A KR960025794A (ko) 1996-07-20
KR100301243B1 true KR100301243B1 (ko) 2001-10-22

Family

ID=37529068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039474A KR100301243B1 (ko) 1994-12-30 1994-12-30 플래쉬메모리의소거방법

Country Status (1)

Country Link
KR (1) KR100301243B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520191B1 (ko) * 1998-03-28 2005-11-28 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 프로그램 방법
KR20000027553A (ko) * 1998-10-28 2000-05-15 김영환 플래쉬 메모리 셀의 프로그램 방법

Also Published As

Publication number Publication date
KR960025794A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US7167396B2 (en) Erase verify for nonvolatile memory using reference current-to-voltage converters
US6252803B1 (en) Automatic program disturb with intelligent soft programming for flash cells
US5237535A (en) Method of repairing overerased cells in a flash memory
US5642311A (en) Overerase correction for flash memory which limits overerase and prevents erase verify errors
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US7072221B2 (en) Flash memory device and method for driving the same
KR100257854B1 (ko) 플래쉬 메모리의 소거 방법
TWI384358B (zh) 用以程式化記憶體裝置之參考單元的系統及方法
US20020157048A1 (en) Memory with element redundancy
JPH0845284A (ja) 不揮発性半導体記憶装置とその消去方法
US6992931B2 (en) System for trimming non-volatile memory cells
KR100291807B1 (ko) 비휘발성 기억소자 및 그 제어방법
KR100301243B1 (ko) 플래쉬메모리의소거방법
JPH05314783A (ja) 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置
GB2320782A (en) Method of sequentially programming a flash memory
KR100293633B1 (ko) 플래쉬 메모리 장치의 소거 방법
KR100402942B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR100296324B1 (ko) 플래쉬 메모리 소자의 소거 방법_
KR20000004214A (ko) 플래쉬 메모리셀의 소거 방법 및 그 회로
KR100293636B1 (ko) 플래쉬 메모리셀의 소거방법
JPH0863982A (ja) 不揮発性半導体記憶装置
JPH07272491A (ja) 半導体記憶装置及びそのデータ消去方法
KR20010003416A (ko) 플래쉬 메모리의 프리프로그램 방법
KR19980052496A (ko) 플래쉬 메모리셀의 과소거 된 셀 확인 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee