TWI384358B - 用以程式化記憶體裝置之參考單元的系統及方法 - Google Patents

用以程式化記憶體裝置之參考單元的系統及方法 Download PDF

Info

Publication number
TWI384358B
TWI384358B TW094143902A TW94143902A TWI384358B TW I384358 B TWI384358 B TW I384358B TW 094143902 A TW094143902 A TW 094143902A TW 94143902 A TW94143902 A TW 94143902A TW I384358 B TWI384358 B TW I384358B
Authority
TW
Taiwan
Prior art keywords
reference unit
memory device
current
programming
unit
Prior art date
Application number
TW094143902A
Other languages
English (en)
Other versions
TW200629057A (en
Inventor
Bedarida Lorenzo
Bartoli Simone
Surico Stefano
Frulio Massimiliano
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of TW200629057A publication Critical patent/TW200629057A/zh
Application granted granted Critical
Publication of TWI384358B publication Critical patent/TWI384358B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Description

用以程式化記憶體裝置之參考單元的系統及方法
本發明係有關於記憶體裝置及特別地是有關於一種程式化在一快閃記憶體裝置中之參考單元的系統及方法。
一典型快閃記憶體裝置包括一用於資料之儲存的記憶體單元陣列、一用以處理資料之輸入、輸出及儲存的控制電路及一用以提供一組參考標準之參考單元陣列，每一參考標準具有一已由一外部電壓設定機器所精確設定之臨界電壓。
一典型快閃記憶體單元係藉由造成從靠近汲極之通道區域至該浮動閘極的熱電子注入來程式化。一快閃記憶體單元之抹除係藉由浮動閘極與源極間或浮動閘極與基板間之富勒－諾得漢穿隧(Fowler－Nordheim tunneling)來實施。一快閃單元之程式化或抹除導致在該程式化或抹除單元中之一非揮發性臨界電壓Vt 。
在一像記憶體讀取、程式化、抹除或驗證之快閃記憶體操作期間，將一已選擇記憶體單元之狀態與該參考陣列中之針對該所實施的操作而程式化之一參考單元的狀態做比較。例如：要確定是否已適當地程式化或抹除一特定記憶體單元，將該參考陣列中之一參考單元的臨界電壓與一記憶體單元之臨界電壓做比較。使用一位於該控制電路中之感測電路來實施該記憶體單元與該參考單元間之電壓比較。
該參考單元陣列通常係由一組參考單元所構成，每一參考單元具有一適用於一特定記憶體操作之預先程式化臨界電壓Vt 。目前，該等參考單元之程式化通常係藉由一外部測試裝置來實施。在該參考單元程式化程序期間，該外部裝置機器傳送一串列之程式化脈衝至該參考單元以引起熱電子注入。然後，測量或讀取該參考單元之臨界電壓Vt 以確定是否已達到一期望臨界電壓Vt 。如果Vt 低於該期望值，則傳送更多程式化脈衝至該參考單元。重複此程式化/抹除及/或讀取程序，直到達到該期望臨界電壓為止。
該參考單元之程式化、讀取及抹除的重複程序係非常花費時間的。該程式之大部分時間密集部分係有關於該讀取步驟，其中將一電壓施加至每一參考單元之閘極及汲極以及藉由使用一直接記憶體存取(DMA)法之測量裝置來測量該結果電流。例如：在達成一精確電壓前，在一測試及設定程序期間一參考單元通常花費至少10個DMA讀取及每一DMA讀取可能花費至少50ms。因此，單一參考單元之設定所花費的最小時間為500ms。較高精確度需要更多DMA讀取，以及在一些範例中，一高精確參考之設定所花費的時間可能為一普通單元之10倍。隨著對多層裝置之需求的增加(該多層裝置需要在大範圍之臨界電壓Vt 內設定的多個參考單元)，該參考單元測試及設定時間變得非常的長。對於具有雙工作特徵之裝置而言，參考單元之數目顯著地增加及該參考單元測試及設定時間可能變成高到無法接收之程度。因此，可期望具有一種用以測試及設定參考單元之可顯著地減少總測試及設定時間的系統及方法。
Hollmer之發明名稱為「用於快閃單元感測中之程式化/抹除參考單元的內嵌式方法」的美國專利第6,418,054號教示一種使用內部電路以設定在UV(紫外線)感光或UV可抹除EPROM中之參考單元的方法。此等內部取得之參考標準或許可用於某些記憶體裝置。然而，這些內部參考設定機制易受記憶體晶片本身之內部變化的影響及因此它們不適用於需要高精確參考標準之應用。此應用之一範例為一多層記憶體單元裝置，其需要一固定範圍之具有非常小容差的多層臨界電壓分佈。因此，亦可期望具有一可提供一組高精確參考臨界之參考設定系統。
在此描述一種程式化記憶體參考單元之系統及方法，其使用一像快閃記憶體或EEPROM之記憶體裝置的一內嵌式或內部控制電路以實施一單元程式化程序之時間消耗部分的某些部分。
參考圖1，將一外部測試裝置或其它程式化裝置耦接至一記憶體裝置。顯示該外部測試裝置1所實施之動作及一內部控制電路2所實施之動作。當程式化在該記憶體裝置中之單元時，藉由供應電源及初始化該外部測試裝置所可能使用之任何參數以開始(步驟23)該程序。例如：如果一記憶體裝置係一積體電路，則該外部測試裝置可以是一耦接至該記憶體裝置之接腳或接觸墊的電路。接下來，在步驟24中，該外部測試裝置程式化在該記憶體裝置中之至少一參考單元至一精確值(例如：一臨界電壓值Vt 或一電流值Ig )。
以下將該外部測試裝置所程式化之參考單元稱為「重要單元(golden cells)」。將在該快閃記憶體裝置中之其它「非重要(non－golden)」參考單元稱為「參考單元」。一旦該測試裝置已完成所需數目之重要單元的程式化，該測試器不程式化在該記憶體裝置中之任何剩餘單元。將使用該(等)重要單元做為一比較標準以設定其它額外參考單元。
在已設定至少一重要單元之後，該外部測試裝置或其它裝置指示(步驟25)一在該記憶體裝置中所嵌入之內部控制電路開始設定其它參考單元。例如：設定一鎖存器或可以傳送一命令至該內部控制電路，以表示該外部裝置已完成至少一重要單元之程式化及該內部控制電路現在應開始設定或程式化其它內部控制參考單元。接下來，藉由該內部控制電路連續地程式化(步驟26)該等參考單元，或者在另一情況中，可以藉由在該記憶體裝置內部之多組電路同時程式化該等參考單元。然後，該內部控制電路反覆地程式化及將該等已程式化參考單元與該等重要單元中之至少一重要單元比較。
當已藉由該內部控制電路設定所需數目之參考單元時，完成該參考單元程式化操作，以及該內部控制電路停止該參考單元程式化操作(步驟27)。該內部控制電路所實施之反覆程式化及比較操作使該外部測試裝置免於程式化在該記憶體裝置中之所有所需數目的參考單元之工作。
參考圖2，快閃記憶體裝置10具有一記憶體單元陣列12。該記憶體單元陣列12係由複數個快閃記憶體單元(未顯示)所構成。藉由一內部控制電路14實施在該記憶體單元陣列12中之參考記憶體單元的程式化、讀取及抹除。該內部控制電路14包含用於不同記憶存取功能之執行的狀態機邏輯電路(未顯示)、用於該等記憶體單元之讀取的複數個感測電路(未顯示)、用於記憶體單元之適當選擇的複數個定址邏輯單元及用於資料之輸入及輸出的複數個輸入/輸出邏輯單元(未顯示)。在記憶體單元之讀取期間，一組參考單元20提供用以與該記憶體單元陣列中之其它記憶體單元比較之標準參考。
一重要單元(golden cell)22提供一精確、最佳及預定參考或絕對臨界值，其可用以設定或程式化至少一額外參考單元。一外部測試裝置16連接至一重要單元22，該重要單元22將在稍後程式化至少另一參考單元時用以做為一標準比較單元。
在一具體例中，該外部測試裝置16藉由重複傳送程式化脈衝至至少一重要單元22及然後使用一直接記憶體存取(DMA)法以測量一結果臨界電壓的步驟來程式化該重要單元22至一特定臨界電壓。可使用受控程式化/抹除脈衝來設定一臨界電壓以完全程式化/抹除該重要單元22。因為DMA測量係一用以測量該臨界電壓之精確方法，所以使用此建立一重要電壓(golden voltage)之步驟以建立一用以在稍後設定一組額外參考單元20之精確參考。
在該外部測試裝置16(使用一啟始程式化電壓、程式化脈衝、脈衝間之步驟及電壓驗證)已設定所需數目之重要單元後，該外部測試裝置16不設定該等其它額外參考單元20。接下來，該外部測試裝置16指示該內部控制電路14可以開始設定至少一內部參考單元20。例如：該外部測試裝置16可以提供一命令至該內部控制電路14或設定一鎖存器或線至一預定邏輯值。在該外部測試裝置16已提命令該內部控制電路14開始操作後，該外部測試裝置16不再設定任何參考單元20。然後，該內部控制電路14使用至少一已程式化重要單元22做為一標準比較參考以設定或程式化在該記憶體裝置中之至少一參考單元20。可以從在該記憶體裝置10中所嵌入之該組參考單元20選擇所要設定的內部參考單元20以及可以個別(一次一個)或同時程式化所選擇之內部參考單元20。
可以使用一目標電壓臨界或藉由使用一目標電流設定手段Im 來改變一參考單元以獲得一目標臨界值VM 。在一具體例中，該內部控制電路實施該重要單元22與一單一參考單元20間之電流比較。在替代具體例中，可以驗證多個參考單元電流及將其與一預先程式化重要單元做比較。
參考圖4A，可以藉由程式化一單一參考單元或連續地一個接一個地程式化多個參考單元以實施一已選擇參考單元55之電壓臨界設定程序的一具體例。為了程式化一單一參考單元，只需要一單一感測電路58及一單一指標線59。特別地，對於一臨界設定方法而言，可以設定已選擇比例裝置，以致於一重要單元50與一已選擇參考單元55間之電流比例等於1。感測放大器將針對每一參考單元55驗證：Ir e f － c e l l (具有Vg a t e c i ＝Vt h i )＝Ig o l d e n _ c e l l (具有Vg a t e g ＝Vt g )其中Vt h i 係該要被設定之參考單元的目標臨界，以及Vt g 係該重要單元之臨界。並且，在一已選擇參考單元55之設定期間，一重要單元50之閘極電壓可以不同於該已選擇參考電壓55之閘極電壓。
在一參考單元設定程序之一具體例中，如圖3所示，藉由該內部控制電路啟動一示範性演算法200來實施一連串之步驟以設定在該組參考單元20中之每一參考單元的臨界電壓。在一具體例中，該內部控制電路14中之緩衝器(未顯示)載有一組在Vr e f l 至Vr e f m 範圍內之期望臨界電壓值，其中變量m係提及所要設定之對應參考單元的數目。
在該演算法200之開始時，將一用以追蹤參考單元之數目的計數器重置(步驟30)成為一初始值。例如：可以在每一程式化例行程序之開始時將該計數器重置成為1以表示在該組參考單元20中之第一參考單元要被程式化。根據該第一參考單元之目標臨界電壓V1 ，將一啟始程式化電壓值載入(步驟32)一位於該內部控制電路14中之程式化電路。
可以使用一內部控制電路來驗證(步驟34)該第一參考單元之臨界電壓，其中該內部控制電路相似於用以感測標準記憶體單元之內部控制電路。該操作藉由比較(步驟36)一特定參考單元之測量臨界電壓與該目標單元臨界電壓值V1 以使該參考單元與一預設重要單元相配。
如果該第一參考單元之測量臨界電壓不符合該目標臨界電壓值V1 ，則該演算法進行將閘極電壓增加至比先前所施加之電壓高的數值(例如：從4.0伏特至4.125伏特，高有0.125伏特)以及傳送一額外程式化脈衝至該第一參考單元(步驟40)。然後，再次驗證(步驟34)該第一參考單元之臨界電壓。一旦達到該目標臨界電壓，該參考單元被適當地程式化。如果該第一參考單元之測量臨界電壓符合在該緩衝器中所儲存的目標臨界電壓值V1 ，則該演算法進行檢查是否要程式化更多參考單元。
如果尚未程式化或設定最後參考單元，則遞增(步驟44)該單元計數器及然後程式化下一參考單元。如果已程式化最後參考單元，則確定(步驟42)已達到最後計算，以及終止(完成)該臨界電壓設定演算法。
在一替代具體例中，可以實施一參考單元之驗證及比較操作。通常，可以使用一目標電流IM 改變該參考單元之臨界以獲得一目標臨界值Vm 來設定該參考單元。相似於圖3中之步驟，可以藉由實施一參考單元與一重要單元間之電流比較以執行用以驗證(步驟34)一臨界設定之步驟及隨後步驟36－44。
在另一具體例中，使用一電流設定方法，一內部控制電路以一字元線供應電壓實施該重要單元22與每一參考單元20間之電流比較(步驟36)以設定在每一參考單元20中之期望臨界值。通常，將測量該重要單元電流Ig 及使用一已選擇或預定字元線供應電壓將其與參考單元電流做比較(步驟36)。將使用一特定閘極電壓Vg 以測量該參考單元電流。然而，可以使用其它電壓參考。
在該外部測試裝置16預先程式化一重要單元22後，可以使用一內部控制電路14設定一參考單元20。使用電壓臨界Vt g 或單元電流以將參考單元20特性與該已程式化重要單元22做比較。
(在該臨界參考設定程序中)使用一電流It h 以界定一電壓臨界並不需要使It h 等於在該電流參考設定中所使用之重要電流(golden current)。通常藉由一外部測試裝置16預先程式化一重要單元22至一已界定電壓臨界Vt g 。將該重要單元22之一特定電壓臨界Vt g 相關聯於一特定電流臨界It h ，其中該特定電流臨界It h 係被選擇以界定一單元之電壓臨界值。通常，如果當該重要單元之閘極為Vt g 時，該重要單元吸取一預先選擇電流(It h )，則將該重要單元界定成具有臨界Vt g 。此用以界定一電壓臨界之電流It h 通常為一非常低電流(例如：1μA至2μA)。可以使用1μA It h 電流來選擇該電流值以界定一電壓快閃臨界，以便只當該重要單元在閘極電壓為2伏特時汲取1μA時，該重要單元可具有2伏特之臨界。可選擇地在一電流參考設定方法中，界定一Ig (閘極)電流比較及將其設定為一已選擇固定閘極電壓值(通常等於讀取模式閘極電壓)。當該重要單元之閘極等於一讀取閘極值Vx r 時，可以使用已選擇電壓參數(例如：20微安)來界定該重要電流比較Ig 。可以藉由該外部測試裝置16將該Vx r 值預先程式化於一重要單元22中。
進一步參考圖3，可以在一重要單元22電流Ig (或者Ig 之倍數或小部分)與一單一參考單元電流Ir e f M 之間做比較，同時將在一載入程式化值(步驟32)暫存器中所儲存之一預定電壓(VTr M )施加至該重要單元22之閘極(顯示於圖2中)及一參考單元20之閘極(顯示於圖2中)。在針對一特定參考單元完成計數器重置(步驟30)及載入(步驟32)一程式化電流值之步驟後，對該參考單元20實施一電流驗證(步驟34)，接著實施該重要單元電流Ig (或者Ig 之倍數或小部分)與該參考單元電流Ir e f M 間之比較(步驟36)。如果Ir e f M >Ig (或者Ig 之倍數或小部分)，則針對該參考單元所設定之期望已程式化臨界係不能令人滿意的，因此必須改變該期望已程式化臨界。在一具體例中，傳送(步驟40)額外調整脈衝，直到發生該重要單元電流Ig (或者Ig 之倍數或小部分)等於該參考單元電流Ir e f M 之期望條件為止。該參考單元將持續被程式化(或抹除)，直到該參考單元中之電流臨界等於該重要單元中之電流臨界(或者Ig 之倍數或小部分)為止。
在一具體例中，該外部測試裝置16在一特定讀取電壓Vr e a d 下程式化該重要單元22至一特定電流值Ic u r r e n t 。繼續參考圖3，將一特定參考單元電流Ir e f M 載入(步驟30)該程式化數值暫存器。當該參考單元閘極等於該重要單元22之讀取電壓Vr e a d 時，此電流值為該期望參考單元電流。
在另一具體例中，可以設定參考單元電流Ir e f M 成為一重要單元電流Ig 之小部分或倍數。例如：當施加一讀取電壓Vr e a d (Vx r )至該重要單元22之閘極時，可以將該重要單元22設定成用以汲取Ig 。該內部控制電路14亦可針對該參考單元電流Ir e f i 配置一比例係數Ri ，以便該重要單元閘極與參考單元閘極兩者為Vx r 時，Ir e f i ＝Ig Ri 。
圖4A之一示範性電路實施一重要單元50與至少一參考單元55間之電流驗證及/或比較。將一驗證控制閘極電壓Vx r 施加至至少一重要單元50。將相同值之閘極電壓施加至至少一參考單元55。將該閘極電壓施加至至少一字元線。通常，在該電流臨界方法中該重要單元閘極電壓Vg s 及該參考單元閘極電壓將等於一讀取電壓Vr e a d 。
一感測電路58監控該重要單元50之汲極電流及至少一參考單元55之汲極電流。該感測電路58比較該重要單元汲極電流與至少一參考單元55之汲極電流。如果該重要單元50之電流值與至少一參考單元之電流值(或比例，見下面描述)匹配，則該感測電路58將在一指標線59上提供一有關於該匹配參考之信號以表示該等電流值彼此匹配。參考圖3，如果該等電流值(或者倍數或小部分)沒有匹配，則將傳送(步驟40)一程式脈衝至尚未與一目標電流匹配之至少一參考單元20，直到該等電流值與該等目標電流匹配為止。
參考圖4B，每一參考單元551 －55M 可以使用至少一比例(係數值R1 、R2 、…RM )，以便使用一電流方法以同時設定多個參考單元：Ir e f M (具有Vg a t e ＝Vx r )＝Ig (具有Vg a t e ＝Vx r )*RM 。
對於每一參考單元而言：Ir e f 1 (具有Vg a t e ＝Vx r )＝Ig (具有Vg a t e ＝Vx r )*R1 Ir e f 2 (具有Vg a t e ＝Vx r )＝Ig (具有Vg a t e ＝Vx r )*R2 以便對於第i個參考單元而言：Ir e f i (具有Vg a t e ＝Vx r )＝Ig (具有Vg a t e ＝Vx r )*R2 。
其中R1 、、R2 、…RM 係該期望比例係數。
在一具體例中，對於一單一參考單元而言，將Ri 設定為1，以及該參考單元電流相同於該重要單元電流Ig o l d 。在設定多個單元之另一具體例中，針對一已選擇數目之參考單元設定比例電路52，以便設定目標輸出電流Ig R1 、Ig R2 、…Ig RM 。使用M(多)個數目之感測電路58來感測電流Ri *Ig o l d e n _ c e l l 以同時設定M個參考。在一具體例中，當設定多個參考單元時，每一感測放大器將在已適當程式化每一單元時(例如：藉由雙態觸變一指標線59)提供一指示，其中該指標線59係用於每一個被設定之參考單元。在一具體例中，如果沒有正確地設定所有參考單元，則只將下一程式脈衝施加至這些沒有被正確設定之參考單元。當已正確地設定所有選定參考單元時，結束一參考單元設定程序。將該係數施加至複數個參考單元551 －55M 以允許在一單一電流比較操作中一單一重要單元50可與多個參考單元551 －55M 做比較。該比例係數值Ri 可以將一分數乘至或施加至每一參考單元55之電流值。
例如：可以在一操作中以施加至至少一比例裝置521 至52M 之比例係數Ri 測量32個參考單元55。在每一參考單元55(i)中之電流等於電流Ig (在該重要單元中)除以該對應參考係數Ri ，以便Ir e f _ c e l l ( i ) ＝Ig o l d e n _ c e l l /Ri ＝Ig /Ri 。例如：具有5.5伏特之讀取閘極電壓及20微安之重要單元電流Ig (Vg a t e g ＝Vx r )以及具有比例係數Ri ＝2，當該參考單元(i)之間極Vg a t e r i ＝Vx r 時，該參考單元(i)應該具有10微安之期望電流，然而當具有比例係數Rj ＝4之參考單元j的閘極Vg a t e r j ＝Vx r 時，該參考單元j應該具有5微安之期望電流。
參考圖5，當實施一驗證或讀取操作時，一驗證電壓Vv e r i f y 101大於該等參考單元之任何臨界電壓Vt h _ r e f m 110及120。當比較單元時，如果一參考單元之電壓臨界Vt h _ r e f 1 110低於另一參考單元之電壓臨界Vt h _ r e f 2 120，則該第一參考單元之電流Ir e f 1 111將高於該第二參考單元之電流Ir e f 2 121。在此理想情況中，當抹除及程式化時，每一參考單元將維持相同電壓及電流之變化，以及在一讀取或驗證操作期間使用一驗證電壓Vv e r i f y 101將可提供可靠結果。當改變任何一參考單元之臨界電壓時，一參考單元將跟隨另一參考單元之臨界電壓及電流，以及可以使用任何參考單元正確地抹除、程式化或讀取一般記憶體單元。
具有相同增益之參考單元提供在一記憶體裝置中之所有參考單元的均勻效能。期望避免該等參考單元間之不同增益，然而，很難使所有參考單元與在一記憶體陣列中之一般記憶體單元的增益匹配。增益之分佈及臨界之分佈係記憶體陣列製程之正常結果。參考單元之增益的失配減少可允許正確地讀取在一記憶體陣列中之一特定一般記憶體單元的邏輯值之電流容差。
參考圖6，當實施一驗證操作時，一驗證電壓Vv e r i f y 201大於該等參考單元之臨界電壓Vt h _ r e f m 210及220。當比較具不同增益之單元時，如果一參考單元之電壓臨界Vt h _ r e f 1 210低於另一參考單元之電壓臨界Vt h _ r e f 2 220，則在一驗證操作期間該第一參考單元之電流Ir e f 1 211可能小於該第二參考單元之電流Ir e f 2 221。該等參考單元之增益間的差異可能造成不正確讀取或驗證值。例如：如果使用Vv e r i f y 做為一讀取或驗證電壓反使用Vt h _ r e f 2 220之電流－電流線做為一參考，則一具有關聯於Vt h _ r e f 1 210之電壓電流特性的單元將因Ir e f 1 <Ir e f 2 而被讀成邏輯值0以取代預定邏輯值1。在此情況中，使用一超過V*230之驗證電壓將產生一過窄之參考單元容差及可能不正確地讀取另一單元之邏輯值。要改善可靠度，可將一重要單元精確地設定至一特定電流值以減少因該等參考單元之增益的差異所造成的讀取失敗。例如：如果當Vg a t e ＝Vv e r i f y 時，將該重要單元及參考單元設定至一等於Ir e f 2 221之電流值，則將設定一具有Vt h r e f 1 210之特性的參考單元的電壓－電流線，以便當Vg a t e ＝Vv e r i f y 時，參考單元Vt h _ r e f 1 210及Vt h _ r e f 2 220之電壓－電流線將在Ir e f 2 221處相交，因而改善參考單元容差及改善一讀取或驗證操作之可靠度。因此，如果使用一電流方法來設定該等參考單元，則當讀取在一般記憶體單元中所儲存之邏輯值時，將增加該記憶體陣列之可靠度。
在上述揭示中，本發明使外部測試裝置16免於必須程式化在該記憶體裝置10中之所有參考單元20。要描述本發明所達成之時間節省，假設M係所要設定之參考單元的數目及Ci 代表第i個參考單元，其中1iM。Cr 代表該重要單元，N係用以設定每一單元之程式化脈衝的平均數目，Ts e t _ C r 係用以設定該重要單元之總時間，以及Ts e t _ C i 係用以設定第i個參考單元之總時間。在使用一外部測試裝置以測試所有參考單元之傳統方法，該總時間(Tt o t _ t e s t _ d e v i c e )為：Tt o t _ t e s t _ d e v i c e ＝M．N．(Tp r o g ＋TD M A )
其中Tp r o g 係用以傳送一程式化脈衝之時間，以及TD M A 係從該外部測試裝置之動態記憶體存取的時間。假設TD M A ＝50ms，Tp r o g ＝1ms，M＝20，以及N＝10，則Tt o t _ t e s t _ d e v i c e 約為10秒。在另外情況中，具有本發明之內部控制電路所實施的驗證程序，Ts e t _ C r ＝N．(Tp r o g ＋TD M A ) Ts e t _ C i ＝N．(Tp r o g ＋Tv e r _ e m b )
其中Tv e r _ e m b 為使用一內部控制電路以驗證臨界電壓之時間，Tv e r _ e m b 相對於50ms至100ms之TD M A 係可忽略的。用以設定在該記憶體裝置中之所有參考單元的總時間Tt o t _ e m b 為：Tt o t _ e m b ＝Ts e t _ C r ＋M．Ts e t _ C i
根據TD M A ＝50ms、Tp r o g ＝1ms、M＝20及N＝10之相同假設，現在Tt o t _ e m b 只有約0.5秒。結果，大大地減少該外部測試裝置程式化在該記憶體裝置中之所有參考單元的總時間。此外，因為可允許程式化多個記憶體裝置(例如：藉由一測試裝置同時程式化多個晶粒)，所以可因同時測試之晶粒的數目而加倍節省時間。
將可了解到上述說明係意欲描述用而非限定用。熟習該項技藝者將認知本發明可在所附請求項之精神及範圍內實施修飾及改變。所描述之本發明的具體例可以包括一特定特徵、結構或特性，然而並非每一具體例必需包括所述之特定特徵、結構或特性。雖然所重複使用之措辭「在一具體例中」可以是相同具體例，但是沒有必要是提及相同的具體例。熟習該項技藝者在研讀上述說明時將明顯易知許多其它具體例。例如：在本發明上面所揭露之具體例中，具有一用以實施該等非重要單元之電壓驗證的內部控制電路。然而，亦可使用多個內部控制電路及可在相同時間程式化多個參考單元。因而，將該說明視為描述用而非限定用。因此，應該以該等所附請求項及該等請求項所賦予之均等物的全部範圍來決定本發明之範圍。
10．．．快閃記憶體裝置
12．．．記憶體單元陣列
14．．．內部控制電路
16．．．外部測試裝置
20．．．參考單元
22．．．重要單元
50．．．重要單元
52．．．比例電路
55．．．已選擇參考單元
58．．．感測電路
59．．．指標線
101．．．驗證電壓
110．．．臨界電壓
111．．．電流
120．．．臨界電壓
121．．．電流
210．．．臨界電壓
211．．．電流
220．．．臨界電壓
221．．．電流
圖1係顯示本發明之一般程序的流程圖。
圖2係顯示本發明之一具體例的方塊圖。
圖3係顯示一用以依據本發明程式化複數個參考單元之演算法的流程圖。
圖4A、B係一可用以實施圖3所述之流程圖的示範性電路。
圖5描述兩個示範性參考單元之理想電壓與電流特性。
圖6描述兩個示範性參考單元之實際電壓與電流特性。

Claims (27)

  1. 一種用以程式化記憶體裝置之參考單元的系統，該系統包括：複數個參考單元及一內部電路，嵌入且耦接至該記憶體裝置；一測試裝置，耦接至該記憶體裝置，該測試裝置係配置用以程式化至少一第一參考單元至一預定值，俾使當一特定讀取電壓被施加至該單元之閘極時該至少一第一參考單元提供一特定電流Ig ；以及該內部電路係配置用以使用第一參考單元做為一比較標準，以設定該複數個參考單元中之至少一其他參考單元至特定值，其中該內部電路包含一比例電路，該比例電路耦接至該至少一第一參考單元及該複數個其他參考單元每一者之感測電路，該比例電路經配置以提供一電流Ig ＊ Ri 至該感測電路以與一由該至少一其他參考單元所提供之電流Irefi 做比較，俾使當該特定讀取電壓施加時，Irefi =Ig ＊ Ri 。
  2. 如申請專利範圍第1項之用以程式化記憶體裝置之參考單元的系統，其中該等特定值係以比例係數Ri 儲存在至少一緩衝器中。
  3. 如申請專利範圍第1項之用以程式化記憶體裝置之參考單元的系統，其中該內部電路係配置用以一次程式化一個參考單元。
  4. 如申請專利範圍第1項之用以程式化記憶體裝置之參 考單元的系統，其中該內部電路係配置用以同時程式化參考單元。
  5. 如申請專利範圍第1項之用以程式化記憶體裝置之參考單元的系統，其中複數個該記憶體裝置係藉由該測試裝置來同時程式化。
  6. 如申請專利範圍第1項之用以程式化記憶體裝置之參考單元的系統，其中該測試裝置係從外部耦接至該記憶體裝置。
  7. 如申請專利範圍第1項之用以程式化記憶體裝置之參考單元的系統，其中該測試裝置係配置用以傳送一啟始命令至該內部電路，以開始設定該複數個參考單元中之至少一參考單元。
  8. 如申請專利範圍第1項之用以程式化記憶體裝置之參考單元的系統，其中參考單元之程式化的實施係用以減少總程式化時間。
  9. 如申請專利範圍第1項之用以程式化記憶體裝置之參考單元的系統，其中該測試裝置係配置用以藉由重複傳送一程式化脈衝至該至少一參考單元及然後藉由該內部電路執行之電流比較驗證該至少一其他參考單元之臨界電壓的步驟，以程式化該至少一參考單元。
  10. 如申請專利範圍第9項之用以程式化記憶體裝置之參考單元的系統，其中該測試裝置係配置用以使用一動態記憶體存取方法來執行該程式化操作或該驗證操作。
  11. 如申請專利範圍第1項之用以程式化記憶體裝置之 參考單元的系統，其中該感測電路將流經該測試裝置所設定之一第一參考單元的電流Ig 與流經至少一其它參考單元之電流Irefi 做比較。
  12. 如申請專利範圍第11項之用以程式化記憶體裝置之參考單元的系統，其中該內部電路將流經至該少一其他參考單元之電流Irefi 設定成等於(Ri =1)流經該測試裝置所設定之一第一參考單元的電流Ig 。
  13. 如申請專利範圍第11項之用以程式化記憶體裝置之參考單元的系統，其中該內部電路將流經至該少一其他參考單元之電流Irefi 設定為流經該測試裝置所設定之一第一參考單元的電流Ig 之一部分(Ri <1)。
  14. 如申請專利範圍第11項之用以程式化記憶體裝置之參考單元的系統，其中該內部電路將流經該至少一其他參考單元之電流Irefi 設定為流經該測試裝置所設定之一第一參考單元的電流Ig 之倍數(Ri >1)。
  15. 一種用以程式化記憶體裝置之參考單元的方法，該方法包括：使用一測試裝置以將嵌入在該記憶體裝置中之至少一第一參考單元程式化至一預定值，俾使當一特定讀取電壓被施加至該單元之閘極時該至少一第一參考單元提供一特定電流Ig ；以及只使用嵌入在該記憶體裝置中之一內部電路，以程式化嵌入在該記憶體裝置中之複數個額外參考單元，該內部電路比較從每一額外參考單元來的一電流Irefi 及藉由該內部 電路中之比例電路從一第一參考單元獲得之一電流Ig ＊ Ri ，且設定該等額外參考單元使當該特定讀取電壓施加時，Irefi =Ig ＊ Ri 。
  16. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中該內嵌式電路將用以程式化該複數個額外參考單元之特定值以比例係數Ri 儲存於至少一緩衝器中。
  17. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中藉由該內嵌式電路以一次一個方式來程式化該複數個額外參考單元。
  18. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中藉由該內嵌式電路來同時程式化該複數個額外參考單元。
  19. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中同時在複數個記憶體裝置上實施以一測試裝置對至少一參考單元之程式化。
  20. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中該測試裝置係從外部耦接至該記憶體裝置。
  21. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中該測試裝置係配置用以傳送一啟始命令至該內嵌式電路，以開始設定該複數個額外參考單元中之至少一參考單元。
  22. 如申請專利範圍第15項之用以程式化記憶體裝置之 參考單元的方法，其中實施複數個額外參考單元之程式化以減少總程式化時間。
  23. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中該測試裝置藉由傳送一程式化脈衝至該至少一額外參考單元來程式化該至少一額外參考單元，以及藉由該內部電路執行之電流比較驗證該第一參考單元之臨界電壓。
  24. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中程式化複數個額外參考單元之步驟進一步包括：從該內嵌式電路傳送一或多個程式化脈衝至該複數個額外參考單元；以及該內嵌式電路再次檢查在該複數個額外參考單元之至少一參考單元中的電壓臨界，直到Irefi =Ig ＊ Ri 。
  25. 如申請專利範圍第15項之用以程式化記憶體裝置之參考單元的方法，其中該內嵌式內部電路將流經至少一額外參考單元之電流Irefi 設定成等於(Ri =1)流經該測試裝置所程式化之一第一參考單元的電流Ig 。
  26. 如申請專利範圍第16項之用以程式化記憶體裝置之參考單元的方法，其中該內嵌式內部電路將流經至少一額外參考單元之電流Irefi 設定成為流經該測試裝置所程式化之一第一參考單元的電流Ig 之一部分(Ri <1)。
  27. 如申請專利範圍第16項之用以程式化記憶體裝置之參考單元的方法，其中該內嵌式內部電路將流經至少一額 外參考單元之電流Irefi 設定成為流經該測試裝置所程式化之一第一參考單元的電流Ig 之倍數(Ri >1)。
TW094143902A 2004-12-23 2005-12-12 用以程式化記憶體裝置之參考單元的系統及方法 TWI384358B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT002473A ITMI20042473A1 (it) 2004-12-23 2004-12-23 Sistema per l'effettuazione di verifiche rapide durante la configurazione delle celle di riferimento flash
US11/089,268 US7158415B2 (en) 2004-12-23 2005-03-24 System for performing fast testing during flash reference cell setting

Publications (2)

Publication Number Publication Date
TW200629057A TW200629057A (en) 2006-08-16
TWI384358B true TWI384358B (zh) 2013-02-01

Family

ID=36611323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094143902A TWI384358B (zh) 2004-12-23 2005-12-12 用以程式化記憶體裝置之參考單元的系統及方法

Country Status (4)

Country Link
US (1) US7158415B2 (zh)
CN (1) CN101088127B (zh)
IT (1) ITMI20042473A1 (zh)
TW (1) TWI384358B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030115191A1 (en) * 2001-12-17 2003-06-19 Max Copperman Efficient and cost-effective content provider for customer relationship management (CRM) or other applications
US7167397B2 (en) * 2005-06-21 2007-01-23 Intel Corporation Apparatus and method for programming a memory array
US7257038B2 (en) * 2006-01-03 2007-08-14 Infineon Technologies Ag Test mode for IPP current measurement for wordline defect detection
US7414891B2 (en) 2007-01-04 2008-08-19 Atmel Corporation Erase verify method for NAND-type flash memories
JP2008192232A (ja) * 2007-02-05 2008-08-21 Spansion Llc 半導体装置およびその制御方法
US20080232169A1 (en) * 2007-03-20 2008-09-25 Atmel Corporation Nand-like memory array employing high-density nor-like memory devices
US20090219776A1 (en) 2008-02-29 2009-09-03 Xian Liu Non-volatile memory device with plural reference cells, and method of setting the reference cells
US7787282B2 (en) 2008-03-21 2010-08-31 Micron Technology, Inc. Sensing resistance variable memory
US7787307B2 (en) * 2008-12-08 2010-08-31 Micron Technology, Inc. Memory cell shift estimation method and apparatus
JPWO2011033701A1 (ja) * 2009-09-16 2013-02-07 パナソニック株式会社 半導体記憶装置
CN102347084B (zh) * 2010-08-03 2014-05-07 北京兆易创新科技股份有限公司 参考单元阈值电压的调整方法、装置和测试系统
US8406072B2 (en) 2010-08-23 2013-03-26 Qualcomm Incorporated System and method of reference cell testing
CN102708922B (zh) * 2011-03-28 2016-03-09 北京兆易创新科技股份有限公司 参考电流的调整方法、装置和非易失存储器芯片
JP6515606B2 (ja) * 2015-03-16 2019-05-22 セイコーエプソン株式会社 半導体集積回路装置及びそれを用いた電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW359773B (en) * 1997-02-19 1999-06-01 Ibm Processor based bist for an embedded memory
US6278634B1 (en) * 1999-06-29 2001-08-21 Hyundai Electronics Industries Co., Ltd. Reference memory cell initialization circuit and method
US6466480B2 (en) * 2001-03-27 2002-10-15 Micron Technology, Inc. Method and apparatus for trimming non-volatile memory cells
US6639849B2 (en) * 2002-02-28 2003-10-28 Fujitsu Limited Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454520B2 (ja) * 1990-11-30 2003-10-06 インテル・コーポレーション フラッシュ記憶装置の書込み状態を確認する回路及びその方法
US5444656A (en) * 1994-06-02 1995-08-22 Intel Corporation Apparatus for fast internal reference cell trimming
US5608679A (en) * 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
DE69514790T2 (de) * 1995-07-14 2000-08-03 St Microelectronics Srl Verfahren zur Einstellung der Schwellspannung einer Referenzspeicherzelle
US5822250A (en) * 1996-08-30 1998-10-13 Texas Instruments Incorporated Circuit and process for autotrim of embedded threshold voltage reference bit
US6418054B1 (en) * 1999-08-31 2002-07-09 Advanced Micro Devices, Inc. Embedded methodology to program/erase reference cells used in sensing flash cells
US6584017B2 (en) * 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
JP4068863B2 (ja) * 2002-03-08 2008-03-26 富士通株式会社 不揮発性多値半導体メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW359773B (en) * 1997-02-19 1999-06-01 Ibm Processor based bist for an embedded memory
US6278634B1 (en) * 1999-06-29 2001-08-21 Hyundai Electronics Industries Co., Ltd. Reference memory cell initialization circuit and method
US6466480B2 (en) * 2001-03-27 2002-10-15 Micron Technology, Inc. Method and apparatus for trimming non-volatile memory cells
US6639849B2 (en) * 2002-02-28 2003-10-28 Fujitsu Limited Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell

Also Published As

Publication number Publication date
ITMI20042473A1 (it) 2005-03-23
CN101088127B (zh) 2011-04-20
CN101088127A (zh) 2007-12-12
US7158415B2 (en) 2007-01-02
TW200629057A (en) 2006-08-16
US20060140030A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
TWI384358B (zh) 用以程式化記憶體裝置之參考單元的系統及方法
US7236400B2 (en) Erase verify for non-volatile memory using a bitline current-to-voltage converter
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
USRE37611E1 (en) Non-volatile memory system having internal data verification test mode
CN100365735C (zh) 闪存阵列中核心存储单元的软程序校验的装置和方法
KR100780773B1 (ko) 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
KR100273179B1 (ko) 비휘발성 메모리 회로의 메모리 셀 검증 수행 방법 및 장치
EP1109172A1 (en) In-circuit memory array bit cell thereshold voltage distribution measurement
TW201027543A (en) Adaptive erase and soft programming for memory
CN109686392B (zh) 非易失性存储器装置及对其验证的错误补偿方法
US7564714B2 (en) Flash memory device and method of controlling program voltage
US7239553B2 (en) Method and apparatus for reference cell adjusting in a storage device
US7330374B2 (en) Nonvolatile semiconductor memory device, such as an EEPROM or a flash memory, with reference cells
US6490701B1 (en) Integrated circuit test mode with externally forced reference voltage
KR0179857B1 (ko) 멀티저장형 메모리
KR100301243B1 (ko) 플래쉬메모리의소거방법
EP1831892A1 (en) System for performing fast testing during flash reference cell setting
CN111696616B (zh) 制造接头处的泄漏存储器孔修复
TWI239012B (en) Overerase correction in flash EEPROM memory
JP2007164934A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees