JP4068863B2 - 不揮発性多値半導体メモリ - Google Patents

不揮発性多値半導体メモリ Download PDF

Info

Publication number
JP4068863B2
JP4068863B2 JP2002062915A JP2002062915A JP4068863B2 JP 4068863 B2 JP4068863 B2 JP 4068863B2 JP 2002062915 A JP2002062915 A JP 2002062915A JP 2002062915 A JP2002062915 A JP 2002062915A JP 4068863 B2 JP4068863 B2 JP 4068863B2
Authority
JP
Japan
Prior art keywords
voltage
verification
memory cell
voltages
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002062915A
Other languages
English (en)
Other versions
JP2003263897A (ja
Inventor
祥一 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002062915A priority Critical patent/JP4068863B2/ja
Priority to US10/299,756 priority patent/US6747894B2/en
Publication of JP2003263897A publication Critical patent/JP2003263897A/ja
Application granted granted Critical
Publication of JP4068863B2 publication Critical patent/JP4068863B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563Multilevel memory reading aspects
    • G11C2211/5634Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、不揮発性多値半導体メモリに関し、特に、読み出し動作および書き込み動作を確実に実行するための技術に関する。
【0002】
【従来の技術】
フラッシュメモリ等の不揮発性半導体メモリは、メモリセルのフローティングゲート(またはトラップゲート)に電子を注入してメモリセルの閾値電圧を変えることで、データを記憶する。メモリセルの閾値電圧は、電子がフローティングゲート中に存在すると高くなり、電子がフローティングゲート中に存在しないと低くなる。
近時、記憶容量を大きくするため、1つのメモリセルに複数ビットのデータを記憶するフラッシュメモリが開発されている。
【0003】
図14は、4値NAND型フラッシュメモリにおけるメモリセルの閾値電圧の分布を示している。各メモリセルの閾値電圧は、プログラムされたデータに応じて、領域L0、L1、L2、L3のいずれかに分布する。領域L0、L1、L2、L3は、2ビットデータの"11"、"10"、"01"、"00"にそれぞれ対応している。領域L0のメモリセルは、閾値電圧が負であり、ディプレッショントランジスタとして動作する。領域L1-L3のメモリセルは、閾値電圧が正であり、エンハンスメントトランジスタとして動作する。
【0004】
データの書き込み(プログラム)は、各メモリセルについて、閾値電圧が検証電圧VV(VV1,VV2、VV3)を超えるまで行われる。例えば、メモリセルに論理"10"を書き込む場合、そのメモリセルの閾値電圧が検証電圧VV1を超えるまで、プログラム動作が繰り返される。そして、各メモリセルの閾値電圧は、領域L0-L3のいずれかに設定される。
【0005】
データの読み出しは、メモリセルの閾値電圧を参照電圧VR(VR1、VR2、VR3)と比較することで行われる。メモリセルの閾値電圧が参照電圧VR1より低いとき、メモリセルに保持されているデータは、"11"と判定される。メモリセルの閾値電圧が参照電圧VR1、VR2の間にあるとき、メモリセルに保持されているデータは、"10"と判定される。メモリセルの閾値電圧が参照電圧VR2、VR3の間にあるとき、メモリセルに保持されているデータは、"01"と判定される。メモリセルの閾値電圧が参照電圧VR3より高いとき、メモリセルに保持されているデータは、"00"と判定される。
【0006】
参照電圧(導通電圧)VR4は、後述する非選択のメモリセルおよび選択トランジスタに与えられる。参照電圧VR4は、領域L3に対して十分余裕をもって設定される。
図15は、4値NAND型フラッシュメモリのメモリセルアレイの概要を示している。
【0007】
メモリセルアレイは、複数のブロックBLK(BLK0、BLK1、...)およびセンスアンプSAを有するページバッファで構成されている。各ブロックBLKは、複数のメモリセル列STRを有している。メモリセル列STRは、選択トランジスタの間に、複数のメモリセルを直列に接続して構成されている。メモリセルは、制御ゲートおよびフローティングゲートを有している。各メモリセルの制御ゲートは、ワード線WLにそれぞれ接続されている。選択トランジスタのゲートは、選択線SGにそれぞれ接続されている。メモリセル列STRの両端は、ビット線BLおよび制御線ARVSSにそれぞれ接続されている。
【0008】
メモリセルの書き込み動作は、書き込むメモリセルに対応するワード線WLに高電圧を供給し、ビット線BLに低電圧を供給し、メモリセルのチャネルからフローティングゲートに電子を注入することで実行される。
メモリセルの読み出し動作は、読み出すメモリセル(例えば図中の丸印)に対応するワード線WL(例えばWL10、WL11)に参照電圧VR(VR1、VR2、VR3のいずれか)を供給し、それ以外のワード線WLおよび選択線SGに参照電圧VR4を供給し、制御線ARVSSに接地電圧を供給することで実行される。読み出すメモリセルの閾値電圧が参照電圧VRより高いときには、メモリセルにチャネルが形成されず、ビット線BLから制御線ARVSSに電流は流れない。読み出すメモリセルの閾値電圧が参照電圧VRより低いときには、メモリセルにチャネルが形成され、ビット線BLから制御線ARVSSに電流は流れる。センスアンプSAは、ビット線BLに流れる電流と参照電流とを比較し、閾値電圧が各参照電圧VRに対して大きいか否かを判定する。そして、メモリセルに記憶されているデータの論理値が判定される。
【0009】
メモリセルの消去動作は、消去するメモリセルの制御ゲートに低電圧を供給し、メモリセルのウエル領域に高電圧を供給し、フローティングゲートに蓄積されている電子を放出することで行う。このとき、消去しないメモリセルの制御ゲートは、例えば、フローティング状態にされる。
【0010】
【発明が解決しようとする課題】
一つの不揮発性メモリセルに多値データを記憶する場合、図14に示したように、複数の参照電圧VR(VR1-VR3)を閾値電圧の分布(L0-L3)の間にそれぞれ位置させる必要がある。このため、多値メモリセルの読み出しマージンは、参照電圧が一つの2値メモリセルに比べて大幅に小さくなる。したがって、半導体製造プロセスの変動によりメモリセルの書き込み特性が変化し、分布L1-L3がシフトした場合、読み出しマージンが不足し、不良を引き起こす可能性がある。
【0011】
図16は、メモリセルの書き込み特性が変化した場合の閾値電圧の分布を示している。図中、破線で示した分布は、図14に示した正常な分布である。
例えば、製造プロセスの変動により、書き込み電圧に対する閾値電圧の変化率が大きくなった場合、分布L1-L3の広がりは大きくなる。この結果、論理"10"に対応する閾値電圧の分布L1の最大値と参照電圧VR2との差(論理"10"の読み出しマージン)は、小さくなる。同様に、論理"01"に対応する閾値電圧の分布L2の最大値と参照電圧VR3との差(論理"01"の読み出しマージン)は、小さくなる。特に、図に示したように分布L2の広がりが大きくなった場合、論理"01"の読み出しマージンがほとんどなくなる可能性がある。
【0012】
一般に、半導体製品は、ウエハ上でのチップの位置、製造ロット内でのウエハの位置、および製造ロットに依存してチップの特性がばらつく。このため、読み出しマージンの減少は、歩留の低下を招く。さらに、歩留の低下により製造コストが増加する。
本発明の別の目的は、不揮発性多値半導体メモリの動作マージンを確保し、製造歩留を向上することにある。
【0013】
【課題を解決するための手段】
請求項1の不揮発性多値半導体メモリは、電気的に書き換え可能な不揮発性の多値メモリセルを有している。プログラム電圧生成回路は、書き込みデータの論理に応じて各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成する。第1記憶部は、メモリセルの閾値電圧を判定するための複数の参照電圧にそれぞれ対応する複数の参照値を記憶する。第1記憶部に記憶された参照値の少なくとも一つは書き換え可能である。参照電圧生成回路は、メモリセルからのデータの読み出し時に、第1記憶部に記憶された参照値に応じて参照電圧をそれぞれ生成する。
【0014】
参照電圧を生成するための参照値が書き換えできるため、予め評価されたメモリセルの特性に応じて、参照値を変更できる。すなわち、参照電圧を半導体メモリの製造後に変更できる。製造プロセスの変動により変化するメモリセルの特性に応じて参照電圧を変更できるため、メモリセルからのデータの読み出しマージンを向上できる。この結果、製造歩留を向上できる。
【0015】
請求項2の不揮発性多値半導体メモリは、電気的に書き換え可能な不揮発性の多値メモリセルを有している。プログラム電圧生成回路は、書き込みデータの論理に応じて各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成する。第2記憶部は、メモリセルの閾値電圧の分布を検証するための複数の検証電圧にそれぞれ対応する複数の検証値を記憶する。第2記憶部に記憶された検証値の少なくとも一つは書き換え可能である。検証電圧生成回路は、メモリセルへのデータの書き込み時に、第2記憶部に記憶された検証値に応じて検証電圧をそれぞれ生成する。
【0016】
検証電圧を生成するための検証値が書き換えできるため、予め評価されたメモリセルの特性に応じて、検証値を変更できる。すなわち、検証電圧を半導体メモリの製造後に変更できる。製造プロセスの変動により変化するメモリセルの特性に応じて検証電圧を変更できるため、書き込みデータの論理値に対応する閾値電圧の分布を、メモリセルの書き込み特性に応じて最適に設定できる。この結果、メモリセルの読み出しマージンを向上でき、製造歩留を向上できる。
【0017】
請求項4の不揮発性多値半導体メモリは、電気的に書き換え可能な不揮発性の多値メモリセルを有している。プログラム電圧生成回路は、書き込みデータの論理に応じて各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成する。プログラム試験回路は、試験モード時に動作し、書き込みデータの論理に応じてメモリセルをそれぞれプログラムし、プログラムされたメモリセルの閾値電圧の分布に基づいて参照電圧の少なくとも一つおよび検証電圧の少なくとも一つを算出する。
【0018】
参照電圧生成回路は、メモリセルからのデータの読み出し時に、メモリセルの閾値電圧を判定するための複数の参照電圧を生成する。参照電圧生成回路は、参照電圧の少なくとも一つを、プログラム試験回路が算出した値に応じて生成する。検証電圧生成回路は、メモリセルへのデータの書き込み時に、メモリセルの閾値電圧がデータに対応する値を超えたことを検証するための複数の検証電圧を生成する。検証電圧生成回路は、検証電圧の少なくとも一つを、プログラム試験回路が算出した値に応じて生成する。
【0019】
このため、半導体メモリの製造後に、プログラム試験回路によりメモリセルの特性を直接評価し、チップ内部で参照電圧および検証電圧を設定できる。製造プロセスの変動により変化するメモリセルの特性に応じて参照電圧および検証電圧を設定できるため、メモリセルからのデータの読み出しマージンを向上できる。また、書き込みデータの論理値に対応する閾値電圧の分布を、メモリセルの書き込み特性に応じて最適に設定できる。この結果、製造歩留を向上できる。
【0020】
さらに、半導体メモリが内蔵するプログラム試験回路により、参照電圧および検証電圧を設定できるため、試験時間を短縮でき、製造コストを削減できる。
また、第1記憶部は、参照電圧にそれぞれ対応する複数の参照値を記憶する。第1記憶部に記憶された参照値の少なくとも一つは書き換え可能である。参照電圧生成回路は、参照電圧を、第1記憶部に記憶された参照値に応じて生成する。
【0021】
参照電圧を外部からも設定可能なため、例えば、半導体メモリの開発時、量産開始時に、メモリセルの特性を容易に評価できる。
請求項5の不揮発性多値半導体メモリでは、第2記憶部は、検証電圧にそれぞれ対応する複数の検証値を記憶する。第2記憶部に記憶された検証値の少なくとも一つは書き換え可能である。検証電圧生成回路は、検証電圧を、第2記憶部に記憶された検証値に応じて生成する。
【0022】
検証電圧を外部からも設定可能なため、例えば、半導体メモリの開発時、量産開始時に、メモリセルの特性を容易に評価できる。
請求項6の不揮発性多値半導体メモリでは、参照電圧のうち最も低い参照電圧および検証電圧のうち最も低い検証電圧は、固定値である。プログラム試験回路は、最も低い参照電圧を除く参照電圧の少なくとも一つを算出するとともに、最も低い検証電圧を除く検証電圧の少なくとも一つを算出する。
【0023】
製造プロセスの変動の影響が少ないメモリセルの特性に対応する参照電圧および検証電圧を固定することで、プログラム試験回路の論理を簡易にできる。この結果、半導体メモリのチップサイズを小さくでき、製造コストを削減できる。
例えば、最も低い参照電圧を接地電圧に固定することで、この参照電圧を容易に生成できる。
【0024】
請求項7の不揮発性多値半導体メモリでは、プログラム試験回路は、固定電圧である最も低い検証電圧を用いてメモリセルをプログラムする。次に、プログラム試験回路は、プログラムされた複数のメモリセルの閾値電圧の最大値を測定し、測定された閾値電圧の最大値に第1マージンを加えて参照電圧の一つを算出する。次に、プログラム試験回路は、算出された参照電圧に第2マージンを加えて次の検証電圧の一つを算出する。この後、プログラム試験回路は、上記動作を繰り返して、参照電圧および検証電圧を算出する。
【0025】
すなわち、プログラム試験回路は、固定電圧である検証電圧から次の参照電圧および検証電圧を順次算出する。このため、簡単な動作フローを繰り返すことで参照電圧および検証電圧を順次算出できる。この結果、プログラム試験回路の論理を簡易にでき、チップサイズを小さくできる。
例えば、メモリセルは、フローティングゲートを有している。第1マージンは、フローティングゲート中の電子数が増加するチャージゲイン特性に応じて設定される。第2マージンは、フローティングゲート中の電子数が減少するチャージロス特性に応じて設定される。
【0026】
請求項8の不揮発性多値半導体メモリでは、参照電圧のうち最も低い参照電圧は、固定値である。プログラム試験回路は、最も低い参照電圧を除く参照電圧の少なくとも一つを算出するとともに、検証電圧の少なくとも一つを算出する。
製造プロセスの変動の影響が少ないメモリセルの特性に対応する参照電圧を固定することで、プログラム試験回路の論理を簡易にできる。この結果、半導体メモリのチップサイズを小さくでき、製造コストを削減できる。
【0027】
例えば、最も低い参照電圧を接地電圧に固定することで、この参照電圧を容易に生成できる。
請求項9の不揮発性多値半導体メモリでは、プログラム試験回路は、固定電圧である最も低い参照電圧に第2マージンを加えて検証電圧の一つを算出する。次に、プログラム試験回路は、算出された検証電圧を用いてプログラムされた複数のメモリセルの閾値電圧の最大値を測定し、測定された閾値電圧の最大値に第1マージンを加えて次の参照電圧の一つを算出する。次に、プログラム試験回路は、算出された参照電圧に第2マージンを加えて検証電圧の別の一つを算出する。この後、プログラム試験回路は、上記動作を繰り返して、参照電圧および検証電圧を算出する。
【0028】
すなわち、プログラム試験回路は、固定電圧である参照電圧から次の検証電圧および参照電圧を順次算出する。このため、簡単な動作フローを繰り返すことで参照電圧および検証電圧を順次算出できる。この結果、プログラム試験回路の論理を簡易にでき、チップサイズを小さくできる。
例えば、メモリセルは、フローティングゲートを有している。第1マージンは、フローティングゲート中の電子数が増加するチャージゲイン特性に応じて設定される。第2マージンは、フローティングゲート中の電子数が減少するチャージロス特性に応じて設定される。
【0029】
請求項10の不揮発性多値半導体メモリでは、導通電圧生成回路は、メモリセルのアクセス時に、メモリセル列の非選択のメモリセルに印加する導通電圧を、論理値にそれぞれ対応する閾値電圧の複数の分布うち、最も閾値電圧の高い分布の最大値に第3マージンを加えることで生成する。メモリセル列は、直列に接続された複数のメモリセルを有している。
【0030】
製造プロセスの変動により変化するメモリセルの閾値電圧の分布に合わせて導通電圧を変更できるため、メモリセルの動作マージンを向上でき、製造歩留を向上できる。
【0031】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図1は、本発明の不揮発性多値半導体メモリの第1の実施形態を示している。不揮発性多値半導体メモリは、シリコン基板上に、CMOSプロセスを使用して、64メガビットのNAND型フラッシュメモリとして形成されている。図中、太線で示した信号線は、複数本で構成されている。図中の二重丸は、外部端子を示している。
【0032】
フラッシュメモリは、内部電圧生成回路10、高電圧生成回路12、状態制御回路14、コマンドレジスタ16、アドレスレジスタ18、ステータスレジスタ20、内部電圧記憶部22、ロウアドレスデコーダ24、コラムアドレスデコーダ26、ページバッファ28、メモリセルアレイ30、およびI/Oバッファ32を有している。
【0033】
内部電圧生成回路10は、参照電圧VR1(0V固定)、参照電圧VR4(導通電圧;4V固定)、および検証電圧VV1(0.3V固定)を生成するとともに、内部電圧記憶部22からの参照値VLR(VLR2、VLR3)および検証値VLV(VLV2、VLV3)に応じて、参照電圧VR2、VR3および検証電圧VV2、VV3を生成する。内部電圧生成回路10は、生成した参照電圧VRおよび検証電圧VVをロウデコーダ24に供給する。すなわち、内部電圧生成回路10は、参照電圧VRを生成する参照電圧生成回路および検証電圧VVを生成する検証電圧生成回路として動作する。参照電圧VR4は、メモリセル列の非選択のメモリセルおよび選択トランジスタに与えられる電圧である。
【0034】
高電圧発生回路12は、状態制御回路14からの制御信号を受け、プログラム電圧等の高電圧を生成し、生成した電圧をロウデコーダ24およびメモリセルアレイ30に供給する。すなわち、高電圧発生回路12は、プログラム電圧生成回路として動作する。
状態制御回路14は、外部端子を介して供給されるコマンド信号CMD1(アドレスラッチイネーブル信号、コマンドラッチイネーブル信号、スペアエリアイネーブル信号、ライトプロテクト信号等)、コマンド信号CMD2(チップイネーブル信号、リードイネーブル信号、ライトイネーブル信号等)、およびコマンドレジスタ16からの制御信号を受け、読み出し動作、書き込み動作(プログラム動作)、および消去動作を実行するためのタイミング信号を生成する。また、状態制御回路14は、チップの状態に応じて、レディー/ビジー信号R/Bを出力する。
【0035】
コマンドレジスタ16は、入出力端子I/Oに供給されるコマンド信号を、I/Oバッファ32を介して受け、受けた信号を状態制御回路14に出力する。アドレスレジスタ18は、入出力端子I/Oに供給されるアドレス信号を、I/Oバッファ32を介して受け、受けた信号をロウアドレスデコーダ24およびコラムウアドレスデコーダ26に出力する。I/Oバッファ32は、入出力端子I/Oを介してコマンド信号、アドレス信号、およびデータ信号を受ける。データ信号は、ページバッファ26に入出力される。
【0036】
内部電圧記憶部22は、後述する試験モード時に、入出力端子I/Oに供給される参照電圧VR2、VR3に対応する参照値VLR2、VLR3および検証電圧VV2、VV3に対応する検証値VLV2、VLV3をI/Oバッファ32を介して受け、受けた値を記憶する。記憶している参照値VLR2-3および検証値VLV2-3は、内部電圧生成回路10に出力される。すなわち、内部電圧記憶部22は、参照値VLRを記憶する第1記憶部および検証値VLVを記憶する第2記憶部として動作する。
【0037】
ロウアドレスデコーダ24は、アドレスレジスタ18からのアドレス信号に応じて所定のワード線を選択する。ロウアドレスデコーダ24は、選択したワード線に参照電圧VR、検証電圧VV、プログラム電圧等を供給する。コラムアドレスデコーダ26は、アドレスレジスタ18からのアドレス信号に応じて所定のビット線を選択する。
【0038】
ページバッファ28は、複数のセンスアンプを有している。ページバッファは、書き込み動作時に、I/Oバッファ32を介して入出力端子I/Oから順次供給される書き込みデータを保持し、保持したデータに応じてビット線の電圧を設定する。また、ページバッファ28は、読み出し動作時に、メモリセルアレイ30からの読み出しデータをセンスアンプで増幅し、増幅したデータをI/Oバッファ32を介して入出力端子I/Oに順次出力する。
【0039】
メモリセルアレイ30は、従来(図15)と同様に構成されている。すなわち、メモリセルアレイ30は、複数のブロックBLK(BLK0、BLK1、...)で構成されている。各ブロックBLKは、複数のメモリセル列STRを有している。メモリセル列STRは、選択トランジスタの間に、複数のメモリセルを直列に接続して構成されている。メモリセルは、制御ゲートおよびフローティングゲートを有している。メモリセルは、電気的書き換え可能な不揮発性の4値メモリセルとして動作する。各メモリセルの制御ゲートは、ワード線WLにそれぞれ接続されている。選択トランジスタのゲートは、選択線SGにそれぞれ接続されている。メモリセル列STRの両端は、ビット線BLおよび制御線ARVSSにそれぞれ接続されている。
【0040】
図2は、第1の実施形態における参照電圧VR2、VR3および検証電圧VV2、VV3の設定の概要を示している。この例では、枠で囲った参照電圧VR2、VR3および検証電圧VV2、VV3は、フラッシュメモリの外部から設定される。参照電圧VR1(0V)、VR4(4V)および検証電圧VV1(0.3V)は、図1に示した内部電圧生成回路10が生成する固定値である。
【0041】
フラッシュメモリは、試験工程において、通常動作では使用されないコマンドにより試験モードに移行された後、LSIテスタを使用して参照電圧VR2、VR3および検証電圧VV2、VV3が設定される。
まず、内部電圧生成回路10が生成する参照電圧VR1および検証電圧VV1を利用して、複数のブロックBLKに論理"10"が書き込まれ、分布L1の特性が測定される(この例では分布L1の幅は0.2V)。複数のブロックBLKの閾値電圧をモニタすることでブロックBLK間のばらつきを考慮して参照電圧および検証電圧を設定できる。
【0042】
次に、メモリセルのチャージゲイン特性を考慮して、分布L1の最大値VT1に第1マージン(0.3V)を加えて参照電圧VR2(0.8V)が算出される。第1マージンは、チャージゲイン特性による閾値電圧の最大変化量(0.2V)に、所定のマージン(設計・製造マージン;0.1V)を加えて算出される。チャージゲイン特性とは、フラッシュメモリの動作により、メモリセルのフローティングゲートに予期せぬ電子が注入されたときの閾値電圧の変化特性である。
【0043】
次に、メモリセルのチャージロス特性を考慮して、参照電圧VR2に第2マージン(0.3V)を加えて、メモリセルに論理"01"を書き込むための検証電圧VV2(1.1V)が算出される。第2マージンは、チャージロス特性による閾値電圧の最大変化量(0.2V)に、所定のマージン(設計・製造マージン;0.1V)を加えて算出される。チャージロス特性とは、フラッシュメモリの動作により、メモリセルのフローティングゲートから予期せぬ電子が放出されたときの閾値電圧の変化特性である。
【0044】
なお、検証電圧VV2は、分布L1の最大値VT1に、第1および第2マージンを加えて算出してもよく、参照電圧VR2に第2マージンを加えて算出してもよい。あるいは、まず、最大値VT1に第1および第2マージンを加えて検証電圧VV2を算出し、参照電圧VR2は、検証電圧VV2から第2マージンを引いて算出してもよい。
【0045】
次に、算出した検証電圧VV2を利用して、複数のブロックBLKに論理"01"が書き込まれ、分布L2の特性が測定される(この例では分布L2の幅は0.2V)。
次に、上述と同様に、メモリセルのチャージゲイン特性を考慮して、分布L2の最大値VT2に第1マージンを加えて参照電圧VR3(1.6V)が算出される。また、メモリセルのチャージロス特性を考慮して、参照電圧VR3に第2マージンを加えて、メモリセルに論理"00"を書き込むための検証電圧VV3(2.0V)が算出される。ここで、分布L3に対するチャージロス特性による閾値電圧の最大変化量は、0.3Vに設定されている。このため、分布L3に対応する第2マージンは、0.4Vになる。
【0046】
そして、LSIテスタにより算出された参照電圧VR2-3に対応する参照値VLR2-3および算出された検証電圧VV2-3に対応する検証値VLV2-3は、試験モード中に、図1に示した内部電圧記憶部22に書き込まれる。このように、メモリセルの特性を直接測定して、参照電圧VR2-3(参照値VLR2-3)および検証電圧VV2-3(検証値VLV2-3)を設定することで、製造プロセスの変動に影響することなく所定の読み出しマージン(この例では、0.3Vまたは0.4V)を常に確保できる。
【0047】
なお、第1マージンおよび第2マージンは、フラッシュメモリを製造する半導体プロセスの開発時またはフラッシュメモリの試作時に決められる。また、参照電圧VR2-3および検証電圧VV2-3は、例えば、各ロット毎に1回算出される。そして、同じ参照電圧VR2-3および検証電圧VV2-3が、ロット内の全てのチップに書き込まれる。
【0048】
参照電圧VR2-3および検証電圧VV2-3は、同一チップ内の複数のブロックBLKの分布L1、L2を測定して算出してもよく、同一ウエハ内の複数のチップの分布L1、L2を測定して算出してもよい。
図3は、製造プロセスの変動により、閾値電圧の分布L1-L3がシフトした場合の参照電圧VR2-3および検証電圧VV2-3の設定の概要を示している。製造プロセスが変動した場合にも、分布L1-L3間の中央に参照電圧VR2-3をそれぞれ設定できる。すなわち、常に所定の読み出しマージンを確保できる。
【0049】
以上、第1の実施形態では、フラッシュメモリの外部から書き換え可能な内部電圧記憶部22を形成した。内部電圧生成回路10は、内部電圧記憶部22に記憶されている参照値VLR2-3および検証値VLV2-3に応じて、参照電圧VR2-3および検証電圧VV2-3を生成した。このため、フラッシュメモリのメモリセルの特性をLSIテスタ等で評価した後に、評価結果に応じて参照電圧VR2-3および検証電圧VV2-3を設定できる。したがって、製造プロセスの変動により変化するメモリセルの特性に応じて参照電圧VR2-3および検証電圧VV2-3を変更できる。書き込みデータの論理値に対応する閾値電圧の分布を、メモリセルの書き込み特性に応じて最適に設定できる。この結果、メモリセルからのデータの読み出しマージンを向上でき、製造歩留を向上できる。
【0050】
図4は、本発明の不揮発性多値半導体メモリの第2の実施形態を示している。第1の実施形態と同じ要素には同じ符号を付け、詳細な説明を省略する。
不揮発性多値半導体メモリは、シリコン基板上に、CMOSプロセスを使用して、64メガビットのNAND型フラッシュメモリとして形成されている。この実施形態では、第1の実施形態の内部電圧生成回路10および内部電圧記憶部22の代わりに、内部電圧生成回路10Bおよび内部電圧記憶部22Bが形成されている。その他の構成は、第1の実施形態と同じである。
【0051】
内部電圧生成回路10Bは、内部電圧記憶部22からの参照値VLR1、VLR2、VLR3、VLR4および検証値VLV1、VLV2、VLV3に応じて、参照電圧VR1、VR2、VR3、VR4および検証電圧VV1、VV2、VV3をそれぞれ生成する。内部電圧生成回路10Bは、生成した参照電圧VRおよび検証電圧VVをロウデコーダ24に供給する。すなわち、内部電圧生成回路10Bは、参照電圧VR1-3を生成する参照電圧生成回路、検証電圧VV1-3を生成する検証電圧生成回路、および参照電圧(導通電圧)VR4を生成する導通電圧生成回路として動作する。
【0052】
内部電圧記憶部22Bは、試験モード時に、入出力端子I/Oに供給される参照電圧VR1、VR2、VR3、VR4に対応する参照値VLR1、VLR2、VLR3、VLR4および検証電圧VV1、VV2、VV3に対応する検証値VLV1、VLV2、VLV3をI/Oバッファ32を介して受け、受けた値を記憶する。記憶している参照値VLR1-4および検証値VLV1-3は、内部電圧生成回路10Bに出力される。すなわち、内部電圧記憶部22は、参照値VLR1-3を記憶する第1記憶部、検証値VLV1-3を記憶する第2記憶部、および参照値(導通値)VLR4を記憶する第3記憶部として動作する。
【0053】
図5は、第2の実施形態における参照電圧VR1-4および検証電圧VV1-3の設定の概要を示している。この例では、枠で囲った全ての参照電圧VR1-4および検証電圧VV1-3は、試験工程においてLSIテスタを使用して、フラッシュメモリの外部から設定される。
まず、フラッシュメモリは、通常動作では使用されないコマンドにより試験モードに移行される。そして、予め評価されたメモリセルの特性に基づいて、参照電圧VR1に対応する参照値VLR1および検証電圧VV1に対応する検証値VLV1が、内部電圧記憶部22Bに書き込まれる。
【0054】
次に、第1の実施形態と同様にして、複数のブロックBLKにおいて、メモリセルの特性が測定され、最適な参照電圧VR2-3および検証電圧VV2-3が算出され、これ等参照電圧VR2-3および検証電圧VV2-3に対応する参照値VLR2-3および検証値VLV2-3が、内部電圧記憶部22Bに書き込まれる。
次に、検証電圧VV3にマージン2.0Vを加えて参照電圧VR4が算出される。そして、参照電圧VR4に対応する参照値VLR4が、内部電圧記憶部22Bに書き込まれる。
【0055】
以上、第2の実施形態においても第1の実施形態と同様の効果を得ることができる。さらに、この実施形態では、全ての参照電圧VR1-4および検証電圧VV1-3を外部から設定できるため、メモリセルの特性に合わせて常に最適な読み出しマージンを確保できる。
内部電圧記憶部22Bに、導通電圧を導通値として記憶する書き換え可能な領域を形成した。このため、製造プロセスの変動により変化するメモリセルの特性に応じて導通電圧を変更できる。したがって、メモリセルからのデータを確実に読み出すことができる。読み出しマージンが向上するため、製造歩留を向上できる。
【0056】
図6は、本発明の不揮発性多値半導体メモリの第3の実施形態を示している。第1の実施形態と同じ要素には同じ符号を付け、詳細な説明を省略する。
不揮発性多値半導体メモリは、シリコン基板上に、CMOSプロセスを使用して、64メガビットのNAND型フラッシュメモリとして形成されている。この実施形態では、第1の実施形態の内部電圧生成回路10、状態制御回路14、コマンドレジスタ16、および内部電圧記憶部22の代わりに、内部電圧生成回路10C、状態制御回路14C、コマンドレジスタ16C、および内部電圧記憶部22Cが形成されている。また、新たにプログラム試験回路34Cおよび判定回路36Cが形成されている。その他の構成は、第1の実施形態と同じである。
【0057】
プログラム試験回路34Cは、試験モード時に動作し、メモリセルの特性に合わせて参照電圧VR2、VR3、VR4および検証電圧VV2、VV3を設定する機能を有している。プログラム試験回路34Cは、試験パターンを生成し、生成した試験パターンを試験コマンド信号TCMD1、TCMD2として、状態制御回路14Cおよびコマンドレジスタ16Cに出力する。プログラム試験回路34Cは、判定回路36Cから出力される試験の結果を示す判定信号JDGに応じて、参照値設定信号SVR2、SVR3および検証値設定信号SVV2、SVV3を出力する。
【0058】
内部電圧生成回路10Cは、参照値VLR2-4および検証値VLV2-3に応じて参照電圧VR2-4、検証電圧VV2-3を生成する。また、内部電圧生成回路10Cは、参照電圧VR1(接地電圧;0V固定)および検証電圧VV1(0.3V固定)を生成する。
状態制御回路14Cおよびコマンドレジスタ16Cは、試験モード時に試験コマンド信号TCMD1、TCMD2を受信し、外部からのコマンド信号CMD1、CMD2の受信を禁止する。すなわち、フラッシュメモリは、試験モード時にプログラム試験回路34Cが生成する試験コマンド信号TCMD1、TCMD2に応じて動作する。
【0059】
判定回路36Cは、プログラム試験回路34Cが閾値電圧の分布(後述する図7に示すL1またはL2)の最大値を求めるときに、ページバッファ28からの読み出しデータに応じて判定信号JDGを出力する。
内部電圧記憶部22Cは、試験モード時に、参照値設定信号SVR2-3および検証値設定信号SVV2-3、または入出力端子I/Oに供給される参照値VLR2-3および検証値VLV2-3を受け、受けた値を記憶する。すなわち、内部電圧記憶部22Cは、プログラム試験回路34Cにより参照値VLR2-3および検証値VLV2-3が設定された後にも、外部から参照値VLR2-3および検証値VLV2-3を書き換え可能である。記憶された参照値VLR2-3および検証値VLV2-3は、内部電圧生成回路10Cに出力される。すなわち、内部電圧記憶部22Cは、参照値VLRを記憶する第1記憶部および検証値VLVを記憶する第2記憶部として動作する。
【0060】
図7は、第3の実施形態における参照電圧VR2-4および検証電圧VV2-3の設定の概要を示している。この例では、枠で囲った参照電圧VR2-4および検証電圧VV2-3は、プログラム試験回路34Cにより設定される。あるいは、参照電圧VR2-4および検証電圧VV2-3は、外部から設定可能である。参照電圧VR1(接地電圧;0V)および検証電圧VV1(0.3V)は、図6に示した内部電圧生成回路10Cが生成する固定値である。
【0061】
図8は、図6に示したプログラム試験回路34Cの動作の概要を示している。フラッシュメモリは、試験工程において、通常動作では使用されないコマンドにより試験モードに移行される。試験モード中に供給された試験コマンドが内部電圧設定コマンドの場合、フラッシュメモリは、プログラム試験回路34Cを動作させる。
【0062】
まず、ステップS10において、プログラム試験回路34Cは、図6に示した状態制御回路14Cおよびコマンドレジスタ16Cに試験コマンド信号TCMD1、TCMD2を出力し、複数のブロックBLKに対して論理"10"を書き込む。メモリセルの閾値電圧は、図7に示した領域L1に分布する。
ステップS20において、プログラム試験回路34Cは、領域L1中で最も高い閾値電圧VT1を見つける。次に、ステップS30において、プログラム試験回路34Cは、閾値電圧VT1から参照電圧VR2および検証電圧VV2を算出する。
【0063】
ステップS40において、プログラム試験回路34Cは、複数のブロックBLKに対して論理"01"を書き込む。メモリセルの閾値電圧は、領域L2に分布する。
ステップS50において、プログラム試験回路34Cは、領域L2中で最も閾値電圧VT2を見つける。次に、ステップS60において、プログラム試験回路34Cは、閾値電圧VT2から参照電圧VR3および検証電圧VV3を算出する。さらに、プログラム試験回路34Cは、算出した検証電圧VV3から参照電圧VR4を算出する。
【0064】
図9は、図8に示したステップS10、S20、S30の詳細を示している。
まず、ステップS11において、ブロックBLKの番号を示すカウンタ値mが"0"にリセットされる。また、検証電圧VV1が0.3Vに設定される。ステップS12において、ブロックBLKmに論理"10"がプログラムされる。
ステップS13において、各メモリセルの閾値電圧が検証電圧VV1を超えたか否かが判定される。閾値電圧が検証電圧VV1を超えたメモリセルについては、論理"10"のプログラムは終了し、処理はステップS14に移行する。閾値電圧が検証電圧VV1以下のメモリセルについては、ステップS12の処理が再び実行される。
【0065】
次に、ステップS14において、カウンタ値mが最大値か否かが判定される。カウンタ値mが最大値でない場合、処理はステップS15に移行する。カウンタ値mが最大値の場合、試験の対象となる全てのブロックBLKに論理"10"がプログラムされたと判定され、処理はステップS21に移行する。ステップS15では、カウンタ値mが"1"増加され、処理は再びステップS12に移行する。
【0066】
ステップS21において、カウンタ値mが"0"にリセットされる。また、分布L1中の閾値電圧の最大値VT1がVVER1(1.5V)に設定される。VVER1は、分布L1の閾値電圧としてあり得ない値である。
ステップS22において、ブロックBLKmの実際のメモリセルにおける分布L1の閾値電圧の最大値L1(max)が、最大値VT1より小さいか否かが判定される。最大値L1(max)が最大値VT1より小さい場合、処理はステップS23に移行する。最大値L1(max)が最大値VT1以上の場合、最大値VT1は実際の最大値L1(max)と等しいと判定され、処理はステップS31に移行する。詳細には、図6に示した判定回路36Cがメモリセルアレイ30からの読み出しデータを期待値と比較する。判定回路36Cは、読み出しデータが期待値と相違したとき(すなわち、フェイルしたとき)、判定信号JDGを出力する。プログラム試験回路34Cは、判定信号JDGを受信したとき、最大値VT1は実際の最大値L1(max)と等しいと判定する。
【0067】
ステップS23において、カウンタ値mが最大値か否かが判定される。カウンタ値mが最大値でない場合、処理はステップS25に移行する。カウンタ値mが最大値の場合、処理はステップS24に移行する。ステップS25では、カウンタ値mが"1"増加され、処理は再びステップS22に移行する。ステップS24では、最大値VT1が0.1V減らされ、処理は再びステップS22に移行する。
【0068】
なお、上述したステップS22-S25は、メモリセルの閾値電圧の最大値L1(max)をブロックBLKm毎に求めるフローを示している。実際には、評価する全てのブロックBLK中の最大の閾値電圧が最大値VT1になる。
ステップS31において、閾値電圧の最大値VT1に0.3Vが加えられ、参照電圧VR2が算出される。同様に、最大値VT1に0.6Vが加えられ、検証電圧VV2が算出される。算出された参照電圧VR2および検証電圧VV2は、それぞれ参照値設定信号SVR2および検証値設定信号SVV2として、内部電圧記憶部22Cに書き込まれる。この後、処理はステップS41に移行する。
【0069】
図10に示したステップS41において、カウンタ値mが"0"にリセットされる。ステップS42におて、ブロックBLKmに論理"10"がプログラムされる。
ステップS43において、各メモリセルの閾値電圧が検証電圧VV2を超えたか否かが判定される。閾値電圧が検証電圧VV2を超えたメモリセルについては、論理"10"のプログラムは終了し、処理はステップS44に移行する。閾値電圧が検証電圧VV2以下のメモリセルについては、ステップS42の処理が再び実行される。
【0070】
次に、ステップS44において、カウンタ値mが最大値か否かが判定される。カウンタ値mが最大値でない場合、処理はステップS45に移行する。カウンタ値mが最大値の場合、試験の対象となる全てのブロックBLKに論理"10"がプログラムされたと判定され、処理はステップS51に移行する。ステップS45では、カウンタ値mが"1"増加され、処理は再びステップS42に移行する。
【0071】
ステップS51において、カウンタ値mが"0"にリセットされる。また、分布L2中の閾値電圧の最大値VT2がVVER2(2.1V)に設定される。VVER2は、分布L2の閾値電圧としてあり得ない値である。
ステップS52において、ブロックBLKmの実際のメモリセルにおける分布L2の閾値電圧の最大値L2(max)が、最大値VT2より小さいか否かが判定される。最大値L2(max)が最大値VT2より小さい場合、処理はステップS53に移行する。最大値L2(max)が最大値VT2以上の場合、最大値VT2は実際の最大値L2(max)と等しいと判定され、処理はステップS61に移行する。なお、ステップS52の判定も、ステップS22と同様に判定回路36Cを用いて行われる。
【0072】
ステップS53において、カウンタ値mが最大値か否かが判定される。カウンタ値mが最大値でない場合、処理はステップS55に移行する。カウンタ値mが最大値の場合、処理はステップS54に移行する。ステップS55では、カウンタ値mが"1"増加され、処理は再びステップS52に移行する。ステップS54では、最大値VT2が0.1V減らされ、処理は再びステップS52に移行する。
【0073】
なお、上述したステップS52-S55は、メモリセルの閾値電圧の最大値L2(max)をブロックBLKm毎に求めるフローを示している。実際には、評価する全てのブロックBLK中の最大の閾値電圧が最大値VT2になる。
ステップS61において、閾値電圧の最大値VT2に0.3Vが加えられ、参照電圧VR3が算出される。同様に、最大値VT2に0.7Vが加えられ、検証電圧VV3が算出される。さらに、検証電圧VV3に2Vが加えられ、参照電圧VR4(導通電圧)が算出される。算出された参照電圧VR3、VR4および検証電圧VV3は、それぞれ参照値設定信号SVR3、SVR4および検証値設定信号SVV3として、内部電圧記憶部22Cに書き込まれる。
【0074】
そして、試験モードにおいて、参照電圧VR2-4および検証電圧VV2-3が設定される。
以上、第3の実施形態においても、第1および第2の実施形態と同様の効果を得ることができる。さらに、試験モード時に動作し、メモリセルの閾値電圧の分布L1、L2に基づいて参照電圧VR2-4および検証電圧VV2-3を算出するプログラム試験回路34Cを形成した。このため、製造プロセスの変動により変化するメモリセルの特性に応じて、フラッシュメモリの製造後に参照電圧VR2-4および検証電圧VV2-3を設定できる。したがって、メモリセルからのデータの読み出しマージンを向上できる。また、書き込みデータの論理値に対応する閾値電圧の分布を、メモリセルの書き込み特性に応じて最適に設定できる。この結果、製造歩留を向上できる。
【0075】
さらに、参照電圧VR2-4および検証電圧VV2-3を設定するプログラム試験回路34Cをフラッシュメモリに内蔵したので、例えば、簡易なLSIテスタによりフラッシュメモリを試験モードに移行させるだけで、参照電圧VR2-4および検証電圧VV2-3を設定できる。このため、一度に多数のフラッシュメモリの参照電圧VR2-4および検証電圧VV2-3を設定できる。この結果、試験時間を短縮でき、製造コストを削減できる。
【0076】
内部電圧記憶部22Cはフラッシュメモリの外部から書き換え可能なため、例えば、半導体メモリの開発時、量産開始時に、メモリセルの特性を容易に評価できる。
製造プロセスの変動の影響が少ないメモリセルの特性に対応する参照電圧VR1および検証電圧VV1を接地電圧と、0.3Vに固定した。このため、プログラム試験回路34Cの論理を簡易にできる。この結果、フラッシュメモリのチップサイズを小さくでき、製造コストを削減できる。
【0077】
プログラム試験回路34Cを動作させて、固定電圧である検証電圧VV1から次の参照電圧VR2-4および検証電圧VV2-3を順次算出した。このため、簡単な動作フローを繰り返すことで参照電圧VR2-4および検証電圧VV2-3を順次算出できる。この結果、プログラム試験回路34Cの論理を簡易にでき、チップサイズを小さくできる。
【0078】
図11は、本発明の不揮発性多値半導体メモリの第4の実施形態を示している。第1および第3の実施形態と同じ要素には同じ符号を付け、詳細な説明を省略する。
不揮発性多値半導体メモリは、シリコン基板上に、CMOSプロセスを使用して、64メガビットのNAND型フラッシュメモリとして形成されている。この実施形態では、第3の実施形態のプログラム試験回路34C、内部電圧生成回路10C、および内部電圧記憶部22Cの代わりに、プログラム試験回路34D、内部電圧生成回路10D、および内部電圧記憶部22Dが形成されている。また、新たにマージン記憶部38Dが形成されている。その他の構成は、第3の実施形態と同じである。
【0079】
プログラム試験回路34Dは、試験モード時に動作し、メモリセルの特性およびマージン記憶部38Dからの第1マージンVCG1、VCG2、第2マージンVCL1、VCL2、VCL3および第3マージンVGBに応じて、参照電圧VR2-3、検証電圧VV1-3および参照電圧VR4を設定する機能を有している。第1マージンVCG1、VCG2は、チャージゲイン特性による閾値電圧の最大変化量(0.2V)に、所定のマージン(設計・製造マージン;0.1V)を加えた値である。第2マージンVCL1、VCL2、VCL3は、チャージロス特性による閾値電圧の最大変化量(0.2Vまたは0.3V)に、所定のマージン(設計・製造マージン;0.1V)を加えた値である。第3マージンVGBは、プログラム可能な最大の閾値電圧と参照電圧VR4との差に対応する値であり、例えば2Vに設定されている。
【0080】
また、プログラム試験回路34Dは、試験の結果を示す判定回路36Cからの判定信号JDGに応じて、参照値設定信号SVR2-4および検証値設定信号SVV1-3を出力する。その他の機能は、第3の実施形態のプログラム試験回路34Cとほぼ同じである。
内部電圧生成回路10Dは、参照値VLR2-4および検証値VLV1-3に応じて参照電圧VR1-4、検証電圧VV1-3を生成する。また、内部電圧生成回路10Dは、参照電圧(導通電圧)VR4を生成する導通電圧生成回路として動作する。
【0081】
マージン記憶部38Dは、フローティングゲートを有する複数の不揮発性メモリセルを有している。マージン記憶部38Dは、試験モード時に、入出力端子I/Oに供給される第1マージンVCG1-2、第2マージンVCL1-3および第3マージンVGBをI/Oバッファ32を介して受け、受けた値を不揮発性メモリセルに記憶する。記憶しているマージンVCG1-2、VCL1-3、VGBは、プログラム試験回路34Dに出力される。すなわち、マージン記憶部38Dは、第1マージンVCG1-2を記憶する第1マージン記憶部、第2マージンVCL1-3を記憶する第2マージン記憶部および第3マージンVGBを記憶する第3マージン記憶部として動作する。
【0082】
図12は、第4の実施形態における参照電圧VR2-4および検証電圧VV1-3の設定の概要を示している。この例では、枠で囲った参照電圧VR2-4および検証電圧VV1-3は、プログラム試験回路34Dにより設定される。参照電圧VR1(接地電圧;0V)は、図11に示した内部電圧生成回路10Dが生成する固定値である。
図13は、図11に示したプログラム試験回路34Dの動作の概要を示すフローチャートである。この実施形態では、プログラム試験回路34Dは、ステップS1、S2を行った後、ステップS10、S20、S30D、S40、S50、S60D、S70Dを行う。ステップS10、S20、S40、S50は、第3の実施形態(図8)と同一である。
【0083】
フラッシュメモリは、試験工程において、通常動作では使用されないコマンドにより試験モードに移行される。試験モード中に供給された試験コマンドが内部電圧設定コマンドの場合、フラッシュメモリは、プログラム試験回路34Dを動作させる。
まず、ステップS1において、プログラム試験回路34Dは、マージン記憶部38Dから第1マージンVCG1-2、第2マージンVCL1-3および第3マージンVGBを読み込む。
【0084】
次に、ステップS2において、プログラム試験回路34Dは、固定値である参照電圧VR1に第2マージンVCL1を加えて、検証電圧VV1を算出する。次に、ステップS10-S20が行われる。
この後、ステップS30Dにおいて、プログラム試験回路34Dは、領域L1中で最も高い閾値電圧VT1および第1マージンVCG1、第2マージンVCL2から参照電圧VR2および検証電圧VV2を算出する。次に、ステップS40-S50が行われる。
【0085】
次に、ステップS60Dにおいて、プログラム試験回路34Dは、領域L2中で最も高い閾値電圧VT2および第1マージンVCG2、第2マージンVCL3から参照電圧VR3および検証電圧VV3を算出する。
次に、ステップS70Dにおいて、プログラム試験回路34Dは、領域L3中で最も高い閾値電圧VT3に第3マージンVGBを加えて、参照電圧VR4を算出する。
【0086】
算出された参照電圧VR2-4および検証電圧VV1-3は、参照値VLR2-4(参照値設定信号SVR2-4)および検証値VLV1-3(検証値設定信号SVV1-3)として内部電圧記憶部22Dに書き込まれる。その後、通常動作モードにおいて、内部電圧生成回路10Dは、内部電圧記憶部22Dに記憶されている参照値VLR2-4および検証値VLV1-3に応じて、参照電圧VR2-4および検証電圧VV1-3を生成する。
【0087】
以上、第4の実施形態においても、第3の実施形態と同様の効果を得ることができる。さらに、フラッシュメモリの外部から書き換え可能なマージン記憶部38Dを形成したので、メモリセルのチャージゲイン特性およびチャージロス特性に応じて、参照電圧VRおよび検証電圧VVを調整できる。
なお、上述した実施形態では、本発明を4値を記憶する不揮発性メモリセルを有するフラッシュメモリに適用した例について述べた。本発明はこれに限定されるものではない。例えば、8値以上を記憶する不揮発性メモリセルを有するフラッシュメモリに適用してもよい。
【0088】
上述した実施形態では、本発明をフラッシュメモリに適用した例について述べた。本発明はこれに限定されるものではない。例えば、システムLSIに搭載されるフラッシュメモリコアに適用してもよい。
上述した実施形態では、本発明をNAND型のフラッシュメモリに適用した例について述べた。本発明はこれに限定されるものではない。例えば、NOR型のフラッシュメモリに適用してもよい。さらに、フラッシュメモリ以外の不揮発性半導体メモリに適用してもよい。
【0089】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
以上の実施形態において説明した発明を整理して、付記として開示する。
(付記1) 電気的に書き換え可能な不揮発性の多値メモリセルと、
書き込みデータの論理に応じて前記各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成するプログラム電圧生成回路と、
前記メモリセルの閾値電圧を判定するための複数の参照電圧にそれぞれ対応する複数の参照値を記憶するとともに、該参照値の少なくとも一つを書き換え可能な第1記憶部と、
前記メモリセルからのデータの読み出し時に、前記第1記憶部に記憶された前記参照値に応じて前記参照電圧をそれぞれ生成する参照電圧生成回路とを備えていることを特徴とする不揮発性多値半導体メモリ。
(付記2) 電気的書き換え可能な不揮発性の多値メモリセルと、
書き込みデータの論理に応じて前記各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成するプログラム電圧生成回路と、
前記メモリセルの閾値電圧の分布を検証するための複数の検証電圧にそれぞれ対応する複数の検証値を記憶するとともに、該検証値の少なくとも一つを書き換え可能な第2記憶部と、
前記メモリセルへのデータの書き込み時に、前記第2記憶部に記憶された前記検証値に応じて前記検証電圧をそれぞれ生成する検証電圧生成回路とを備えていることを特徴とする不揮発性多値半導体メモリ。
(付記3) 電気的書き換え可能な不揮発性の多値メモリセルと、
書き込みデータの論理に応じて前記各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成するプログラム電圧生成回路と、
前記メモリセルからのデータの読み出し時に、前記メモリセルの閾値電圧を判定するための複数の参照電圧を生成する参照電圧生成回路と、
前記メモリセルへのデータの書き込み時に、前記メモリセルの閾値電圧が該データに対応する値を超えたことを検証するための複数の検証電圧を生成する検証電圧生成回路と、
試験モード時に動作し、前記メモリセルを前記書き込みデータの論理に応じてそれぞれプログラムし、プログラムされたメモリセルの閾値電圧の分布に基づいて前記参照電圧の少なくとも一つおよび前記検証電圧の少なくとも一つを算出するプログラム試験回路とを備え、
前記参照電圧生成回路は、前記参照電圧の少なくとも一つを、前記プログラム試験回路が算出した値に応じて生成し、
前記検証電圧生成回路は、前記検証電圧の少なくとも一つを、前記プログラム試験回路が算出した値に応じて生成することを特徴とする不揮発性多値半導体メモリ。
(付記4) 付記3記載の不揮発性多値半導体メモリにおいて、
前記参照電圧にそれぞれ対応する複数の参照値を記憶するとともに、該参照値の少なくとも一つを書き換え可能な第1記憶部を備え、
前記参照電圧生成回路は、前記参照電圧を、前記第1記憶部に記憶された前記参照値に応じて生成することを特徴とする不揮発性多値半導体メモリ。
(付記5) 付記3記載の不揮発性多値半導体メモリにおいて、
前記検証電圧にそれぞれ対応する複数の検証値を記憶するするとともに、該検証値の少なくとも一つを書き換え可能な第2記憶部を備え、
前記検証電圧生成回路は、前記検証電圧を、前記第2記憶部に記憶された前記検証値に応じて生成することを特徴とする不揮発性多値半導体メモリ。
(付記6) 付記3記載の不揮発性多値半導体メモリにおいて、
前記参照電圧のうち最も低い参照電圧および前記検証電圧のうち最も低い検証電圧は、固定値であり、
前記プログラム試験回路は、前記最も低い参照電圧を除く参照電圧の少なくとも一つを算出するとともに、前記最も低い検証電圧を除く検証電圧の少なくとも一つを算出することを特徴とする不揮発性多値半導体メモリ。
(付記7) 付記6記載の不揮発性多値半導体メモリにおいて、
前記プログラム試験回路は、前記検証電圧の一つを用いて前記メモリセルをプログラムする動作、プログラムされた複数の前記メモリセルの閾値電圧の最大値を測定する動作、測定された閾値電圧の最大値に第1マージンを加えて前記参照電圧の一つを算出する動作、および算出された参照電圧に第2マージンを加えて次の前記検証電圧の一つを算出する動作を繰り返して、前記参照電圧および前記検証電圧を算出することを特徴とする不揮発性多値半導体メモリ。
(付記8) 付記3記載の不揮発性多値半導体メモリにおいて、
前記参照電圧のうち最も低い参照電圧は、固定値であり、
前記プログラム試験回路は、前記最も低い参照電圧を除く参照電圧の少なくとも一つを算出するとともに、前記検証電圧の少なくとも一つを算出することを特徴とする不揮発性多値半導体メモリ。
(付記9) 付記8記載の不揮発性多値半導体メモリにおいて、
前記プログラム試験回路は、前記参照電圧の一つに第2マージンを加えて前記検証電圧の一つを算出する動作、算出された検証電圧を用いてプログラムされた複数の前記メモリセルの閾値電圧の最大値を測定する動作、および測定された閾値電圧の最大値に第1マージンを加えて次の前記参照電圧の一つを算出する動作を繰り返して、前記参照電圧および前記検証電圧を算出することを特徴とする不揮発性多値半導体メモリ。
(付記10) 付記6または付記8記載の不揮発性多値半導体メモリにおいて、前記最も低い参照電圧は、接地電圧に固定されていることを特徴とする不揮発性多値半導体メモリ。
【0090】
(付記11) 付記7または付記9記載の不揮発性多値半導体メモリにおいて、
前記メモリセルは、フローティングゲートを有し、
前記第1マージンは、前記フローティングゲート中の電子数が増加するチャージゲイン特性に応じて設定されることを特徴とする不揮発性多値半導体メモリ。(付記12) 付記7または付記9記載の不揮発性多値半導体メモリにおいて、
前記メモリセルは、フローティングゲートを有し、
前記第2マージンは、前記フローティングゲート中の電子数が減少するチャージロス特性に応じて設定されることを特徴とする不揮発性多値半導体メモリ。
【0091】
(付記13) 付記3記載の不揮発性多値半導体メモリにおいて、
直列に接続された複数の前記メモリセルを含む複数のメモリセル列と、
前記メモリセルのアクセス時にメモリセル列の非選択のメモリセルに印加する導通電圧を、前記論理値にそれぞれ対応する閾値電圧の複数の分布うち最も閾値電圧の高い分布の最大値に第3マージンを加えることで生成する導通電圧生成回路とを備えていることを特徴とする不揮発性多値半導体メモリ。
(付記14) 付記1ないし付記3のいずれか1項記載の不揮発性多値半導体メモリにおいて、
直列に接続された複数の前記メモリセルを含む複数のメモリセル列と、
前記メモリセルのアクセス時に、メモリセル列の非選択のメモリセルに印加する導通電圧を生成する導通電圧生成回路と、
前記導通電圧を導通値として記憶するとともに、書き換え可能な第3記憶部を備え、
前記導通電圧生成回路は、前記第3記憶部に記憶された前記導通値に応じて前記導通電圧を生成することを特徴とする不揮発性多値半導体メモリ。
【0092】
付記14の不揮発性多値半導体メモリでは、第3記憶部は、導通電圧を導通値として記憶する。第3記憶部に記憶された導通値は、書き換え可能である。導通電圧生成回路は、直列に接続された複数のメモリセルを有するメモリセル列のアクセス時に、メモリセル列の非選択のメモリセルに印加する導通電圧を第3記憶部に記憶された導通値に応じて生成する。このため、非選択のメモリセルに印加する導通電圧を半導体メモリの製造後に変更できる。製造プロセスの変動により変化するメモリセルの特性に応じて導通電圧を変更できるため、メモリセルからのデータを確実に読み出すことができる。読み出しマージンが向上するため、製造歩留を向上できる。
【0093】
【発明の効果】
請求項1の不揮発性多値半導体メモリでは、製造プロセスの変動により変化するメモリセルの特性に応じて参照電圧を変更できるため、メモリセルからのデータの読み出しマージンを向上できる。この結果、製造歩留を向上できる。
請求項2の不揮発性多値半導体メモリでは、製造プロセスの変動により変化するメモリセルの特性に応じて検証電圧を変更できるため、書き込みデータの論理値に対応する閾値電圧の分布を、メモリセルの書き込み特性に応じて最適に設定できる。この結果、メモリセルの読み出しマージンを向上でき、製造歩留を向上できる。
【0094】
請求項4の不揮発性多値半導体メモリでは、半導体メモリの製造後に、プログラム試験回路によりメモリセルの特性を直接評価し、参照電圧および検証電圧を設定できる。製造プロセスの変動により変化するメモリセルの特性に応じて参照電圧および検証電圧を設定できるため、メモリセルからのデータの読み出しマージンを向上できる。また、書き込みデータの論理値に対応する閾値電圧の分布を、メモリセルの書き込み特性に応じて最適に設定できる。この結果、製造歩留を向上できる。さらに、半導体メモリが内蔵するプログラム試験回路により、参照電圧および検証電圧を設定できるため、試験時間を短縮でき、製造コストを削減できる。
【0095】
また、参照電圧を外部からも設定可能なため、例えば、半導体メモリの開発時、量産開始時に、メモリセルの特性を容易に評価できる。
請求項5の不揮発性多値半導体メモリでは、検証電圧を外部からも設定可能なため、例えば、半導体メモリの開発時、量産開始時に、メモリセルの特性を容易に評価できる。
【0096】
請求項6の不揮発性多値半導体メモリでは、プログラム試験回路の論理を簡易にできる。この結果、半導体メモリのチップサイズを小さくでき、製造コストを削減できる。
請求項7の不揮発性多値半導体メモリでは、簡単な動作フローを繰り返すことで参照電圧および検証電圧を順次算出できる。この結果、プログラム試験回路の論理を簡易にでき、チップサイズを小さくできる。
【0097】
請求項8の不揮発性多値半導体メモリでは、プログラム試験回路の論理を簡易にできる。この結果、半導体メモリのチップサイズを小さくでき、製造コストを削減できる。
請求項9の不揮発性多値半導体メモリでは、簡単な動作フローを繰り返すことで参照電圧および検証電圧を順次算出できる。この結果、プログラム試験回路の論理を簡易にでき、チップサイズを小さくできる。
【0098】
請求項10の不揮発性多値半導体メモリでは、製造プロセスの変動により変化するメモリセルの閾値電圧の分布に合わせて導通電圧を変更できるため、メモリセルの動作マージンを向上でき、製造歩留を向上できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示すブロック図である。
【図2】第1の実施形態における参照電圧および検証電圧の設定の概要を示す説明図である。
【図3】第1の実施形態における参照電圧および検証電圧の設定の別の例を示す説明図である。
【図4】本発明の第2の実施形態を示すブロック図である。
【図5】第2の実施形態における参照電圧および検証電圧の設定の概要を示す説明図である。
【図6】本発明の第3の実施形態を示すブロック図である。
【図7】第3の実施形態における参照電圧および検証電圧の設定の概要を示す説明図である。
【図8】第3の実施形態におけるプログラム試験回路の動作の概要を示すフローチャートである。
【図9】第3の実施形態におけるプログラム試験回路の動作の詳細を示すフローチャートである。
【図10】第3の実施形態におけるプログラム試験回路の動作の詳細を示すフローチャートである。
【図11】本発明の第3の実施形態を示すブロック図である。
【図12】第3の実施形態における参照電圧および検証電圧の設定の概要を示す説明図である。
【図13】第4の実施形態におけるプログラム試験回路の動作の概要を示すフローチャートである。
【図14】従来の4値NAND型フラッシュメモリにおけるメモリセルの閾値電圧の分布を示す説明図である。
【図15】従来のNAND型フラッシュメモリのメモリセルアレイの概要を示す回路図である。
【図16】図14において、メモリセルの書き込み特性が変化したときの閾値電圧の分布を示す説明図である。
【符号の説明】
10、10B、10C、10D 内部電圧生成回路
12 高電圧生成回路
14、14C 状態制御回路
16、16C コマンドレジスタ
18 アドレスレジスタ
20 ステータスレジスタ
22、22B、22C、22D 内部電圧記憶部
24 ロウアドレスデコーダ
26 コラムアドレスデコーダ
28 ページバッファ
30 メモリセルアレイ
32 I/Oバッファ
34C、34D プログラム試験回路
36C 判定回路
38D マージン記憶部
BLK(BLK0、BLK1、...) ブロック
JDG 判定信号
L1、L2、L3 分布
STR メモリセル列
SVR2、SVR3 参照値設定信号
SVV2、SVV3 検証値設定信号
TCMD1、TCMD2 試験コマンド信号
VCG1、VCG2 第1マージン
VCL1、VCL2、VCL3 第2マージン
VGB 第3マージン
VLR(VLR1、VLR2、VLR3、VLR4) 参照値
VLV(VLV1、VLV2、VLV3) 検証値
VR(VR1、VR2、VR3) 参照電圧
VR4 参照電圧(導通電圧)
VT1、VT2 最大値
VV(VV1、VV2、VV3) 検証電圧

Claims (11)

  1. 電気的に書き換え可能な不揮発性の多値メモリセルと、
    書き込みデータの論理に応じて前記各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成するプログラム電圧生成回路と、
    前記メモリセルの閾値電圧を判定するための、前記メモリセルの閾値電圧分布の測定結果から算出された複数の参照電圧を示す複数の参照値を個別に記憶するとともに、該参照値の少なくとも一つを書き換え可能な第1記憶部と、
    前記メモリセルからのデータの読み出し時に、前記第1記憶部に記憶された前記複数の参照値のいずれかに応じて前記参照電圧を生成する参照電圧生成回路とを備えていることを特徴とする不揮発性多値半導体メモリ。
  2. 電気的書き換え可能な不揮発性の多値メモリセルと、
    書き込みデータの論理に応じて前記各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成するプログラム電圧生成回路と、
    前記メモリセルの閾値電圧の分布を検証するための、前記メモリセルの閾値電圧分布の測定結果から算出された複数の検証電圧を示す複数の検証値を個別に記憶するとともに、該検証値の少なくとも一つを書き換え可能な第2記憶部と、
    前記メモリセルへのデータの書き込み時に、前記第2記憶部に記憶された前記複数の検証値のいずれかに応じて前記検証電圧を生成する検証電圧生成回路とを備えていることを特徴とする不揮発性多値半導体メモリ。
  3. 請求項1または請求項2記載の不揮発性多値半導体メモリにおいて、
    直列に接続された複数の前記メモリセルを含む複数のメモリセル列と、
    前記メモリセルのアクセス時に、メモリセル列の非選択のメモリセルに印加する導通電圧を生成する導通電圧生成回路と、
    前記メモリセルの閾値電圧分布の測定結果から算出された前記導通電圧を導通値として記憶するとともに、書き換え可能な第3記憶部を備え、
    前記導通電圧生成回路は、前記第3記憶部に記憶された前記導通値に応じて前記導通電圧を生成することを特徴とする不揮発性多値半導体メモリ。
  4. 電気的書き換え可能な不揮発性の多値メモリセルと、
    書き込みデータの論理に応じて前記各メモリセルの閾値電圧を変更するために、複数のプログラム電圧を生成するプログラム電圧生成回路と、
    前記メモリセルからのデータの読み出し時に、前記メモリセルの閾値電圧を判定するための複数の参照電圧を生成する参照電圧生成回路と、
    前記メモリセルへのデータの書き込み時に、前記メモリセルの閾値電圧が該データに対応する値を超えたことを検証するための複数の検証電圧を生成する検証電圧生成回路と、
    試験モード時に動作し、前記メモリセルを前記書き込みデータの論理に応じてそれぞれプログラムし、プログラムされたメモリセルの閾値電圧の分布の測定結果に基づいて前記参照電圧の少なくとも一つおよび前記検証電圧の少なくとも一つを算出するプログラム試験回路と、
    前記プログラム試験回路が算出した参照電圧を含む前記複数の参照電圧を示す複数の参照値を個別に記憶するとともに、該参照値の少なくとも一つを書き換え可能な第1記憶部とを備え、
    前記参照電圧生成回路は、前記参照電圧を、前記第1記憶部に記憶された前記複数の参照値のいずれかに応じて生成し、
    前記検証電圧生成回路は、前記検証電圧の少なくとも一つを、前記プログラム試験回路が算出した値に応じて生成することを特徴とする不揮発性多値半導体メモリ。
  5. 請求項4記載の不揮発性多値半導体メモリにおいて、
    前記プログラム試験回路が算出した検出電圧を含む前記複数の検証電圧を示す複数の検証値を個別に記憶するとともに、該検証値の少なくとも一つを書き換え可能な第2記憶部を備え、
    前記検証電圧生成回路は、前記検証電圧を、前記第2記憶部に記憶された前記複数の検証値のいずれかに応じて生成することを特徴とする不揮発性多値半導体メモリ。
  6. 請求項4記載の不揮発性多値半導体メモリにおいて、
    前記参照電圧のうち最も低い参照電圧および前記検証電圧のうち最も低い検証電圧は、固定値であり、
    前記プログラム試験回路は、前記最も低い参照電圧を除く参照電圧の少なくとも一つを算出するとともに、前記最も低い検証電圧を除く検証電圧の少なくとも一つを算出することを特徴とする不揮発性多値半導体メモリ。
  7. 請求項6記載の不揮発性多値半導体メモリにおいて、
    前記プログラム試験回路は、前記検証電圧の一つを用いて前記メモリセルをプログラムする動作、プログラムされた複数の前記メモリセルの閾値電圧の最大値を測定する動作、測定された閾値電圧の最大値に第1マージンを加えて前記参照電圧の一つを算出する動作、および算出された参照電圧に第2マージンを加えて次の前記検証電圧の一つを算出する動作を繰り返して、前記参照電圧および前記検証電圧を算出することを特徴とする不揮発性多値半導体メモリ。
  8. 請求項4記載の不揮発性多値半導体メモリにおいて、
    前記参照電圧のうち最も低い参照電圧は、固定値であり、
    前記プログラム試験回路は、前記最も低い参照電圧を除く参照電圧の少なくとも一つを算出するとともに、前記検証電圧の少なくとも一つを算出することを特徴とする不揮発性多値半導体メモリ。
  9. 請求項8記載の不揮発性多値半導体メモリにおいて、
    前記プログラム試験回路は、前記参照電圧の一つに第2マージンを加えて前記検証電圧の一つを算出する動作、算出された検証電圧を用いてプログラムされた複数の前記メモリセルの閾値電圧の最大値を測定する動作、および測定された閾値電圧の最大値に第1マージンを加えて次の前記参照電圧の一つを算出する動作を繰り返して、前記参照電圧および前記検証電圧を算出することを特徴とする不揮発性多値半導体メモリ。
  10. 請求項4記載の不揮発性多値半導体メモリにおいて、
    直列に接続された複数の前記メモリセルを含む複数のメモリセル列と、
    前記メモリセルのアクセス時に、メモリセル列の非選択のメモリセルに印加する導通電圧を生成する導通電圧生成回路と、
    前記メモリセルの閾値電圧分布の測定結果から算出された前記導通電圧を導通値として記憶するとともに、書き換え可能な第3記憶部を備え、
    前記導通電圧生成回路は、前記第3記憶部に記憶された前記導通値に応じて前記導通電圧を生成することを特徴とする不揮発性多値半導体メモリ。
  11. 請求項10記載の不揮発性多値半導体メモリにおいて、
    前記プログラム試験回路は、前記導通電圧を、前記論理値にそれぞれ対応する閾値電圧の複数の分布うち最も閾値電圧の高い分布の最大値に第3マージンを加えることで算出し、算出した前記導通電圧を前記第3記憶部に記憶するために前記導通値として出力することを特徴とする不揮発性多値半導体メモリ。
JP2002062915A 2002-03-08 2002-03-08 不揮発性多値半導体メモリ Expired - Fee Related JP4068863B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002062915A JP4068863B2 (ja) 2002-03-08 2002-03-08 不揮発性多値半導体メモリ
US10/299,756 US6747894B2 (en) 2002-03-08 2002-11-20 Nonvolatile multilevel cell memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002062915A JP4068863B2 (ja) 2002-03-08 2002-03-08 不揮発性多値半導体メモリ

Publications (2)

Publication Number Publication Date
JP2003263897A JP2003263897A (ja) 2003-09-19
JP4068863B2 true JP4068863B2 (ja) 2008-03-26

Family

ID=27784910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002062915A Expired - Fee Related JP4068863B2 (ja) 2002-03-08 2002-03-08 不揮発性多値半導体メモリ

Country Status (2)

Country Link
US (1) US6747894B2 (ja)
JP (1) JP4068863B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069377B2 (en) * 2003-05-08 2006-06-27 Micron Technology, Inc. Scratch control memory array in a flash memory device
US7372731B2 (en) * 2003-06-17 2008-05-13 Sandisk Il Ltd. Flash memories with adaptive reference voltages
JP2005085428A (ja) * 2003-09-11 2005-03-31 Renesas Technology Corp 不揮発性半導体記憶装置
US9654544B2 (en) * 2004-07-19 2017-05-16 International Business Machines Corporation Time-out management for session dependent applications
ITMI20042473A1 (it) * 2004-12-23 2005-03-23 Atmel Corp Sistema per l'effettuazione di verifiche rapide durante la configurazione delle celle di riferimento flash
KR100590388B1 (ko) * 2005-03-10 2006-06-19 주식회사 하이닉스반도체 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법
KR100616214B1 (ko) * 2005-06-30 2006-08-28 주식회사 하이닉스반도체 멀티-레벨 셀을 가지는 플래시 메모리 장치의 프로그램제어 회로 및 그 프로그램 제어 방법
US20070076478A1 (en) * 2005-09-30 2007-04-05 Sigmatel, Inc. System and method of memory block management
JP2007102865A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 半導体集積回路装置
KR100784861B1 (ko) * 2005-10-10 2007-12-14 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
JP4999921B2 (ja) * 2006-05-12 2012-08-15 アノビット テクノロジーズ リミテッド メモリ素子用の歪み推定と誤り訂正符号化の組み合せ
JP5095131B2 (ja) * 2006-05-31 2012-12-12 株式会社東芝 半導体記憶装置
US7352628B2 (en) * 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
US7616483B2 (en) * 2006-07-03 2009-11-10 Sandisk Corporation Multi-bit-per-cell flash memory device with an extended set of commands
KR100769776B1 (ko) * 2006-09-29 2007-10-24 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법
WO2008140171A1 (en) 2007-05-14 2008-11-20 Samsung Electronics Co., Ltd. Apparatus for reading data and method using the same
JP2009123292A (ja) * 2007-11-15 2009-06-04 Toshiba Corp 半導体記憶装置
US7602639B2 (en) * 2007-12-14 2009-10-13 Spansion Llc Reading electronic memory utilizing relationships between cell state distributions
KR101437102B1 (ko) 2008-01-08 2014-09-05 삼성전자주식회사 메모리 장치 및 멀티 비트 셀 특성 추정 방법
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US7808836B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Non-volatile memory with adaptive setting of state voltage levels
TWI410975B (zh) * 2008-04-29 2013-10-01 Sandisk Il Ltd 具有狀態電壓位準的調適性設定之非揮發性記憶體及其方法
KR101076079B1 (ko) * 2009-02-02 2011-10-21 주식회사 하이닉스반도체 페이지 버퍼 회로 및 불휘발성 메모리 소자
US8159881B2 (en) 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
US8351258B1 (en) 2010-01-22 2013-01-08 Marvell International Ltd. Adapting read reference voltage in flash memory device
KR20120119533A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
CN111066087A (zh) 2019-10-29 2020-04-24 长江存储科技有限责任公司 用于对存储器设备进行编程的方法
US11996131B2 (en) * 2022-01-04 2024-05-28 Ferroelectric Memory Gmbh Preconditioning operation for a memory cell with a spontaneously-polarizable memory element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339023B1 (ko) * 1998-03-28 2002-09-18 주식회사 하이닉스반도체 문턱전압을조절할수있는플래쉬메모리장치의센싱회로
JP3776307B2 (ja) * 2000-04-26 2006-05-17 沖電気工業株式会社 不揮発性メモリアナログ電圧書き込み回路
KR100386296B1 (ko) * 2000-12-30 2003-06-02 주식회사 하이닉스반도체 멀티레벨을 가지는 플래쉬 메모리를 프로그램/리드하기위한 회로 및 그 방법

Also Published As

Publication number Publication date
JP2003263897A (ja) 2003-09-19
US6747894B2 (en) 2004-06-08
US20030169621A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
JP4068863B2 (ja) 不揮発性多値半導体メモリ
US7652928B2 (en) Semiconductor memory device and control method of the same
KR100721012B1 (ko) 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US7532520B2 (en) Semiconductor memory device and control method of the same
JP5095131B2 (ja) 半導体記憶装置
JP5292052B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
US7843724B2 (en) Nonvolatile semiconductor memory and data reading method
KR101434399B1 (ko) 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
JP3833970B2 (ja) 不揮発性半導体メモリ
JP5196965B2 (ja) 不揮発性半導体記憶装置
JP2009140564A (ja) Nand型フラッシュメモリおよびメモリシステム
JP2009266349A (ja) 不揮発性半導体記憶装置
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
US9236146B2 (en) Single check memory devices and methods
JP2008016112A (ja) 半導体記憶装置
JP2007207343A (ja) 不揮発性半導体記憶装置
JP4270898B2 (ja) 不揮発性半導体記憶装置
JP2007164892A (ja) 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置
US7796441B2 (en) Method of reading configuration data in flash memory device
JP2008262623A (ja) 不揮発性半導体記憶装置
KR101435889B1 (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
US8542536B2 (en) System and method for detecting disturbed memory cells of a semiconductor memory device
JP2011253579A (ja) 半導体記憶装置
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
TWI796099B (zh) 半導體裝置及抹除方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees