TWI410975B

TWI410975B - 具有狀態電壓位準的調適性設定之非揮發性記憶體及其方法

Info

Publication number: TWI410975B
Application number: TW98113899A
Authority: TW
Inventors: Mark Murin; Menahem Lasser
Original assignee: Sandisk Il Ltd
Priority date: 2008-04-29
Filing date: 2009-04-27
Publication date: 2013-10-01
Also published as: TW201007744A; KR20110018336A; CN102027548B; KR101606168B1; CN102027548A; EP2274746A1; JP2011519110A; WO2009133553A1; JP5410507B2

Description

具有狀態電壓位準的調適性設定之非揮發性記憶體及其方法

本發明係關於一種記憶體裝置。

本申請案與同其一起申請之同在申請中之共同受讓的名為「Method for Adaptive Setting of State Voltage Levels in Non-Volatile Memory」的美國專利申請案______(檔案號碼SAND-01301US0)有關，其以引用的方式併入本文中。

在各種電子裝置中使用半導體記憶體已變得日益風行。舉例而言，非揮發性半導體記憶體用於蜂巢式電話、數位相機、個人數位助理、行動計算裝置、非行動計算裝置及其他裝置中。電可抹除可程式化唯讀記憶體(EEPROM)及快閃記憶體在最風行之非揮發性半導體記憶體當中。與傳統之全特徵化EEPROM對比，在快閃記憶體(亦為一種類型之EEPROM)的情況下，可在一個步驟中抹除整個記憶體陣列之內容或記憶體之一部分的內容。

傳統EEPROM及快閃記憶體兩者利用浮動閘極，該浮動閘極定位於半導體基板中之一通道區域上方且與該通道區域絕緣。浮動閘極定位於源極區域與汲極區域之間。控制閘極提供於浮動閘極上方且與浮動閘極絕緣。由此所形成之電晶體的臨限電壓(V_TH )受保留於浮動閘極上之電荷的量控制。亦即，在接通電晶體之前必須施加至控制閘極以准許電晶體之源極與汲極之間的傳導之電壓的最小量受浮動閘極上之電荷含量控制。

一些EEPROM及快閃記憶體裝置具有用以儲存兩個電荷範圍之浮動閘極，且因此，記憶體元件可在兩個狀態(例如，抹除狀態及程式化狀態)之間程式化/抹除。因為每一記憶體元件可儲存一個資料位元，所以有時將此快閃記憶體裝置稱作二進位快閃記憶體裝置。

按照慣例，將每單元儲存一個位元之記憶體稱作「單級單元」(SLC)記憶體，且將每單元儲存一個以上位元之記憶體稱作「多級單元」(MLC)記憶體。舉例而言，當每一MLC記憶體元件可置放在對應於四個相異臨限電壓範圍之四個離散電荷帶中之一者中時，該記憶體元件可儲存兩個資料位元。

通常，在程式化操作期間施加至控制閘極之程式化電壓V_PGM 作為量值隨時間增大的一系列脈衝而施加。在一可能的方法中，脈衝之量值隨著每一連續脈衝按預定步長(例如，0.2V至0.4V)而增大。V_PGM 可施加至快閃記憶體元件之控制閘極。在程式化脈衝之間的週期中，進行驗證操作。亦即，在連續程式化脈衝之間讀取並行地經程式化之一元件群組中之每一元件的程式化位準，以判定其是等於還是大於元件經程式化所至的驗證位準。對於多狀態快閃記憶體元件之陣列而言，可對於元件之每一狀態執行驗證步驟，以判定該元件是否已達到其資料相關聯驗證位準。舉例而言，能夠在四個狀態中儲存資料之多狀態記憶體元件可能需要對三個比較點執行驗證操作。

此外，當程式化EEPROM或快閃記憶體裝置(諸如，反及串中之反及快閃記憶體裝置)時，通常將V_PGM 施加至控制閘極且使位元線接地，從而使得將來自一單元或記憶體元件(例如，儲存元件)之通道的電子注入至浮動閘極中。當電子在浮動閘極中累積時，浮動閘極變得帶負電荷且記憶體元件的臨限電壓得以升高以使得認為記憶體元件處於程式化狀態中。可在名為「Source Side Self Boosting Technique for Non-Volatile Memory」之美國專利第6,859,397號及名為「Detecting Over Programmed Memory」之美國專利申請公開案第2005/0024939號(2005年2月3日公開)中找到關於此程式化的更多資訊；該等案之全部內容皆以引用的方式併入本文中。

此外，在讀取操作期間，將讀取參考電壓施加至待讀取之儲存元件的一集合，且做出關於哪一讀取參考電壓使得儲存元件變得導電的判定。讀取參考電壓經設定以允許區分儲存元件之資料狀態。

然而，在程式化、驗證及讀取期間使用之電壓通常為固定的且不說明臨限電壓分佈可變化之事實。舉例而言，臨限電壓分佈可歸因於諸如程式化干擾(program disturb)之問題而變化。結果，固定之程式化、驗證及讀取電壓之使用導致非最佳化效能。

本發明提供一種設定(諸如)用於寫入、讀取及驗證操作之電壓位準以最佳化效能的非揮發性儲存系統。

在一實施例中，一種儲存系統包括：為多級儲存元件之非揮發性儲存元件之各別集合；一非揮發性儲存位置；及至少一控制電路。該至少一控制電路：a)量測非揮發性儲存元件之各別集合的各別臨限電壓分佈，b)基於各別臨限電壓分佈來判定非揮發性儲存元件之每一各別集合之電壓的各別集合，其中電壓之各別集合係對於非揮發性儲存元件的各別集合而經客製化，c)在非揮發性儲存位置中儲存電壓之每一集合，及d)在儲存之後，自非揮發性儲存位置獲得電壓之各別集合中的至少一者，及使用電壓之各別集合中的該至少一者來執行一涉及非揮發性儲存元件之各別集合中的至少一者的寫入操作。

在另一實施例中，一種儲存系統包括：為多級儲存元件之非揮發性儲存元件之各別集合；一非揮發性儲存位置；及至少一控制電路。該至少一控制電路：a)量測非揮發性儲存元件之各別集合的各別臨限電壓分佈，其中量測包括將資料寫入至非揮發性儲存元件之各別集合，b)基於各別臨限電壓分佈來判定非揮發性儲存元件之每一各別集合之電壓的各別集合，其中電壓之各別集合係對於非揮發性儲存元件的各別集合而經客製化，c)在非揮發性儲存位置中儲存電壓之每一集合，及d)在儲存之後，自非揮發性儲存位置獲得電壓之各別集合中的至少一者，及使用電壓之各別集合中的該至少一者來存取非揮發性儲存元件之各別集合中的至少一者。

另一實施例包括獨立記憶體裝置之一集合。每一各別記憶體裝置包括：非揮發性儲存元件之一或多個各別集合，其中非揮發性儲存元件為多級儲存元件；一各別非揮發性儲存位置；及至少一控制電路。該至少一控制電路：(a)量測該記憶體裝置中之非揮發性儲存元件之該一或多個各別集合的一或多個各別臨限電壓分佈，(b)基於各別臨限電壓分佈來判定非揮發性儲存元件之每一各別集合之電壓的各別集合，(c)將非揮發性儲存元件之每一各別集合之電壓的各別集合儲存於各別非揮發性儲存位置中，及(d)在儲存之後，自各別非揮發性儲存位置獲得電壓之各別集合中的至少一者，及使用電壓之各別集合中的該至少一者來執行一涉及非揮發性儲存元件之該一或多個各別集合的寫入操作。此外，電壓之各別集合針對非揮發性儲存元件之每一各別集合而經客製化，且在獨立記憶體裝置當中變化。

另一實施例包括獨立記憶體裝置之一集合。每一各別記憶體裝置包括：非揮發性儲存元件之一或多個各別集合，其中非揮發性儲存元件為多級儲存元件；一各別非揮發性儲存位置；及至少一控制電路。該至少一控制電路：(a)量測該記憶體裝置中之非揮發性儲存元件之該一或多個各別集合的一或多個各別臨限電壓分佈，量測包括將資料寫入至非揮發性儲存元件之該一或多個各別集合，(b)基於各別臨限電壓分佈來判定非揮發性儲存元件之每一各別集合之電壓的各別集合，(c)將非揮發性儲存元件之每一各別集合之電壓的各別集合儲存於各別非揮發性儲存位置中，及(d)在儲存之後，自各別非揮發性儲存位置獲得電壓之各別集合中的至少一者，及使用電壓之各別集合中的該至少一者來存取非揮發性儲存元件之該一或多個各別集合。此外，電壓之各別集合針對非揮發性儲存元件之每一各別集合而經客製化，且在獨立記憶體裝置當中變化。

提供用於執行本文中所提供之方法的相應方法、系統及電腦或處理器可讀儲存裝置。

一適用於實施本發明之記憶體系統之一實例使用反及快閃記憶體結構，其包括在兩個選擇閘極之間串聯配置多個電晶體。串聯之電晶體及選擇閘極被稱作反及串。圖1為展示一反及串之俯視圖。圖2為其等效電路。圖1及圖2中所描繪之反及串包括串聯及夾於第一選擇閘極120與第二選擇閘極122之間的四個電晶體100、102、104及106。選擇閘極120閘控至位元線126之反及串連接。選擇閘極122閘控至源極線128之反及串連接。藉由將適當電壓施加至控制閘極120CG來控制選擇閘極120。藉由將適當電壓施加至控制閘極122CG來控制選擇閘極122。電晶體100、102、104及106中之每一者具有一控制閘極及一浮動閘極。電晶體100具有控制閘極100CG及浮動閘極100FG。電晶體102包括控制閘極102CG及浮動閘極102FG。電晶體104包括控制閘極104CG及浮動閘極104FG。電晶體106包括控制閘極106CG及浮動閘極106FG。控制閘極100CG連接至字線WL3，控制閘極102CG連接至字線WL2，控制閘極104CG連接至字線WL1，且控制閘極106CG連接至字線WL0。亦可將控制閘極提供作為字線之部分。在一實施例中，電晶體100、102、104及106各自為儲存元件，其亦被稱作記憶體單元。在其他實施例中，儲存元件可包括多個電晶體或可不同於圖1及圖2中所描繪之彼儲存元件。選擇閘極120連接至選擇線SGD(汲極選擇閘極)。選擇閘極122連接至選擇線SGS(源極選擇閘極)。

圖3為描繪三個反及串之電路圖。使用反及結構之快閃記憶體系統的典型架構將包括若干反及串。舉例而言，在具有許多反及串之記憶體陣列中展示三個反及串320、340及360。反及串中之每一者包括兩個選擇閘極及四個儲存元件。儘管為簡單起見說明四個儲存元件，但(例如)現代反及串可具有達至三十二或六十四個儲存元件。

舉例而言，反及串320包括選擇閘極322及327以及儲存元件323至326，反及串340包括選擇閘極342及347以及儲存元件343至346，反及串360包括選擇閘極362及367以及儲存元件363至366。每一反及串藉由其選擇閘極(例如，選擇閘極327、347或367)而連接至源極線。選擇線SGS用以控制源極側選擇閘極。各種反及串320、340及360藉由選擇閘極322、342、362等中之選擇電晶體而連接至各別位元線321、341及361。汲極選擇線SGD控制此等選擇電晶體。在其他實施例中，在反及串當中，選擇線未必需要為共同的；亦即，可為不同反及串提供不同選擇線。字線WL3連接至儲存元件323、343及363之控制閘極。字線WL2連接至儲存元件324、344及364之控制閘極。字線WL1連接至儲存元件325、345及365之控制閘極。字線WL0連接至儲存元件326、346及366之控制閘極。如可見，每一位元線及各別反及串包含儲存元件之陣列或集合的行。字線(WL3、WL2、WL1及WL0)包含該陣列或集合之列。每一字線連接列中之每一儲存元件的控制閘極。或者，控制閘極可由字線自身提供。舉例而言，字線WL2提供儲存元件324、344及364之控制閘極。實務上，在一字線上可存在數千個儲存元件。

每一儲存元件可儲存資料。舉例而言，當儲存一個位元之數位資料時，將儲存元件之可能臨限電壓(V_TH )的範圍劃分成兩個範圍，對該兩個範圍指派邏輯資料「1」及「0」。在反及類型快閃記憶體之一實例中，V_TH 在抹除儲存元件之後為負，且經界定為邏輯「1」。V_TH 在程式化操作之後為正，且經界定為邏輯「0」。當V_TH 為負且嘗試讀取時，儲存元件將接通以指示正儲存邏輯「1」。當V_TH 為正且嘗試讀取操作時，儲存元件將不接通，此指示儲存邏輯「0」。儲存元件亦可儲存多個位準之資訊，例如多個位元之數位資料。在此狀況下，將V_TH 值之範圍劃分為資料位準之數目。舉例而言，若儲存四個位準之資訊，則將存在經指派至資料值「11」、「10」、「01」及「00」的四個V_TH 範圍。在反及類型記憶體之一實例中，V_TH 在抹除操作之後為負且經界定為「11」。正V_TH 值用於「10」、「01」及「00」之狀態。經程式化至儲存元件中之資料與該元件之臨限電壓範圍之間的特定關係視對於儲存元件所採用的資料編碼方案而定。舉例而言，美國專利第6,222,762號及美國專利第7,237,074號描述用於多狀態快閃儲存元件之各種資料編碼方案，該等專利之全部內容皆以引用的方式併入本文中。

於美國專利第5,386,422號、第5,570,315號、第5,774,397號、第6,046,935號、第6,456,528號及第6,522,580號中提供反及類型快閃記憶體及其操作之相關實例，該等專利中之每一者以引用的方式併入本文中。

當程式化快閃儲存元件時，將程式化電壓施加至儲存元件之控制閘極，且使與儲存元件相關聯之位元線接地。將來自通道之電子注入至浮動閘極中。當電子累積於浮動閘極中時，浮動閘極變得帶負電荷，且儲存元件之V_TH 升高。為了將程式化電壓施加至正經程式化之儲存元件的控制閘極，將彼程式化電壓施加於適當字線上。如上文所論述，反及串中之每一者中之一儲存元件共用同一字線。舉例而言，當程式化圖3之儲存元件324時，程式化電壓亦將施加至儲存元件344及364之控制閘極。未選定之儲存元件344及364經受程式化干擾。程式化干擾在歸因於對選定字線施加相對高的程式化電壓而疏忽地程式化同一字線上的未選定儲存元件作為選定儲存元件時出現。

圖4描繪形成於基板上之反及串的橫截面圖。該視圖為簡化的且未按比例繪製。反及串400包括形成於基板490上之源極側選擇閘極406、汲極側選擇閘極424及八個儲存元件408、410、412、414、416、418、420及422。許多源極/汲極區域(其之一實例為源極/汲極區域430)提供於每一儲存元件及選擇閘極406及424之任一側上。在一方法中，基板490使用三重井技術，其包括n井區域494內之p井區域492，n井區域494又處於p型基板區域496內。反及串及其非揮發性儲存元件可至少部分地形成於p井區域上。除具有V_BL 之電位的位元線426之外，還提供具有V_SOURCE 之電位的源極供應線404。電壓亦可經由端子402施加至p井區域492，且經由端子403施加至n井區域494。

在讀取操作期間，在選定字線(在此實例中為WL3)上提供控制閘極電壓V_CG ，WL3與儲存元件414及未圖示之其他儲存元件相關聯。此外，記起儲存元件之控制閘極可作為字線之一部分而提供。舉例而言，WL0、WL1、WL2、WL3、WL4、WL5、WL6及WL7可分別經由儲存元件408、410、412、414、416、418、420及422之控制閘極延伸。在一可能方案中，將讀取導通電壓V_READ 施加至與反及串400相關聯之剩餘字線。分別將V_SGS 及V_SGD 施加至選擇閘極406及424。

圖5描繪儲存元件之區塊。在一實例實施中，可將反及快閃EEPROM分割成1,024個區塊。可同時抹除儲存於每一區塊中之資料。在一實施例中，區塊為同時抹除之儲存元件的最小單位。在此實例中，在每一區塊中，存在對應於位元線BL0、BL1、...、BL4255之4,256個行。在一被稱作全位元線(ABL)架構之實施例中，可在讀取及程式化操作期間同時選擇一區塊之所有位元線，且可同時程式化沿共同字線且連接至任何位元線之儲存元件。

在所提供之實例中，八個儲存元件經串聯連接以形成反及串，且存在八個資料字線WL0至WL7。反及串亦可包括虛設儲存元件及相關聯字線。在其他實施例中，反及串可具有八個以上或以下資料儲存元件。資料記憶體單元可儲存使用者或系統資料。虛設記憶體單元通常不用以儲存使用者或系統資料。

每一反及串之一端子經由汲極選擇閘極(連接至選擇閘極汲極線SGD)連接至相應位元線，且另一端子經由源極選擇閘極(連接至選擇閘極源極線SGS)連接至共同源極505。因此，共同源極505耦接至每一反及串。

在一被稱作奇偶架構之實施例中，將位元線劃分成偶數位元線(BLe)及奇數位元線(BLo)。在此狀況下，在一時間程式化沿共同字線且連接至奇數位元線之儲存元件，而在另一時間程式化沿共同字線且連接至偶數位元線之儲存元件。在每一區塊中，將行劃分成偶數行及奇數行。

在讀取及程式化操作之一組態期間，同時選擇4,256個儲存元件。選定之儲存元件具有同一字線且由此為共同實體頁之部分。因此，可同時讀取或程式化亦形成一邏輯頁之532個位元組的資料，且記憶體之一區塊可儲存至少八個邏輯頁。在此實例中，實體頁與邏輯頁為相同的，但大體而言此並非所要求的。舉例而言，實體頁可包括多個邏輯頁。邏輯頁通常為同時寫入(程式化)之儲存元件的最小集合。對於多狀態儲存元件，當每一儲存元件儲存兩個資料位元(其中此等兩個位元中之每一者儲存於不同頁中)時，一個區塊儲存十六個邏輯頁。亦可使用其他大小的區塊及頁。

對於ABL或奇偶架構，可藉由將p井升高至抹除電壓(例如，20V)且使選定區塊之字線接地而抹除儲存元件。源極線及位元線為浮動的。可每一次對一區塊執行抹除，或在一些快閃記憶體裝置中-每一次對數個區塊執行抹除。電子自儲存元件之浮動閘極傳送至p井區域，以使得儲存元件之V_TH 變為負。

在讀取及驗證操作中，選擇閘極(SGD及SGS)連接至在2.5V至4.5V範圍中之電壓，且未選定字線升高至讀取導通電壓V_READ (通常為在4.5V至6V範圍中之電壓)，以使電晶體作為導通閘極而操作。選定字線連接至一電壓，對於每一讀取及驗證操作指定該電壓之位準以判定相關儲存元件之V_TH 是高於還是低於此位準。舉例而言，在兩位準儲存元件之讀取操作中，可使選定字線接地，以使得偵測到V_TH 是否高於0V。在兩位準儲存元件之驗證操作中，舉例而言，選定字線連接至0.8V，以使得驗證V_TH 是否已達到至少0.8V。源極及p井處於0V。將選定位元線預充電至(例如)0.7V之位準。若V_TH 高於字線上之讀取或驗證位準，則與所關注之儲存元件相關聯之位元線的電位位準由於非導電儲存元件而維持高位準。另一方面，若V_TH 低於讀取或驗證位準，則相關位元線之電位位準減小至低位準(例如，小於0.5V)，因為導電儲存元件使位元線放電。藉此，在一可能實施中，連接至位元線之電壓比較器感測放大器可偵測儲存元件之狀態。如同程式化一樣，可基於每頁而執行讀取操作。

根據此項技術中已知之技術來執行上文所描述之抹除、讀取及驗證操作的許多細節。因此，熟習此項技術者可使所解釋之細節中的許多變化。亦可使用此項技術中已知之其他抹除、讀取及驗證技術。

圖6a至圖6c係關於程式化干擾可如何改變非揮發性儲存元件之一集合的臨限電壓分佈，且係關於一種用於解決此問題之程序。圖6a描繪非揮發性儲存元件之一集合的初始臨限電壓分佈與相應驗證及讀取電壓。儲存元件之臨限電壓為在施加至儲存元件之控制閘極時將通道狀態自非導電狀態改變至導電狀態的最低電壓。浮動閘極中所截獲之負電荷的量影響此電壓：電荷愈多，單元之臨限電壓愈高。

最常見種類之多級單元(MLC)類型裝置在浮動閘極中使用四個電荷量(包括零電荷)，因此四個電壓位準可表示狀態，由此MLC儲存元件儲存兩個資料位元。大體而言，可使用2^N 個電壓位準來表示每儲存元件N 個位元。預期較新的裝置使用八個或八個以上電壓位準。每儲存元件使用大量位元允許以高資料密度產生快閃裝置且由此降低每快閃裝置的總成本。注意，多級資料儲存器與(諸如)用於一些NROM裝置中之多位元資料儲存器有區別。此多位元資料儲存器涉及各自對應於0或1之電荷位準。舉例而言，當MLC儲存元件儲存兩個資料位元時，多級資料儲存器涉及對應於00、01、10及11之電荷位準的範圍。

具有四個狀態之MLC裝置中的讀取操作使用三個參考電壓位準，具有八個狀態之MLC裝置使用七個參考電壓位準，且大體而言，每單元儲存N 個位元(其由2^N 個狀態表示)之裝置對於讀取操作使用2^N -1個參考電壓位準。

在圖6a中，曲線圖包括表示臨限電壓之x軸及表示儲存元件之數目的y軸。實例MLC裝置包括八個狀態(狀態0至狀態7)、相關聯驗證電壓V_V1 至V_V7 ，及相關聯讀取電壓V_R1 至V_R7 。隨著每一儲存元件經程式化至所要電壓群組，每一狀態之分佈為相對窄的。此外，用於讀取儲存元件之相應參考電壓(例如，V_R1 至V_R7 )處於電壓群組之間，通常恰好在先前分佈上方，例如，V_R1 處於狀態0與狀態1之間，恰好在狀態0之分佈上方，V_R2 處於狀態1與狀態2之間，恰好在狀態1之分佈上方，以此類推。

如所提及，程式化干擾可引起臨限電壓分佈的顯著改變。程式化干擾在歸因於對選定字線施加相對高的程式化電壓而疏忽地程式化同一字線上的未選定儲存元件作為選定儲存元件時出現。程式化干擾由此傾向於升高儲存元件之臨限電壓。此外，最低狀態(例如，抹除狀態)傾向於升高至最大且因此可用作儲存元件之一集合中已經歷之程式化干擾之量的最差狀況指示符。對快閃記憶體裝置所執行之量測展示程式化干擾之量在不同記憶體裝置之間、在同一裝置內之不同區塊之間，及甚至在同一區塊內之不同字線之間顯著變化。為了確保所有記憶體裝置在可靠性(例如，最小數目之錯誤)方面的最佳效能，需要對於所有裝置將程式化干擾保持在類似位準或將電壓位準(例如，驗證及/或讀取)調適至特定裝置、區塊及/或字線中之程式化干擾的實際值。本文中提供一種用於控制程式化干擾及用於將程式化干擾與驗證及/或讀取電壓位準匹配的技術。更大體而言，該技術客製化用於存取儲存元件之一集合的驗證及/或讀取電壓位準。

圖6b描繪經歷程式化干擾之非揮發性儲存元件之一集合的臨限電壓分佈。所描繪之讀取參考電壓V_R1 至V_R7 與圖6a中之讀取參考電壓相同。此處，較低狀態之臨限電壓分佈與圖6a中所展示之分佈相比歸因於程式化干擾而為較寬的且向上移位。程式化干擾對於低電壓狀態通常為顯著的，而上態大體不因程式化干擾而受損害。注意，在一些狀況下，鄰近資料狀態之分佈亦可重疊。此處，可見，若圖6a之相同讀取電壓用以讀取圖6b中所表示之資料狀態，則讀取錯誤(在此實例中，至少對於讀取電壓V_R1 至V_R5 )可產生。較低臨限電壓分佈重疊讀取電壓V_R1 至V_R5 中之每一者。對比而言，在此實例中，較低臨限電壓分佈不重疊讀取電壓V_R6 及V_R7 。

此外，程式化干擾之效應對於儲存元件之不同集合可不同。舉例而言，儲存元件之不同集合的臨限電壓分佈可(諸如)在裝置、區塊及/或字線位準上變化。因此，若使用讀取電壓之同一、固定的集合，則此情形可導致非最佳結果，諸如在讀取操作期間引起錯誤。此外，諸如溫度改變及程式化/抹除循環之數目的其他因素，及區塊中之儲存元件的(諸如)基於儲存元件對反及串之源極或汲極之接近的相對位置可影響程式化干擾。

圖6c描繪圖6b之臨限電壓分佈的量測及相應讀取電壓的設定。

量測實際臨限分佈之程序涉及在獨立讀取操作中讀取記憶體裝置，其中讀取操作之數目係基於分佈量測之所要解析度。若(例如)記憶體裝置使用八個狀態，其表示每儲存元件三個位元，且每狀態需要十個點的解析度，則對於七十九個電壓臨限位準中之每一者執行讀取操作。在圖6c中，每一點表示一讀取點，且實線與圖6b中之實線相同。可提供直方圖，其中每一柱(bin)之高度指示臨限電壓處於由該柱所指定之範圍中的儲存元件的數目。可將儲存元件之給定集合的最適當讀取位準判定(例如)為鄰近狀態之間的最小值。當存在最小值之範圍時，兩個資料狀態之間的最適當讀取位準可恰好在該兩個狀態中之較低者的分佈上方。此處，已將讀取位準V'_R1 至V'_R5 移位至相對於圖6b之位準的最佳位準，而V_R6 及V_R7 未改變。若使用圖6b之讀取位準，則實質讀取錯誤將產生。大體而言，需要將讀取位準儘可能置於靠近先前位準處以亦允許最大資料保留移位。

大體而言，獲得儲存元件之一集合的「臨限電壓分佈」涉及將儲存元件之臨限電壓的範圍劃分成多個子範圍，及接著對每一子範圍中之儲存元件之出現的各別數目進行計數。有可能對儲存元件之該集合中的儲存元件之全部或僅一部分的出現進行計數。亦有可能對子範圍之僅一部分(例如，一或多個子範圍)的出現進行計數，且將結果外插至其他子範圍。

在一方法中，提供當前裝置、區塊及/或字線之程式化干擾的線上評估及經評估之程式化干擾之電壓位準設定的調整。可(例如)基於逐區塊量測每一製成記憶體裝置的實際程式化干擾，且可在電壓位準設定(不同資料狀態之讀取及驗證電壓)與為彼區塊所量測之程式化干擾之間進行匹配。此等「每區塊匹配」之電壓位準設定可接著用於後續程式化及讀取操作。為了處置程式化干擾，必須修改驗證電壓或讀取電壓或兩者。

可將程式化干擾之值界定為所有資料狀態存在之一頁中的抹除狀態之臨限電壓分佈的寬度。亦即，經程式化至該頁之資料包括所有可能資料狀態的表示。根據ECC校正能力，可認為臨限電壓分佈達至單元之特定百分位數。可藉由將資料(例如)隨機地程式化至記憶體裝置，接著讀取所有資料狀態之臨限電壓分佈及考慮抹除狀態之寬度而獲得程式化干擾值。預設電壓位準設定可用於此程式化。

一旦獲得抹除位準臨限電壓分佈之寬度，便可判定剩餘資料狀態之電壓位準設定。可存在用於電壓位準之計算的兩種方法，即「固定程式化干擾」及「固定電壓窗」方法。兩種方法具有同一原理。

第一，識別對於除抹除狀態以外的所有資料狀態可用的電壓窗。可將可用電壓窗界定為抹除狀態之「末端」(最右側)電壓(例如，程式化干擾值)與最高可能資料狀態之驗證電壓(其在存在八個資料狀態時為V_V7 )之間的距離。亦可將電壓窗界定為在抹除狀態之最低(最左側)電壓處開始。

第二，將資料狀態之間的此窗與此等狀態之相對資料保留移位成比例劃分。對於區塊之特定條件(例如，寫入/抹除循環)之儲存元件的資料保留移位及給定保留時間視儲存元件臨限電壓而定-臨限電壓愈高，移位愈大。此依賴性之量化特性為技術特定的且可(例如)由測試及/或理論計算獲得。資料狀態之間的可用電壓窗的劃分可根據此等特性。

第三，基於以上內容判定每一狀態之讀取位準及驗證位準。兩種上述方法之間的差異如下。在固定程式化干擾方法中，藉由修改電壓窗(例如，藉由修改最高資料狀態之驗證電壓位準)而將程式化干擾值調諧至預定的固定值。由一應力引起程式化干擾現象，該應力由在程式化期間施加至字線之高程式化電壓在抹除狀態中之儲存元件上誘發。此外，當施加至字線之程式化電壓較高時(諸如，當正將選定儲存元件程式化至最高資料狀態時)，程式化干擾較高。此意謂，可藉由改變最高資料狀態之驗證位準來控制程式化干擾。可實施迭代程序以獲得所要程式化干擾值。舉例而言，若程式化干擾過高，則可降低最高資料狀態之驗證位準。接著，(例如)藉由判定臨限電壓分佈而再次判定程式化干擾，以判定其是否靠近所要位準。若程式化干擾仍過高，則可再次降低最高資料狀態之驗證位準。

注意，所有狀態之驗證位準可藉由一為線性或非線性之已知功能而彼此相關且與可用電壓窗相關。舉例而言，歸因於較高狀態之較高資料保留丟失，通常設定驗證位準以為較高狀態比為較低狀態提供相對多的間隔。因此，一旦整個電壓窗為已知的，便可計算讀取電壓或驗證電壓。

在固定電壓窗方法中，最高資料狀態之驗證位準在預設值處保持固定，從而導致如所量測之程式化干擾，其可在字線之間、區塊之間及/或裝置之間不同。可變程式化干擾值可導致資料狀態之剩餘部分的可變狀態寬度。

在實例方法中，可在記憶體裝置之製造階段或在記憶體裝置已運輸至最終使用者之後執行調整電壓位準設定的程序。此外，若需要，則可在不同時間重複該調整。或，可對於記憶體裝置之壽命僅執行該調整一次。事實上，隨著記憶體裝置經受額外程式化-抹除循環，減輕程式化干擾，以使得可能不需要後續調整。

舉例而言，一旦將裝置運輸至最終使用者，不同事件(諸如，溫度改變、通過許多程式化循環、自最後寫入資料起通過特定量之時間等等)便可觸發該調整。為了此目的，提供適當追蹤組件及/或程序。在一方法中，可使用一種可靠的程式化方法(其類似於快閃內部參數在ROM熔絲處的儲存)而對於每一裝置區塊將經調整之電壓值儲存於記憶體裝置中。當區塊正經定址以用於程式化或讀取時，此等區塊特定值可進一步經擷取及用於記憶體裝置之正常操作中。

因此，在一方法中，(諸如)在製造時，可對於記憶體裝置中之儲存元件的一集合判定讀取及/或驗證電壓之經客製化集合一次。每當執行讀取或程式化操作時，電壓之集合可儲存於記憶體裝置中之非揮發性儲存位置中且隨後被存取。對於其他細節，參見圖9a至圖9c及圖10。

圖7描繪程式化電壓及驗證電壓之脈衝串700。程式化電壓之振幅以逐步方式增大，例如，在具有V_PGM1 之振幅的程式化脈衝705處開始，後面跟著具有V_PGM2 之振幅的程式化脈衝710，具有V_PGM3 之振幅的程式化脈衝715等等。在每一程式化脈衝之後，施加一系列驗證電壓V_V1 至V_V7 ，如由波形720、725及730所描繪。此等驗證電壓可針對儲存元件之一給定集合而經客製化，如結合圖6a至圖6c所論述。

寫入電壓亦可對於非揮發性儲存元件之不同集合而經客製化。圖8a描繪可在程式化期間使用之一系列寫入或程式化電壓。為了清楚起見，省略中間驗證電壓。如所提及，寫入電壓大體在初始位準V_PGM-INITIAL 處開始，且根據步長而振幅增大，直至已將所有儲存元件程式化至其相應狀態或達到最終電壓V_PGM-FINAL (兩者中之最早者)為止。在一方法中，一或多個寫入電壓參數可對於儲存元件之一特定集合而經客製化。舉例而言，若具有較低狀態之儲存元件之一集合的臨限電壓分佈指示此等狀態之臨限電壓主要在預期值上方，或臨限分佈之寬度比預期寬度高，則可推斷程式化效應比平均效應強。在此等狀況下，可藉由降低V_PGM-INITIAL 及/或步長來降低寫入電壓。在一些狀況下，可重複在最大可允許V_PGM-FINAL 處或在較低位準處之脈衝。若程式化效應對於儲存元件之一集合比平均效應弱，例如，在於已將所有儲存元件程式化至其相應狀態之前達到V_PGM-FINAL 的狀況下，可進行類似調整。此等調整可包括增大V_PGM-INITIAL 、步長及/或最大可允許V_PGM-FINAL 。應注意，步長直接影響分佈狀態之寬度，以使得若每一分佈之寬度比平均寬度寬，則可降低步長，且若每一分佈之寬度比平均寬度窄，則可增大步長(例如)以達成更快程式化。

圖8b描繪包括對於非揮發性儲存元件之不同集合所客製化之寫入、驗證及讀取電壓的資料。如所提及，寫入、驗證及/或讀取電壓可對於儲存元件之不同集合而經客製化。儲存元件之每一集合的最佳電壓可經判定及儲存以用於後續使用。舉例而言，特定記憶體裝置、區塊字線及/或該記憶體裝置中之字線之群組的電壓可儲存於該記憶體裝置之非揮發性儲存位置中。此處，V_PGM-1 表示儲存元件之第一集合(集合1)的寫入電壓，V_V1-1 、V_V2-1 等表示驗證電壓，且V_R1-1 、V_R2-1 等表示讀取電壓。此外，V_PGM-1 可表示以下各者中之一或多者：集合1之V_PGM-INITIAL 、步長及V_PGM-FINAL 。此等三個變數中之每一者可針對儲存元件之不同集合而經修整(tailor)。類似地，V_PGM-2 (例如，表示以下各者中之一或多者：集合2之V_PGM-INITIAL 、步長及V_PGM-FINAL )表示儲存元件之第二集合(集合2)的寫入電壓，V_V2-1 、V_V2-2 等表示儲存元件之第二集合的驗證電壓，且V_R1-2 、V_R2-2 等表示讀取電壓。大體而言，V_PGM-i (例如，表示以下各者中之一或多者：集合i之V_PGM-INITIAL 、步長及V_PGM-FINAL )等表示儲存元件之第i集合(集合i)的程式化電壓，而V_V1-i 、V_V2-i 等表示儲存元件之第i集合的驗證電壓，且V_R1-i 、V_R2-i 等表示讀取電壓。

圖9a描繪一用於判定非揮發性儲存元件之一集合之電壓的程序。步驟900包括開始一程序以獲得非揮發性儲存元件之一集合之電壓的一集合(例如，讀取、驗證及/或寫入電壓)。該集合可表示(例如)與具有多個字線之區塊中之一或多個特定字線相關聯的儲存元件，與具有多個區塊之記憶體裝置中之特定區塊相關聯的儲存元件，或與整個特定記憶體裝置相關聯的儲存元件。步驟902包括在一方法中藉由隨機測試資料來程式化非揮發性儲存元件的該集合。測試資料應包括所有資料狀態。舉例而言，當記憶體裝置在運輸之前於製造場所處經受測試時，此測試資料可為可用的。在已運輸記憶體裝置之後，若無測試資料可用，則可替代地程式化現有使用者資料。亦可攪亂使用者資料，以使得其相對均勻地表示所有資料狀態。舉例而言，存在於記憶體裝置之一位置(諸如，給定區塊)中的使用者資料可複製至另一位置，諸如包括儲存元件之特定集合(對於其，讀取/驗證電壓將被判定)的另一區塊。

在步驟902之後，可沿兩個路徑中之一者而行。在第一路徑中，步驟904包括(例如)藉由以不同遞增電壓臨限位準來執行讀取操作(如圖6c中所描繪)而判定儲存元件之該集合的臨限電壓分佈。大體而言，此可涉及判定所有資料狀態之臨限電壓分佈。步驟906包括基於臨限電壓分佈來判定電壓之一集合。舉例而言，可基於臨限電壓分佈之最小值來判定讀取電壓的一集合，如圖6c中所描繪。可基於電壓窗來判定驗證電壓的一集合。舉例而言，可自臨限電壓分佈來判定電壓窗，且自在整個電壓窗之約束內的驗證電壓之間提供所要相對間隔的功能來判定驗證電壓。步驟912包括將識別電壓之該集合的資料儲存於非揮發性儲存位置中。舉例而言，電壓之該集合的資料可儲存於記憶體裝置中之獲得臨限電壓分佈所自的儲存元件中。舉例而言，此等儲存元件可為不儲存使用者資料之儲存元件。在一方法中，資料儲存於區塊之獲得臨限電壓分佈所自的儲存元件中。在另一方法中，資料儲存於字線之獲得臨限電壓分佈所自的儲存元件中。或，可使用記憶體裝置之控制器所使用的非揮發性儲存位置。亦可使用其他位置。

在第二路徑中，步驟908包括判定對於比所有資料狀態少之資料狀態的儲存元件之該集合的臨限電壓分佈。舉例而言，可判定抹除狀態之臨限電壓分佈。如所提及，抹除狀態之臨限電壓分佈的上部邊緣可用以量測程式化干擾的位準，因為此狀態最容易受程式化干擾影響。可基於此上部邊緣來判定狀態1的最佳讀取位準，且可基於該等狀態之讀取位準之間的已知關係來判定剩餘狀態的最佳讀取位準。亦即，可使用使狀態i(i>2)之最佳讀取位準與狀態1之最佳讀取位準相關的公式。亦有可能判定對於多個資料狀態(諸如，對於狀態1及狀態2)之儲存元件之該集合的臨限電壓分佈，且使此等狀態與其他狀態相關。舉例而言，可使用使狀態i(i>3)之最佳讀取位準與狀態1及狀態2之最佳讀取位準相關的公式。可自理論關係及/或實驗測試結果獲得此等公式。步驟910由此包括基於比所有資料狀態少之資料狀態之臨限電壓分佈來判定電壓的一集合。

此外，可以任何方式表示電壓之該集合的資料。先前所論述之圖8b提供一可能實例。在一些狀況下，亦可使用儲存元件之該集合的識別符，如所描繪(例如，集合1、2、...、i)。舉例而言，控制器可具有一儲存位置，該儲存位置儲存相應裝置中之每一區塊之電壓的不同集合，或裝置中的區塊之群組之電壓的不同集合。在此狀況下，儲存元件之該集合的識別符可與電壓之每一集合相關聯。在其他狀況下，電壓之該集合的位置用作電壓所施加至之儲存元件的識別，例如，儲存於區塊中之電壓的一集合可施加至彼區塊，或儲存於字線中之電壓的一集合可施加至彼字線。在另一實例中，不同區塊之電壓的若干集合儲存於一區塊中，在此狀況下，可能需要識別符以使區塊與其電壓之相應集合相關聯。在一些狀況下，可儲存電壓之若干集合，以使得其在儲存位置中之相對位置識別電壓所施加至的儲存元件。舉例而言，儲存位置中之第一位置可對應於第一區塊，而儲存位置中之第二位置可對應於第二區塊，以此類推。或，儲存位置可處於區塊中，其中儲存位置中之第一位置可對應於第一字線或該區塊中之字線的集合，而儲存位置中之第二位置對應於第二字線或該區塊中之字線的集合，以此類推。

又，可儲存電壓之絕對值，或可儲存表示自值之一參考集合或自單一參考值之偏移的偏移值。或，可使用用於直接控制電壓電路之資料，諸如輸入至數位類比轉換器之二進位碼字。在任何狀況下，將此資料理解為表示電壓之集入。

本文中所提供之技術有利地不需要使用為額外儲存元件之參考儲存元件，該等額外儲存元件為了追蹤裝置已經歷之臨限電壓改變之目的而儲存非使用者資料。參考儲存元件超越儲存使用者資料之儲存元件而消耗記憶體裝置中的額外空間。通常「即時」讀取參考儲存元件，以使得每當讀取一頁資料時，調整發生。在此狀況下，不存在儲存非揮發性儲存位置中之電壓的一集合用於後續使用。此外，通常參考儲存元件不涉及量測臨限電壓分佈。藉由參考儲存元件，對儲存元件之一集合(例如，參考儲存元件)進行量測以用於判定儲存元件之第二非重疊集合的電壓。對比而言，藉由本文中所提供之技術，對於使用電壓而隨後存取之儲存元件的同一集合，進行量測且判定該等電壓。

圖9b描繪一用於使用由圖9a之程序所判定的預定電壓而存取非揮發性儲存元件之一集合的使用者資料的程序。在一方法中，在已將記憶體裝置運輸至使用者之後，亦即，在已製造出裝置且裝置已安裝於使用者所使用之主機系統中之後，存取可發生。步驟920包括開始非揮發性儲存元件之一集合的操作(例如，程式化、驗證或讀取)。步驟922包括自非揮發性儲存位置獲得電壓的集合。步驟924包括使用電壓之集合來存取非揮發性儲存元件之集合的使用者資料。此存取可包括程式化/驗證或讀取。

圖9c描繪一用於判定非揮發性儲存元件之多個集合之電壓的程序。如所提及，電壓可對於包括於單一記憶體裝置內及不同記憶體裝置當中的儲存元件之不同集合而經客製化。步驟中之許多類似於圖9a中之彼等步驟。步驟930包括選擇記憶體裝置中之非揮發性儲存元件的一或多個集合。步驟932包括開始該程序以獲得電壓之一相應集合。步驟934包括藉由隨機測試資料來程式化非揮發性儲存元件的該集合。步驟936包括判定非揮發性儲存元件之該一或多個集合的臨限電壓分佈。步驟938包括基於臨限電壓分佈來判定電壓之一集合。步驟940包括將非揮發性儲存元件之當前選定一或多個集合之電壓的相應集合儲存於非揮發性儲存位置中。在決策步驟942處，若記憶體裝置中存在儲存元件的下一集合，則程序在步驟930處繼續，選擇非揮發性儲存元件之下一或多個集合。若記憶體裝置中不存在儲存元件的下一集合，則程序在決策步驟946處繼續。若(諸如)在分析多個記憶體裝置之製造環境中，存在將判定電壓之下一記憶體裝置，則程序在步驟930處繼續。若在步驟946處不存在下一記憶體裝置，則程序在步驟948處結束。

舉例而言，每一遍次通過該程序可涉及獲得儲存元件之字線、字線之一集合、區塊，或區塊之一集合的電壓的一集合。舉例而言，電壓之一給定集合可施加至個別字線或字線之一集合的儲存元件，或施加至個別區塊或區塊之一集合。此外，注意，當判定(例如)用於寫入、驗證及/或讀取之電壓的多個集合時，每一集合可施加至儲存元件之不同群組。舉例而言，可對於整個記憶體裝置獲得驗證電壓的一集合，而對於記憶體裝置中之不同區塊獲得讀取電壓的不同集合。可串行或同時執行多遍次通過該程序。

圖10描繪一用於使用由圖9c之程序所判定的預定電壓存取非揮發性儲存元件之多個集合的使用者資料的程序。步驟1000包括選擇記憶體裝置中之非揮發性儲存元件的一或多個集合。步驟1002至1006大體分別對應於圖9b之步驟920至924。步驟1002包括開始非揮發性儲存元件之該一或多個集合的操作(例如，程式化、驗證或讀取)。步驟1004包括自非揮發性儲存位置獲得電壓的相應集合。步驟1006包括使用電壓之相應集合來存取非揮發性儲存元件之該一或多個集合的使用者資料。此存取可包括程式化/驗證或讀取。在決策步驟1008處，若記憶體裝置中存在待存取之儲存元件的下一集合，則程序在步驟1000處繼續，其中選擇記憶體裝置中之非揮發性儲存元件之下一或多個集合。在決策步驟1008處，若記憶體裝置中不存在待存取之儲存元件的下一集合，則程序在步驟1010處結束。

如先前，每一遍次通過該程序可涉及獲得儲存元件之字線、字線之一集合、區塊，或區塊之一集合的電壓的一集合，及存取相應儲存元件。電壓之一給定集合可施加至個別字線或字線之一集合的儲存元件，或施加至個別區塊或區塊之一集合。可串行或同時執行多遍次通過該程序。

圖11為諸如圖1及圖2中所展示之彼等反及快閃儲存元件之反及快閃儲存元件之陣列的方塊圖。沿每一行，位元線耦接至相關聯反及串之汲極選擇閘極的汲極端子。舉例而言，位元線1106耦接至反及串1150之汲極選擇閘極的汲極端子1126。沿反及串之每一列，源極線1104可連接反及串之源極選擇閘極的所有源極端子1128。在美國專利第5,570,315號、第5,774,397號及第6,046,935號中找到反及架構陣列及其作為記憶體系統之部分之操作的一實例。

將儲存元件之陣列劃分為大量儲存元件區塊。如對於快閃EEPROM系統為常見的，區塊為抹除之單位。亦即，每一區塊含有一起經抹除的最小數目之儲存元件。通常將每一區塊劃分為許多頁。頁為程式化之單位。一或多個資料頁通常儲存於儲存元件之一列中。一頁可儲存一或多個區段。區段包括使用者資料及附加項資料。附加項資料通常包括已自區段之使用者資料計算出的錯誤校正碼(ECC)。當資料正經程式化至陣列中時，控制器(下文描述)之一部分計算ECC，且當正自陣列讀取資料時，控制器亦檢查ECC。或者，將ECC及/或其他附加項資料儲存於與其所屬之使用者資料不同的頁或甚至不同的區塊中。

使用者資料之一區段通常為512個位元組，此對應於磁碟驅動器中之區段的大小。附加項資料通常為額外的16至20個位元組。大量頁自8個頁(例如)達至32、64、128或更多頁中之任意頁形成一區塊。在一些實施例中，反及串之一列包含一區塊。

圖12描繪儲存系統中之主機控制器及記憶體裝置的綜述。記憶體裝置單獨亦可被認為是儲存系統。儲存元件1205可提供於記憶體裝置1200中，記憶體裝置1200具有其用於執行諸如程式化/驗證及讀取之操作的自身控制器1210。記憶體裝置可形成於(例如)經插入至諸如膝上型電腦、數位相機、個人數位助理(PDA)、數位音訊播放器或行動電話之主機裝置中的抽取式記憶卡或USB快閃驅動器上。主機裝置可具有其用於與記憶體裝置相互作用(諸如，讀取或寫入使用者資料)之自身控制器1225。舉例而言，當讀取資料時，主機控制器可將命令發送至記憶體裝置，指示待擷取之使用者資料的位址。記憶體裝置控制器將此等命令轉換成記憶體裝置中之控制電路可解譯並執行的命令信號。控制器1210亦可含有用於儲存電壓之若干集合的非揮發性儲存位置1215(如先前所論述)及用於臨時儲存正寫入至記憶體陣列或自記憶體陣列讀取之使用者資料的緩衝記憶體1220。可認為主機控制器為處於記憶體裝置外或外部的實體。舉例而言，記憶體裝置可包括一或多個記憶體晶粒，且主機控制器可處於該一或多個記憶體晶粒外，結合圖13而論述。

記憶體裝置藉由自儲存元件讀取資料且使其對主機控制器可用而回應於讀取命令。在一可能方法中，記憶體裝置將讀取資料儲存於緩衝器1220中且告知主機控制器何時可讀取資料。主機控制器藉由自緩衝器讀取資料而回應且將另一命令發送至記憶體裝置以自另一位址讀取資料。舉例而言，可逐頁讀取資料。主機控制器可處理讀取資料以判定記憶體裝置之儲存元件的臨限電壓分佈。在另一方法中，記憶體裝置之控制電路判定臨限電壓分佈。下文提供記憶體裝置之實例實施例的其他細節。

典型記憶體系統包括：一積體電路晶片，其包括控制器1210；及一或多個積體電路晶片，其各自含有一記憶體陣列及相關聯的控制、輸入/輸出及狀態機電路。記憶體裝置可作為主機系統之部分而嵌埋或可包括於記憶卡中，該記憶卡可以抽取方式插入至主機系統之配合插口中。此卡可包括整個記憶體裝置，或具有相關聯周邊電路之控制器及記憶體陣列可提供於獨立卡中。

圖13為使用單列/行解碼器及讀取/寫入電路之非揮發性記憶體系統的方塊圖。該圖根據本發明之一實施例說明記憶體裝置1396，其具有用於並行讀取及程式化一頁儲存元件的讀取/寫入電路。記憶體裝置1396可包括一或多個記憶體晶粒1398。記憶體晶粒1398包括二維儲存元件陣列1400、控制電路1310及讀取/寫入電路1365。在一些實施例中，儲存元件之陣列可為三維的。記憶體陣列1400可藉由字線經由列解碼器1330及藉由位元線經由行解碼器1360而定址。讀取/寫入電路1365包括多個感測區塊1300且允許並行讀取或程式化一頁儲存元件。通常，控制器1350與該一或多個記憶體晶粒1398包括於同一記憶體裝置1396(例如，抽取式儲存卡)中。命令及資料經由線路1320傳送於主機與控制器1350之間且經由線路1321傳送於控制器與該一或多個記憶體晶粒1398之間。

控制電路1310與讀取/寫入電路1365合作以對記憶體陣列1100執行記憶體操作。控制電路1310包括狀態機1312、晶片上位址解碼器1314及功率控制模組1316。狀態機1312提供記憶體操作之晶片級控制。晶片上位址解碼器1314在由主機或記憶體控制器所使用之位址與由解碼器1330及1360所使用的硬體位址之間提供位址介面。功率控制模組1316在記憶體操作期間控制供應至字線及位元線之功率及電壓。舉例而言，功率控制模組1316可將控制閘極讀取電壓提供至選定字線，且將讀取導通電壓提供至未選定字線，以用於在讀取操作期間使用及用於判定儲存元件之一集合的臨限電壓分佈。功率控制模組1316亦可將電壓掃描(voltage sweep)提供至選定字線。功率控制模組1316可包括(例如)用於此目的之一或多個數位類比轉換器。在此狀況下，控制電路可在不需要外部測試設備(例如，在記憶體晶粒1398外)之情況下產生電壓掃描。此情形為有利的，因為其允許在任何時間(包括在製造記憶體裝置之後，當最終使用者已佔有記憶體裝置時)產生電壓掃描。此外，記憶體裝置1396可包括用於判定儲存元件之臨限電壓分佈的電路，以使得可在不需要外部測試設備或外部主機之情況下在記憶體晶粒1398內在內部執行此程序。此情形為有利的，因為其允許在無外部設備之情況下在任何時間判定臨限電壓分佈。

在一些實施中，可組合圖13之組件中的一些。在各種設計中，可將組件中除儲存元件陣列1100之外的一或多者(單獨或組合)視為管理或控制電路。舉例而言，一或多個管理或控制電路可包括控制電路1310、狀態機1312、解碼器1314/1360、功率控制1316、感測區塊1300、讀取/寫入電路1365、控制器1350、主機控制器1399等中之任一者或組合。

儲存於記憶體陣列中之資料由行解碼器1360讀出且經由資料I/O線及資料輸入/輸出緩衝器1352而輸出至外部I/O線。待儲存於記憶體陣列中之程式化資料經由外部I/O線而輸入至資料輸入/輸出緩衝器1352。將用於控制記憶體裝置之命令資料輸入至控制器1350。命令資料告知快閃記憶體請求何種操作。將輸入命令傳送至控制電路1310。狀態機1312可輸出記憶體裝置之狀態，諸如就緒/忙碌或通過/失敗。當記憶體裝置忙碌時，其不能接收新的讀取或寫入命令。

類似於圖12之儲存位置1215的資料儲存位置1354亦可結合控制器1350而提供。

在另一可能組態中，非揮發性記憶體系統可使用雙列/行解碼器及讀取/寫入電路。在此狀況下，在記憶體陣列之相對側上以對稱型式實施藉由各種周邊電路對該陣列的存取，以使得每一側上之存取線路及電路的密度減半。

已出於說明及描述之目的而呈現本發明之前述實施方式。其並不意欲為詳盡的或將本發明限於所揭示之精確形式。依據以上教示，許多修改及變化為可能的。選擇所描述之實施例以最佳地解釋本發明及其實際應用之原理，以藉此使其他熟習此項技術者能夠在各種實施例中且以如適合於所涵蓋之特定使用的各種修改來最佳地利用本發明。本發明之範疇意欲由附加至此之申請專利範圍界定。

100．．．電晶體

100CG．．．控制閘極

100FG．．．浮動閘極

102．．．電晶體

102CG．．．控制閘極

102FG．．．浮動閘極

104．．．電晶體

104CG．．．控制閘極

104FG．．．浮動閘極

106．．．電晶體

106CG．．．控制閘極

106FG．．．浮動閘極

120．．．第一選擇閘極

120CG．．．控制閘極

122．．．第二選擇閘極

122CG．．．控制閘極

126．．．位元線

128．．．源極線

320．．．反及串

321．．．位元線

322．．．選擇閘極

323．．．儲存元件

324．．．儲存元件

325．．．儲存元件

326．．．儲存元件

327．．．選擇閘極

340．．．反及串

341．．．位元線

342．．．選擇閘極

343．．．儲存元件

344．．．儲存元件

345．．．儲存元件

346．．．儲存元件

347．．．選擇閘極

360．．．反及串

361．．．位元線

362．．．選擇閘極

363．．．儲存元件

364．．．儲存元件

365．．．儲存元件

366．．．儲存元件

367．．．選擇閘極

400．．．反及串

402．．．端子

403．．．端子

404．．．源極供應線

406．．．源極側選擇閘極

408．．．儲存元件

410．．．儲存元件

412．．．儲存元件

414．．．儲存元件

416．．．儲存元件

418．．．儲存元件

420．．．儲存元件

422．．．儲存元件

424．．．汲極側選擇閘極

426．．．位元線

430．．．源極/汲極區域

490．．．基板

492．．．p井區域

494．．．n井區域

496．．．p型基板區域

505．．．共同源極

700．．．脈衝串

705．．．程式化脈衝

710．．．程式化脈衝

715．．．程式化脈衝

720．．．波形

725．．．波形

730．．．波形

1100．．．儲存元件陣列/記憶體陣列

1104．．．源極線

1106．．．位元線

1126．．．汲極端子

1128．．．源極端子

1150．．．反及串

1200．．．記憶體裝置

1205．．．儲存元件/非揮發性儲存元件

1210．．．控制器

1215．．．非揮發性儲存位置/儲存位置

1220．．．緩衝記憶體/緩衝器

1225．．．控制器

1300．．．感測區塊

1310．．．控制電路

1312．．．狀態機

1314．．．晶片上位址解碼器

1316．．．功率控制模組/功率控制

1320．．．線路

1321．．．線路

1330．．．列解碼器

1350．．．控制器/控制電路

1352．．．資料輸入/輸出緩衝器

1354．．．資料儲存位置/非揮發性儲存位置

1360．．．行解碼器

1365．．．讀取/寫入電路

1396．．．記憶體裝置

1398．．．記憶體晶粒

1399．．．主機控制器

BL0．．．位元線

BL1．．．位元線

BL2．．．位元線

BL3．．．位元線

BL4．．．位元線

BL5．．．位元線

BL6．．．位元線

BL7．．．位元線

BL4252．．．位元線

BL4253．．．位元線

BL4254．．．位元線

BL4255．．．位元線

SGD．．．選擇線/汲極選擇閘極/選擇閘極汲極線/汲極選擇線/選擇閘極

SGS．．．選擇線/源極選擇閘極/選擇閘極源極線/選擇閘極

V_BL ．．．位元線之電位

V_CG ．．．控制閘極電壓

V_PGM-1 ．．．儲存元件之集合1之寫入電壓

V_PGM-2 ．．．儲存元件之集合2之寫入電壓

V_PGM-i ．．．儲存元件之集合i之程式化電壓

V_PGM1 ．．．振幅

V_PGM2 ．．．振幅

V_PGM3 ．．．振幅

V_PGM-FINAL ．．．最終電壓

V_PGM-INITIAL ．．．初始位準

V_R1 ．．．讀取電壓/讀取參考電壓

V_R1-1 ．．．讀取電壓

V_R1-2 ．．．讀取電壓

V_R1-i ．．．讀取電壓

V_R2 ．．．讀取電壓/讀取參考電壓

V_R2-1 ．．．讀取電壓

V_R2-2 ．．．讀取電壓

V_R2-i ．．．讀取電壓

V_R3 ．．．讀取電壓/讀取參考電壓

V_R4 ．．．讀取電壓/讀取參考電壓

V_R5 ．．．讀取電壓/讀取參考電壓

V_R6 ．．．讀取電壓/讀取參考電壓

V_R7 ．．．讀取電壓/讀取參考電壓

V_READ ．．．讀取導通電壓

V_SOURCE ．．．源極供應線之電位

V_TH ．．．臨限電壓

V_V1 ．．．驗證電壓

V_V1-1 ．．．驗證電壓

V_V1-2 ．．．驗證電壓

V_V1-i ．．．驗證電壓

V_V2 ．．．驗證電壓

V_V2-1 ．．．驗證電壓

V_V2-2 ．．．驗證電壓

V_V2-i ．．．驗證電壓

V_V3 ．．．驗證電壓

V_V4 ．．．驗證電壓

V_V5 ．．．驗證電壓

V_V6 ．．．驗證電壓

V_V7 ．．．驗證電壓

V'_R1 ．．．讀取位準

V'_R2 ．．．讀取位準

V'_R3 ．．．讀取位準

V'_R4 ．．．讀取位準

V'_R5 ．．．讀取位準

WL0．．．字線/資料字線

WL1．．．字線/資料字線

WL2．．．字線/資料字線

WL3．．．字線/資料字線

WL4．．．字線/資料字線

WL5．．．字線/資料字線

WL6．．．字線/資料字線

WL7．．．字線/資料字線

圖1為反及串之俯視圖；

圖2為圖1之反及串的等效電路圖；

圖3為反及快閃儲存元件之陣列的方塊圖；

圖4描繪形成於基板上之反及串的橫截面圖；

圖5描繪儲存元件之區塊；

圖6a描繪非揮發性儲存元件之一集合的初始臨限電壓分佈與相應驗證及讀取電壓；

圖6b描繪經歷程式化干擾之非揮發性儲存元件之一集合的臨限電壓分佈；

圖6c描繪圖6b之臨限電壓分佈的量測及相應讀取電壓的設定。

圖7描繪程式化電壓及驗證電壓之脈衝串；

圖8a描繪可在程式化期間使用之一系列寫入或程式化電壓；

圖8b描繪包括對於非揮發性儲存元件之不同集合所客製化之寫入、驗證及讀取電壓的資料；

圖9a描繪一用於判定非揮發性儲存元件之一集合之電壓的程序；

圖9b描繪一用於使用由圖9a之程序所判定的預定電壓而存取非揮發性儲存元件之一集合之使用者資料的程序；

圖9c描繪一用於判定非揮發性儲存元件之多個集合之電壓的程序；

圖10描繪一用於使用由圖9c之程序所判定的預定電壓而存取非揮發性儲存元件之多個集合之使用者資料的程序；

圖11為反及快閃儲存元件之陣列的方塊圖；

圖12描繪主機控制器及記憶體裝置的綜述；及

圖13為使用單列/行解碼器及讀取/寫入電路之非揮發性記憶體系統的方塊圖。

(無元件符號說明)

Claims

一種用於組態一記憶體裝置之方法，其包含：量測該記憶體裝置中之非揮發性儲存元件(1205)之各別集合的各別臨限電壓分佈，該等非揮發性儲存元件為多級儲存元件；基於該各別臨限電壓分佈來判定非揮發性儲存元件之每一各別集合之電壓(V_PGM-i 、V_V1-i )的一各別集合，電壓之該各別集合係對於非揮發性儲存元件之該各別集合而經客製化；在一非揮發性儲存位置(1354)中儲存電壓之每一集合；及在該儲存之後，自該非揮發性儲存位置獲得電壓之該等各別集合中的至少一者，及使用電壓之該等各別集合中的該至少一者來執行一涉及非揮發性儲存元件之該等各別集合中的至少一者的寫入操作。
如請求項1之方法，其中：該量測、該判定及該儲存在將該記憶體裝置運輸至一最終使用者之前發生在一製造場所處，且該獲得及該執行該寫入操作在將該裝置運輸至該最終使用者之後發生。
如請求項1或2之方法，其中：電壓(V_PGM-i 、V_V1-i )之不同集合係對於該記憶體裝置中之非揮發性儲存元件的不同區塊而得以判定，非揮發性儲存元件之每一區塊獨立於非揮發性儲存元件之其他區塊而為可抹除的。
如請求項1或2之方法，其中：電壓之不同集合係對於該記憶體裝置中之非揮發性儲存元件之區塊的不同群組而得以判定，非揮發性儲存元件之每一區塊獨立於非揮發性儲存元件之其他區塊而為可抹除的，每一群組包含一或多個區塊，且一群組中之每一區塊使用電壓之同一集合。
如請求項1或2之方法，其中：電壓之不同集合係對於該記憶體裝置中之非揮發性儲存元件之字線的不同群組而得以判定，每一群組包含一或多個字線。
如請求項1之方法，其中：該量測、該判定、該儲存、該獲得及該執行該寫入操作在將該記憶體裝置自一製造場所運輸至一最終使用者之後發生。
如請求項1或2之方法，其中：涉及非揮發性儲存元件之該等各別集合的複數個寫入操作係使用電壓之該等各別集合而得以執行。
如請求項1或2之方法，其中：該等非揮發性儲存元件在每一次該量測時儲存測試資料；且該等非揮發性儲存元件在該寫入操作之後儲存使用者資料。
如請求項1或2之方法，其中：該等電壓包含驗證參考電壓。
如請求項1或2之方法，其中：該等電壓包含寫入電壓。
如請求項1或2之方法，其中：該非揮發性儲存位置係在該記憶體裝置中。
一種儲存系統，其包含：非揮發性儲存元件(1205)之各別集合，該等非揮發性儲存元件為多級儲存元件；一非揮發性儲存位置(1354)；及至少一控制電路(1350)，該至少一控制電路：a)量測非揮發性儲存元件之該等各別集合的各別臨限電壓分佈，b)基於該各別臨限電壓分佈來判定非揮發性儲存元件之每一各別集合之電壓(V_PGM-i 、V_V1-i )的一各別集合，電壓之該各別集合係對於非揮發性儲存元件的該各別集合而經客製化，c)在該非揮發性儲存位置中儲存電壓之每一集合，及d)在該儲存之後，自該非揮發性儲存位置獲得電壓之該等各別集合中的至少一者，及使用電壓之該等各別集合中的該至少一者來執行一涉及非揮發性儲存元件之該等各別集合中的至少一者的寫入操作。
如請求項12之儲存系統，其中：該至少一控制電路判定該儲存系統中的非揮發性儲存元件之不同區塊之電壓的不同集合，非揮發性儲存元件之每一區塊獨立於非揮發性儲存元件之其他區塊而為可抹除的。
如請求項12之儲存系統，其中：該至少一控制電路判定該儲存系統中之非揮發性儲存元件的區塊之不同群組之電壓的不同集合，非揮發性儲存元件之每一區塊獨立於非揮發性儲存元件之其他區塊而為可抹除的，每一群組包含一或多個區塊，且一群組中之每一區塊使用電壓之同一集合。
如請求項12之儲存系統，其中：該至少一控制電路判定該儲存系統中之非揮發性儲存元件的字線之不同群組之電壓的不同集合，每一群組包含一或多個字線。