CN101088127B - 用于在存储器件中编程参比单元的方法和系统 - Google Patents
用于在存储器件中编程参比单元的方法和系统 Download PDFInfo
- Publication number
- CN101088127B CN101088127B CN2005800442519A CN200580044251A CN101088127B CN 101088127 B CN101088127 B CN 101088127B CN 2005800442519 A CN2005800442519 A CN 2005800442519A CN 200580044251 A CN200580044251 A CN 200580044251A CN 101088127 B CN101088127 B CN 101088127B
- Authority
- CN
- China
- Prior art keywords
- reference cell
- memory device
- internal circuit
- electric current
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
存储器件(10)中的一种内嵌电路(14),用于取代一外部测试装置来执行耗时的任务,诸如在参比单元(20)设定期间的电压验证。一外部测试装置(16)将至少一个参比单元(22)编程到一预定值。该内嵌电路使用该由外部装置编程的单元(22)作为一比较基准来编程另外的参比单元(20)。
Description
技术领域
本发明涉及存储器件,尤其涉及编程闪存存储器件中的参比单元的系统和方法。
背景技术
典型的闪存存储器件包括:一存储单元阵列以储存数据;一控制电路以处理数据的输入、输出和存储;以及一参比单元阵列以提供一组参考标准,其每一皆具有一由外部电压设定机精确地设定的阈值电压。
典型的闪存存储单元是通过诱发从漏极附近的沟道区至浮栅的热电子注入来编程的。闪存存储单元的擦除典型地是通过浮栅与源极之间或浮栅与衬底之间的Fowler-Nordheim隧穿来实行。闪存单元的编程或擦除皆会在所编程或擦除的单元内产生一非易失性阈值电压Vt。
在闪存存储器操作期间,诸如在存储器读出、编程、擦除或验证时,将把一选定存储单元的状态与一在参比单元阵列中特地为正在执行的操作编程的参比单元的状态相比较。例如,为确定一特定存储单元是否被正确地编程或擦除,可将一在参比阵列中的参比单元的阈值电压与所涉存储单元的阈值电压相比较。存储单元与参比单元之间的电压比较可使用一驻留在控制电路中的感测电路来执行。
所述参比单元阵列典型地包括一组参比单元,其每一皆具有一适于一特定存储操作的预编程的阈值电压Vt。目前,参比单元典型地由一外部的测试装置进行编程。在参比单元的编程过程期间,该外部装置机向参比单元发送一系列的编程脉冲以诱发热电子注入。然后再测量或读出该参比单元的阈值电压Vt以确定是否已达到要求的阈值电压Vt。如果Vt低于所要求的值,则向该参比单元发送更多的编程脉冲。该编程/擦除和/或读出的过程被重复,直至达到所要求的阈值电压。
参比单元的重复的编程、读出和擦除过程非常耗时。该过程的最时间密集的部份涉及读出步骤,其中向每一参比单元的栅极和漏极施加一电压,并由该测试装置使用直接存储器存取(DMA)方法来测量产生的电流。例如,在一测试和设定过程期间,在达到一正确电压之前通常要进行参比单元的至少10次DMA读出,而每一次DMA读出为时至少50ms。因此,要设定单个参比单元需时至少500ms。更高的精度则要求更多次的DMA读出,并且在有些情况下,设定一高度精确的参比单元需时可能十倍于一常规的单元。由于对要求多个设定在很大范围的各种阈值电压值Vt的参比单元的多级装置的需求逐渐增加,所以参比单元的测试和设定时间就变得极长。对于具有双工特征的装置来说,参比单元的数目会大大地增加,而参比单元的测试和设定时间可能会变得长到难以接受。因此,需要一种可显著缩短总测试及设定时间的参比单元测试及设定系统和方法。
授予Hollmer的题为“Embedded Methodology to Program/Erase Reference Cellsused in Sensing Flash Cells(编程/擦除感测闪存单元时使用的参比单元的内嵌方法)”的美国专利6,418,054启示了一种使用内部电路来设定紫外线(UV)敏感或UV可擦除EPROM中的参比单元的方法。此类得自内部的参考标准可用于某些存储器件。然而,这些内部基准设定机构易受存储器芯片固有的内部差异所影响,所以不适合于要求高度精确的参考标准的应用。此类应用的一个例子为一多级存储单元器件,其要求一固定范围的容差极小的多级阈值电压分布。因此,还需要一种可提供一组高度精确的基准阈值的基准设定系统。
发明内容
本文中将叙述一种使用诸如闪存存储器或EEPROM的存储器件的一内嵌或内部控制电路来执行单元编程过程中的一些耗时部份的存储器参比单元编程系统和方法。
参照图1,一外部测试装置或其它编程装置被耦合到一存储器件。图中示出了该外部测试装置执行的活动24以及内部控制电路执行的活动26。该过程从供电及初始化在编程存储器件内的单元时可由该外部测试装置使用的任何参数开始23。例如,如果存储器件为一集成电路,则该外部测试装置可以为一与该存储器件的引线或接触焊点耦合的电路。接着在24,该外部测试装置将该存储器件内的至少一个参比单元编程到一精确值,诸如一阈值电压值Vt或电流值Ig。
由该外部测试装置编程的参比单元在下文中将称为“黄金单元”。闪存存储器件内的其它“非黄金”参比单元将称为″参比单元″。一旦该测试装置完成对要求数目的黄金单元的编程,测试器就不再编程该存储器件内的任何其余的单元。黄金单元将被用作设定其它另外的参比单元的比较标准。
在设定了至少一个黄金单元之后,该外部测试装置或其它装置指示25内嵌在该存储器件内的内部控制电路开始设定其它参比单元。例如,可设定一锁存器或可向该内部控制电路发送一命令,表示该外部装置已完成至少一个黄金单元的编程、以及该内部控制电路现在应该开始去设定或编程其它内部控制参比单元。接下来,这些参比单元由该内部控制电路顺序地编程26,或者这些参比单元可替换地由该存储器件内部的多组电路同时编程。该内部控制电路然后重复地编程并将已编程的参比单元与黄金单元中的至少一个作比较。
当由该内部控制电路设定了所要求数目的参比单元之后,该参比单元编程操作就完成了,并且该内部控制电路停止参比单元编程操作27。由该内部控制电路执行的该重复的编程和比较操作减轻了该外部测试装置对存储器件内的所有要求数目的参比单元进行编程的任务。
附图说明
图1为示出本发明的一个一般化过程的流程图。
图2为示出本发明的一实施例的框图。
图3为示出一根据本发明的多个参比单元的编程算法的流程图。
图4为一可用来实现图3所示的流程图的示范性电路。
图5示出两个示例性参比单元的理想的电压和电流特性。
图6示出两个示例性参比单元的实际的电压和电流特性。
具体实施方式
参照图2,闪存存储器件10具有一存储单元阵列12。存储单元阵列12包括多个闪存存储单元(图中未示)。存储单元阵列12中的参比存储单元的编程、读出以及擦除由一内部控制电路14实行。内部控制电路14包含用于执行各种不同的存储器存取功能的状态机逻辑(图中未示)、多个用于读出存储单元的感测电路(图中未示)、多个用于正确地选择存储单元的寻址逻辑单元、以及多个用于输入和输出数据的输入/输出逻辑单元(图中未示)。在存储单元的读出期间,一组参比单元20提供标准参考以与该存储单元阵列中的其它存储单元进行比较。
一黄金单元22提供一精确的、最优的以及预定义的基准或绝对阈值以便用于设定或编程至少一个其它参比单元。一外部测试装置16与将会在稍后在编程至少一个其它参比单元时用作为一标准比较单元的黄金单元22连接。
在一实施例中,外部测试装置16通过重复发送编程脉冲给黄金单元22然后再使用直接存储器存取DMA方法测量产生的阈值电压的步骤来将至少一黄金单元22编程到一特定的阈值电压。该黄金单元22可通过利用受控的编程/擦除脉冲设定一阈值电压来完全地编程/擦除。由于DMA测量为一测量阈值电压的准确方法,所以该建立一黄金电压的步骤被用来建立一精确的基准值以便在稍后用于设定一组其它的参比单元20。
在外部测试装置16(使用一起始编程电压、编程脉冲、脉冲之间的步进以及电压验证)设定了要求数目的黄金单元之后,该外部测试装置16就不再设定其它另外的参比单元20。然后,外部测试装置16指示内部控制电路14可开始设定至少一个内部参比单元20。例如,外部测试装置16可向内部控制电路14提供一命令,或将一锁存器或线路设定到一预定的逻辑值。在外部测试装置16向内部控制电路14提供了一开始命令之后,外部测试装置16就不再设定任何的参比单元20。内部控制电路14然后使用至少一个已编程的黄金单元22作为一标准比较基准来设定或编程该存储器件内的至少一个参比单元20。该待设的内部参比单元20可选自内嵌在该存储器件10中的一组参比单元20,并且可以单独地(每次一个)或同时地编程。
可通过使用一目标电压阈值VM,或通过使用一目标电流设定手段Im来改变基准单元以获得该目标阈值VM。在一实施例中,该内部控制电路执行黄金单元22与单个参比单元20之间的电流比较。在替换实施例中,可验证多个参比单元的电流并将其与一预编程的黄金单元相比较。
参照图4A,针对一选定的参比单元55的电压阈值设定过程的一实施例可通过编程单个参比单元或连续地逐一编程多个参比单元来实现。就编程单个参比单元而言,只需用单个感测电路58和单条指示线59。具体地说,就阈值设定方法而言,所选定的比例装置可被设置成使得一黄金单元50与一选定的参比单元55之间的电流比例等于一(=1)。每一参比单元55的感测放大器会验证下式:
Iref-cell(在Vgateci=Vthi的情况下)=Igolden_cell(在Vgateg=Vtg的情况下)
其中Vthi是正被设定的参比单元的目标阈值,而Vtg则是黄金单元的阈值。此外,在一选定参比单元55的设定期间,黄金单元50的栅电压可能不同于该选定参比单元55的栅压。
在如图3所示的参比单元设定过程的一实施例中,一示例性算法200由该内部控制电路启用以执行一系列步骤以为该组参比单元20中的每一参比单元设定阈值电压。在一实施例中,该内部控制电路14中的缓冲器(未示出)加载了范围从Vref1到Vrefm的一组要求的阈值电压值,其中变量m指的是待设的相应参比单元的数目。
在算法200的开端,一跟踪参比单元的数目的计数器被复位30到起始值。例如,该计数器可在每一编程例程开始时被复位到1以表示待编程的为该组参比单元20中的一第一参比单元。基于该第一参比单元的目标阈值电压V1,将一起始编程电压值载入32一驻留在该内部控制电路14内的编程电路。
该第一参比单元的阈值电压可以使用一类似于用来感测普通存储单元的那些的内部控制电路来验证34。该操作通过将一特定参比单元的测定阈值电压与目标单元阈值电压值V1作比较来将该特定参比单元与一预设的黄金单元匹配36。
如果该第一参比单元的测定阈值电压与该目标阈值电压值V1不匹配,则该算法继而将栅电压增大到一比先前所施加的电压高的值,诸如将示例性的4.0伏加大0.125伏得到4.125伏,并向该第一参比单元40发送一额外的编程脉冲。然后再一次验证34该第一参比单元的阈值电压。一旦到达该目标阈值电压,该参比单元就被正确地编程。如果该第一参比单元的测定的阈值电压与储存在缓冲器中的目标阈值电压值V1相匹配,则该算法继而检查是否还有其它的参比单元要编程。
如果最后一个参比单元尚未被编程或设定,则递增单元计数器44,然后再编程下一参比单元。如果最后一个参比单元已被编程,则确定42是否到达计数终点,如是则终止该阈值电压设定算法(完成)。
在一替换实施例中,参比单元的验证和比较操作可以实现。一般而言,可通过使用目标电流IM设定参比单元来改变该参比单元的阈值以获得目标阈值Vm。类似于图3所示的步骤,验证阈值设定的步骤34以及后续的步骤36到44可通过执行一参比单元与一黄金单元之间的电流比较来实现。
在另一实施例中,通过使用电流设定方法,一内部控制电路执行向黄金单元栅极施加一预定或固定电压(通常为读出电压)的情况下黄金单元的电流与向每一参比单元栅极施加同一预定或固定电压的情况下每一参比单元的电流(或其比例)之间的电流比较36。一般而言,将使用一选定或预定的字线电源电压来测量该黄金单元的电流Ig并将其与参比单元的电流作比较36。该(些)参比单元的电流则将使用一特定的栅电压Vg来测量。然而也可使用其它的电压基准。
在一黄金单元22由外部测试装置16预编程之后,可使用一内部控制电路14来设定一参比单元20。通过使用电压阈值Vtg或单元电流,将参比单元20的特性与已编程的黄金单元22相比较。
通过使用一电流Ith来定义一电压阈值(在阈值基准设定过程中)无需Ith 与电流基准设定中使用的黄金电流相等。一黄金单元22典型地由一外部测试装置16预编程到一定义的电压阈值Vtg。该黄金单元22的特定电压阈值Vtg与一选定来定义一单元的电压阈值的特定电流阈值Ith相关联。通常,如果该黄金单元在其栅压为Vtg时吸收一预选电流(Ith),则可定义该黄金单元具有阈值Vtg。该用来定义电压阈值的电流Ith通常为一非常弱的电流,例如1uA至2uA。该电流值可被选择成使用1uA的Ith电流来定义电压闪存阈值,从而使得仅当该黄金单元在栅压为2伏的情况下吸收1uA时,其阈值才为2伏。或者在一电流基准设定方法中,定义一Ig(栅)电流比较,并将其设定在一选定的固定栅压值,该值通常等于读出模式栅压。在其栅压等于读出栅压值Vxr时,可使用选定的电压参数来定义黄金电流比较Ig,例如20微安。该Vxr值可以由外部测试装置16预编程到黄金单元22内。
进一步参照图3,可在将一储存于一载入编程值32寄存器中的预定电压(VTrM)施加于黄金单元22(在图2中示出)的栅极和一参比单元20(在图2中示出)的栅极两者的同时,在一黄金单元22的电流Ig或Ig的倍数或分数与单个参比单元电流IrefM之间进行比较。在针对一特定的参比单元的计数器复位步骤30和载入编程电流值的步骤32完成之后,对该参比单元20执行电流验证34,继而在黄金单元电流Ig(或Ig的倍数或分数)与参比单元电流IrefM之间进行比较36。如果IrefM>Ig(或Ig的倍数或分数),则为该参比单元设定的要求的编程阈值并不理想而必须改变。在一实施例中,发送额外的调整脉冲40直到产生要求的状况,即黄金单元电流Ig(或Ig的倍数或分数)与参比单元电流IrefM相等。参比单元将会继续地被编程(或擦除),直到该参比单元中的电流阈值与黄金单元中的电流阈值(或Ig的倍数或分数)相等。
在一实施例中,该外部测试装置16在一特定的读出电压Vread下将黄金单元22编程到一特定电流值Icurrent。继续参照图3,一特定参比单元电流IrefM被载入到编程值寄存器中30。当参比单元栅压与黄金单元22的读出电压Vread相等时,该电流IrefM为要求的参比单元电流。
在另一实施例中,参比单元电流IrefM可被设定在黄金单元电流Ig的分数或 倍数。例如,黄金单元22可被设定成在一读出电压Vread(Vxr)被施加于其栅极时吸收Ig。内部控制电路14也可为参比单元电流Irefi配置一比率系数Ri以使得:当黄金单元和参比单元的栅压皆为Vxr时,Irefi=IgRi。
图4A的示例性电路执行一黄金单元50与至少一个参比单元55之间的电流验证和/或比较。一验证控制栅压Vxr被施加于至少一黄金单元50。相同数值的栅压被施加于至少一个参比单元55。该栅压被施加于至少一条字线。一般而言,在电流阈值方法中,黄金单元的栅压Vgs和参比单元的栅压将等于读出电压Vread。
一感测电路58监测黄金单元50的漏电流和至少一个参比单元55的漏电流。感测电路58将黄金单元的漏电流与至少一个参比单元55的漏电流相比较。如果来自黄金单元50的电流值与来自至少一个参比单元的电流值(或比率,可参见下文)相匹配,则感测电路58会相对于匹配基准在一指示线59上提供一表示这些电流值匹配的信号。参照图3,如果电流值(或者一倍数或分数)不匹配,则将向尚未与目标电流匹配的至少一个参比单元20发送40一编程脉冲,直到这些电流值与目标电流相匹配。
参照图4B,可对每一参比单元551到55M使用至少一个比率(系数值R1,R2,...RM)从而使用电流方法来并行地设定多个参比单元:
IrefM(在Vgate=Vxr的情况下)=Ig(在Vgate=Vxr的情况下)*RM。就每一参比单元而言:
Iref1(在Vgate=Vxr的情况下)=Ig(在Vgate=Vxr的情况下)*R1
Iref2(在Vgate=Vxr的情况下)=Ig(在Vgate=Vxr的情况下)*R2 从而对于第i参比单元而言:
Irefi(在Vgate=Vxr的情况下)=Ig(在Vgate=Vxr的情况下)*Ri。其中R1,R2,...RM为要求的比率系数。
在一实施例中,就单个参比单元而言,Ri被设定在单位比率(=1),而该参比单元电流则与该黄金单元电流Igold相等。在设定多个单元的另一实施例中,为一选定数目的参比单元设定比例电路52以设定目标输出电流IgR1,IgR2,...IgRM。M个(多个)感测电路58被用来感测电流Ri*Igolden_cell以并行设定M个参比。在一实施例中,当设定多个参比单元时,每一感测放大器将会在每一单元被正确地编程时提供一指示,例如通过翻转为每一正被设定的参比单元存在的一指示线59。在一实施例中,如果并非所有参比单元皆被正确地设定,则下一编程脉冲将只被施 加于尚未被正确地设定的那些参比单元。当所有目标参比单元均已被正确地设定时,参比单元设定过程就结束。将系数施加于多个参比单元551到55M允许在单次电流比较操作中将单个黄金单元50与一个以上的参比单元551到55M相比较。该比率系数值Ri可使每一参比单元55的电流值变为倍数或分数。
例如,在将比率系数Ri施加于至少一个比例装置521至52M的情况下,可在一次操作中测量三十二个参比单元55。每一参比单元55(i)中的电流等于(该黄金单元中的)电流Ig除以相应的参比系数Ri,从而使得Iref_cell(i)=Igolden_cell/Ri=Ig/Ri。例如,在读出栅压为5.5伏且黄金单元电流Ig等于20微安(Vgateg=Vxr)且在比率系数Ri=2的情况下,该参比单元(i)在其栅压Vgateri=Vxr时应有一10微安的要求电流,而比率系数Rj=4的参比j在其栅压Vgaterj=Vxr时应有5微安的要求电流。
参照图5,在执行验证或读出操作时,验证电压Vverify101比被参比单元120的阈值电压Vth_refm110,120中的任何一个都要大。当比较单元时,如果参比单元Vth_ref1110的电压阈值Vth比另一参比单元Vth_ref2120的电压阈值低,则该第一参比单元的电流Iref1111将高于该第二参比单元的电流Iref2121的电流。在该理想的情况下,每一参比单元在被擦除和编程时电压和电流将保持相同的变化,并且将在读出或验证操作期间使用一验证电压Vverify101来提供可靠的结果。当改变任一参比单元的阈值电压时,一参比单元会追随另一参比单元的阈值电压和电流,并且一普通的存储单元可使用任一参比单元来作正确的擦除、编程或读出。
具有相同增益的参比单元使得一存储器件内的所有参比单元的性能一致。最好能避免参比单元之间有不同的增益,然而,要使一存储器阵列中的所有参比单元与普通存储单元的增益相匹配很困难。增益的分布和阈值的分布是一存储器阵列制造过程的正常结果。参比单元增益的失配使正确地读出存储器阵列内的特定的一般存储单元的逻辑值的电流裕量缩窄。
参照图6,在执行验证操作时,验证电压Vverify201比这些参比单元的阈值电压Vth_refm210,220都要大。当比较具有不同增益的单元时,如果一参比单元Vth_ref1210的电压阈值Vth比另一参比单元Vth_ref2220的电压阈值低,则在验证操作期间,该第一参比单元的电流Iref1211会低于该第二参比单元的电流Iref2 221。参比单元的增益之间的差别可能导致不正确的读出或检验值。例如,如果使用Vverify作为读出或检验电压并使用Vth_ref2220的电压-电流线作为基准,则具有与Vth_ref1210相关联的电压电流特性的单元将会被读出为逻辑值0而不是预期 的逻辑值1,因为Iref1<Iref2。在该情况下,使用一超过V*230的验证电压将产生太过狭窄的参比单元裕量,并且可能会不正确地读出另一单元的逻辑值。为了提高可靠性,一黄金单元可被精确地设定到特定的电流值以减少归因于参比单元的增益差异而导致的读出失败。例如,如果该黄金单元和这些参比单元在Vgate=Vverify 时被设定到等于Iref2221的电流值,则一具有Vthref1210特性的参比单元的电压-电流线将会被设定成使得参比单元Vth_ref1210和Vth_ref2220两者的电压-电流线将会在Vgate=Vverify时相交于Iref2221,从而增大了参比单元的裕量,并提高了读出或验证操作的可靠性。因此,如果使用一电流方法来设定参比单元,则该存储器阵列在读出储存在普通存储单元中的逻辑值时可靠性将会提高。
在以上揭示中,本发明免除了外部测试装置16对存储器件10内的所有参比单元20进行编程的需要。为了说明通过使用本发明而达致的时间节省,假定M为待设参比单元的数目,而Ci表示第i参比单元,其中1≤i≤M。Cr表示黄金单元,N为设定每一单元所用的编程脉冲的平均数目,Tset_Cr为设定黄金单元所用的总计时间,而Tset_Ci为设定第i参比单元所用的总计时间。使用传统的利用外部测试装置设定所有参比单元的方法的总计时间(Ttot_test_device)为
Ttot_test_machine=M·N·(Tprog+TDMA)
其中Tprog为用于发送一编程脉冲的时间,而TDMA为自该外部测试装置进行动态存储器存取的时间。假定TDMA=50ms,Tprog=1ms,M=20以及N=10,Ttot_test_device则大约为10秒。或者,由本发明的内部控制电路执行验证过程,则
其中Tver_emb为使用内部控制电路验证阈值电压的时间,Tver_emb相对于一为时50ms至100ms的TDMA是微不足道的。设定存储器件内的所有参比单元的总计时间Ttot_emb为
基于相同的假定,即TDMA=50ms,Tprog=1ms,M=20以及N=10,Ttot_emb现在仅仅约0.5秒。结果,就可大大地缩短外部测试装置对该存储器件内的所有参比单元进行编程的总计时间。另外,由于可以编程多个存储器件(诸如由测试装置同时编程多个芯片),同时测试的芯片的数目将使节省的时间倍增。
应该理解,上述的说明旨在示例而非限定。本领域的技术人员会明白,本发明可在所附的权利要求的精神和保护范围内作出修改和变更下实施。所述的本发明的实施例可以包括特定的特征、结构或特性,但每一实施例并非必定要包括该特定特征、结构或特性。重复使用″在一实施例中″这一措词并非必定地指向同一实施例,虽然其或许会。本领域的技术人员在阅读和理解以上所述后,许多其它的实施例就会变得明显。例如,在本发明所揭示的上述实施例中,执行非黄金单元的电压验证的为一内部控制电路。然而,也可使用多个内部控制电路,并且多个参比单元也可以被同时编程。所以,以上的说明应视为示例性而非限定性。本发明的范围因而应该参照所附的权利要求与所述权利要求应赋予的等同物的整个保护范围一道来确定。
Claims (14)
1.一种存储器件中的参比单元的编程方法,所述方法包括:
使用一外部测试装置将内嵌于所述存储器件的第一参比单元编程到一精确值,以使得当特定读出电压施加于所述第一参比单元的栅极时,所述第一参比单元提供特定读出电流Ig;以及
仅使用一内嵌于所述存储器件的内部电路来编程内嵌于所述存储器件的多个其它参比单元,所述内部电路将来自每一其它参比单元的电流Irefi与由所述内部电路中的比率电路从第一参比单元得来的电流Ig*Ri进行比较,并且设置所述其它参比单元以使得当向第i个其它参比单元的栅极施加所述特定读出电压时,对于所述第i个其它参比单元Irefi=Ig*Ri。
2.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:所述内部电路将用于编程所述多个其它参比单元的特定值作为比率系数值Ri储存于缓冲器内。
3.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:所述多个其它参比单元由所述内部电路一次一个地编程。
4.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:所述多个其它参比单元由所述内部电路同时编程。
5.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:所述使用所述外部测试装置编程所述第一参比单元是在多个存储器件上同时执行的。
6.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:所述外部测试装置外部地耦合到所述存储器件。
7.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:所述外部测试装置配置成向所述内部电路发送一起动命令以开始设置所述多个其它参比单元中的至少一个。
8.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:对所述多个其它参比单元进行的编程是为了缩短总的编程时间。
9.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于:所述内部电路通过向所述至少一个其它参比单元发送编程脉冲来编程所述至少一个其它参比单元并通过由所述内部电路实施的所述电流比较来验证所述其他参比单元的阈值电压。
10.如权利要求1所述的存储器件中的参比单元的编程方法,其特征在于所述编程多个其它参比单元的步骤进一步包括:
自所述内部电路向所述多个其它参比单元发送一个或多个编程脉冲;以及
由所述内部电路再次检测所述多个其它参比单元中的至少一个的电压阈值直到Irefi=Ig*Ri。
11.如权利要求2所述的存储器件中的参比单元的编程方法,其特征在于:内嵌的所述内部电路将所述流经至少一个其它参比单元的电流Irefi设置成与所述流经一由所述外部测试装置编程的第一参比单元的电流Ig相等(Ri=1)。
12.如权利要求2所述的存储器件中的参比单元的编程方法,其特征在于:内嵌的所述内部电路将所述流经至少一个其它参比单元的电流Irefi设置成所述流经一由所述外部测试装置编程的第一参比单元的电流Ig的分数(Ri<1)。
13.如权利要求2所述的存储器件中的参比单元的编程方法,其特征在于:内嵌的所述内部电路将所述流经至少一个其它参比单元的电流Irefi设置成所述流经一由所述外部测试装置编程的第一参比单元的电流Ig的倍数(Ri>1)。
14.一种存储器件中的参比单元的编程系统,所述系统包括:
内嵌于所述存储器件且与所述存储器件耦合的多个参比单元和内嵌于所述存储器件且与所述存储器件耦合的一内部电路,所述多个参比单元包括第一参比单元和多个其他参比单元;
外部测试装置,其耦合至所述存储器件,所述外部测试装置经配置以将所述第一参比单元编程到精确值以使得当特定读出电压施加于所述第一参比单元的栅极时所述第一参比单元提供特定读出电流Ig;以及
内部电路,其经配置以使用所述第一参比单元作为比较标准将所述多个其它参比单元中的至少一者设置到特定值,其中所述内部电路包括比率电路,所述比率电路耦合至所述第一参比单元且耦合至用于所述多个其它参比单元中的每一者的感测电路,且所述比率电路经配置以将电流Ig*Ri提供至所述感测电路以用于与所述多个参比单元中的至少一个提供的电流Irefi比较,以使得当向第i个其它参比单元的栅极施加所述特定读出电压时,对于所述第i个其它参比单元Irefi=Ig*Ri。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT002473A ITMI20042473A1 (it) | 2004-12-23 | 2004-12-23 | Sistema per l'effettuazione di verifiche rapide durante la configurazione delle celle di riferimento flash |
ITMI2004A002473 | 2004-12-23 | ||
US11/089,268 | 2005-03-24 | ||
US11/089,268 US7158415B2 (en) | 2004-12-23 | 2005-03-24 | System for performing fast testing during flash reference cell setting |
PCT/US2005/042083 WO2006071402A1 (en) | 2004-12-23 | 2005-11-18 | System for performing fast testing during flash reference cell setting |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101088127A CN101088127A (zh) | 2007-12-12 |
CN101088127B true CN101088127B (zh) | 2011-04-20 |
Family
ID=36611323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800442519A Expired - Fee Related CN101088127B (zh) | 2004-12-23 | 2005-11-18 | 用于在存储器件中编程参比单元的方法和系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7158415B2 (zh) |
CN (1) | CN101088127B (zh) |
IT (1) | ITMI20042473A1 (zh) |
TW (1) | TWI384358B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030115191A1 (en) * | 2001-12-17 | 2003-06-19 | Max Copperman | Efficient and cost-effective content provider for customer relationship management (CRM) or other applications |
US7167397B2 (en) * | 2005-06-21 | 2007-01-23 | Intel Corporation | Apparatus and method for programming a memory array |
US7257038B2 (en) * | 2006-01-03 | 2007-08-14 | Infineon Technologies Ag | Test mode for IPP current measurement for wordline defect detection |
US7414891B2 (en) | 2007-01-04 | 2008-08-19 | Atmel Corporation | Erase verify method for NAND-type flash memories |
JP2008192232A (ja) * | 2007-02-05 | 2008-08-21 | Spansion Llc | 半導体装置およびその制御方法 |
US20080232169A1 (en) * | 2007-03-20 | 2008-09-25 | Atmel Corporation | Nand-like memory array employing high-density nor-like memory devices |
US20090219776A1 (en) | 2008-02-29 | 2009-09-03 | Xian Liu | Non-volatile memory device with plural reference cells, and method of setting the reference cells |
US7787282B2 (en) * | 2008-03-21 | 2010-08-31 | Micron Technology, Inc. | Sensing resistance variable memory |
US7787307B2 (en) * | 2008-12-08 | 2010-08-31 | Micron Technology, Inc. | Memory cell shift estimation method and apparatus |
WO2011033701A1 (ja) * | 2009-09-16 | 2011-03-24 | パナソニック株式会社 | 半導体記憶装置 |
CN102347084B (zh) * | 2010-08-03 | 2014-05-07 | 北京兆易创新科技股份有限公司 | 参考单元阈值电压的调整方法、装置和测试系统 |
US8406072B2 (en) * | 2010-08-23 | 2013-03-26 | Qualcomm Incorporated | System and method of reference cell testing |
CN102708922B (zh) * | 2011-03-28 | 2016-03-09 | 北京兆易创新科技股份有限公司 | 参考电流的调整方法、装置和非易失存储器芯片 |
JP6515606B2 (ja) * | 2015-03-16 | 2019-05-22 | セイコーエプソン株式会社 | 半導体集積回路装置及びそれを用いた電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784314A (en) * | 1995-07-14 | 1998-07-21 | Sgs-Thomson Microelectronics S.R.L. | Method for setting the threshold voltage of a reference memory cell |
US6278634B1 (en) * | 1999-06-29 | 2001-08-21 | Hyundai Electronics Industries Co., Ltd. | Reference memory cell initialization circuit and method |
US6466480B2 (en) * | 2001-03-27 | 2002-10-15 | Micron Technology, Inc. | Method and apparatus for trimming non-volatile memory cells |
US6584017B2 (en) * | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US20030169621A1 (en) * | 2002-03-08 | 2003-09-11 | Fujitsu Limited | Nonvolatile multilevel cell memory |
US6639849B2 (en) * | 2002-02-28 | 2003-10-28 | Fujitsu Limited | Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3454520B2 (ja) | 1990-11-30 | 2003-10-06 | インテル・コーポレーション | フラッシュ記憶装置の書込み状態を確認する回路及びその方法 |
US5608679A (en) | 1994-06-02 | 1997-03-04 | Intel Corporation | Fast internal reference cell trimming for flash EEPROM memory |
US5444656A (en) | 1994-06-02 | 1995-08-22 | Intel Corporation | Apparatus for fast internal reference cell trimming |
US5822250A (en) | 1996-08-30 | 1998-10-13 | Texas Instruments Incorporated | Circuit and process for autotrim of embedded threshold voltage reference bit |
US5961653A (en) * | 1997-02-19 | 1999-10-05 | International Business Machines Corporation | Processor based BIST for an embedded memory |
US6418054B1 (en) | 1999-08-31 | 2002-07-09 | Advanced Micro Devices, Inc. | Embedded methodology to program/erase reference cells used in sensing flash cells |
-
2004
- 2004-12-23 IT IT002473A patent/ITMI20042473A1/it unknown
-
2005
- 2005-03-24 US US11/089,268 patent/US7158415B2/en not_active Expired - Fee Related
- 2005-11-18 CN CN2005800442519A patent/CN101088127B/zh not_active Expired - Fee Related
- 2005-12-12 TW TW094143902A patent/TWI384358B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784314A (en) * | 1995-07-14 | 1998-07-21 | Sgs-Thomson Microelectronics S.R.L. | Method for setting the threshold voltage of a reference memory cell |
US6278634B1 (en) * | 1999-06-29 | 2001-08-21 | Hyundai Electronics Industries Co., Ltd. | Reference memory cell initialization circuit and method |
US6466480B2 (en) * | 2001-03-27 | 2002-10-15 | Micron Technology, Inc. | Method and apparatus for trimming non-volatile memory cells |
US6584017B2 (en) * | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6639849B2 (en) * | 2002-02-28 | 2003-10-28 | Fujitsu Limited | Nonvolatile semiconductor memory device programming second dynamic reference cell according to threshold value of first dynamic reference cell |
US20030169621A1 (en) * | 2002-03-08 | 2003-09-11 | Fujitsu Limited | Nonvolatile multilevel cell memory |
Also Published As
Publication number | Publication date |
---|---|
TWI384358B (zh) | 2013-02-01 |
US7158415B2 (en) | 2007-01-02 |
ITMI20042473A1 (it) | 2005-03-23 |
US20060140030A1 (en) | 2006-06-29 |
TW200629057A (en) | 2006-08-16 |
CN101088127A (zh) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101088127B (zh) | 用于在存储器件中编程参比单元的方法和系统 | |
CN100365735C (zh) | 闪存阵列中核心存储单元的软程序校验的装置和方法 | |
US5784314A (en) | Method for setting the threshold voltage of a reference memory cell | |
CN101174471B (zh) | 为闪存装置设定编程起始偏压的方法和使用它的编程方法 | |
US6226200B1 (en) | In-circuit memory array bit cell threshold voltage distribution measurement | |
US6967867B2 (en) | Semiconductor memory device and method for correcting memory cell data | |
EP0856188B1 (en) | A flash eeprom memory with separate reference array | |
US5343434A (en) | Nonvolatile semiconductor memory device and manufacturing method and testing method thereof | |
US7652925B2 (en) | Flash memory device and program method thereof | |
US7969786B2 (en) | Method of programming nonvolatile memory device | |
KR100273179B1 (ko) | 비휘발성 메모리 회로의 메모리 셀 검증 수행 방법 및 장치 | |
US20050270838A1 (en) | Erase verify for non-volatile memory | |
CN106229008A (zh) | 通过改变位线电压的多vt 感测方法 | |
US9129700B2 (en) | Systems and methods for adaptive soft programming for non-volatile memory using temperature sensor | |
US10923209B2 (en) | Semiconductor memory device | |
US7564714B2 (en) | Flash memory device and method of controlling program voltage | |
US9558846B1 (en) | Feedback validation of arbitrary non-volatile memory data | |
KR20220022104A (ko) | 반도체 기억장치 및 이의 동작 방법 | |
KR100301817B1 (ko) | 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법 | |
US20080056035A1 (en) | Method and apparatus for adaptive programming of flash memory, flash memory devices, and systems including flash memory having adaptive programming capability | |
CN108831516A (zh) | 闪存存储器控制方法及闪存存储器控制装置 | |
KR100443792B1 (ko) | 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법 | |
US20020082791A1 (en) | Method and system for the adjustment of an internal timing signal or a corresponding reference in an integrated circuit, and corresponding integrated circuit | |
EP1831892A1 (en) | System for performing fast testing during flash reference cell setting | |
KR0172411B1 (ko) | 불 휘발성 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110420 Termination date: 20131118 |