KR100301817B1 - 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법 - Google Patents

레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법 Download PDF

Info

Publication number
KR100301817B1
KR100301817B1 KR1019990025468A KR19990025468A KR100301817B1 KR 100301817 B1 KR100301817 B1 KR 100301817B1 KR 1019990025468 A KR1019990025468 A KR 1019990025468A KR 19990025468 A KR19990025468 A KR 19990025468A KR 100301817 B1 KR100301817 B1 KR 100301817B1
Authority
KR
South Korea
Prior art keywords
memory cell
reference memory
current
stop
source
Prior art date
Application number
KR1019990025468A
Other languages
English (en)
Other versions
KR20010004754A (ko
Inventor
라경만
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990025468A priority Critical patent/KR100301817B1/ko
Priority to US09/598,211 priority patent/US6278634B1/en
Publication of KR20010004754A publication Critical patent/KR20010004754A/ko
Application granted granted Critical
Publication of KR100301817B1 publication Critical patent/KR100301817B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

시간 소요를 최소화하면서 정확하게 레퍼런스 메모리셀을 초기화 할 수 있는 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 레퍼런스 메모리셀의 초기화 회로는 소오스, 드레인, 컨트롤게이트, 플로팅게이트로 구성된 레퍼런스 메모리셀, 상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부의 제어에 의해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원, 상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원, 상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원, 상기 레퍼런스 메모리셀을 소거할 때 상기 레퍼런스 메모리셀의 소오스에 인가되는 제 4 전원, 상기 레퍼런스셀의 드레인에 연결되어 측정신호에 따라 상기 레퍼런스셀로 흐르는 전류를 외부에서 측정하기 위한 경로를 제어하는 제 1 스위치, 상기 레퍼런스 메모리셀의 소오스에 연결되어 소거 제어신호에 따라 상기 레퍼런스 메모리셀의 소오스를 제 3 전원이나 제 4 전원에 연결하는 제 2 스위치, 상기 제 1 전원과 상기 레퍼런스 메모리셀의 드레인 사이에 연결되어 프로그램신호를 받아 상기 레퍼런스 메모리셀을 프로그램할 때 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하여 외부에서 인가된 스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램동작을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 한다.

Description

레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법{INITIAL CIRCUIT OF REFERENCE MEMORY CELL AND METHOD FOR INITIALING THEREBY}
본 발명은 반도체 메모리소자에 대한 것으로, 특히 시간소요를 최소화하면서 매우 정확하게 레퍼런스 메모리셀을 초기화하기 위한 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법에 관한 것이다.
첨부 도면을 참조하여 종래 레퍼런스 메모리셀의 초기화 회로에 대하여 설명하면 다음과 같다.
도 1은 종래 제 1 방법에 따른 레퍼런스 메모리셀의 초기화 회로이고, 도 2는 종래 제 2 방법에 따른 레퍼런스 메모리 셀의 초기화 회로이다.
먼저 종래 제 1 방법에 따른 레퍼런스 메모리셀의 초기화 회로는 도 1에 도시한 바와 같이 소오스, 드레인, 컨트롤게이트와 플로팅게이트를 구비한 메인 메모리셀(Main memory cell)(10)과, 레퍼런스 메모리셀(17)이 있다.
그리고 상기 메인 메모리셀(10)의 드레인단과 전원전압단(VCC)의 사이에 로드1(11)이 위치하고, 상기 레퍼런스 메모리셀(17)의 드레인단과 전원전압단(VCC)의 사이에 로드2(12)가 위치한다.
그리고 상기 레퍼런스 메모리셀(17)의 드레인단의 제 1 신호를 제 1 신호입력단에 입력받고, 상기 메인 메모리셀(10)의 드레인단의 제 2 신호를 제 2 신호입력단에 입력받아서 제 1, 제 2 신호입력단으로 입력된 신호를 비교하여 출력하는 비교출력부(13)가 있다. 이때 제 2 신호는 기준이 되는 신호이고 제 1 신호는 테스트하기 위한 신호이다.
그리고 레퍼런스 메모리셀(17)을 프로그램 시킬 때 외부와의 경로를 차단하기 위한 프로그램 제어부(16)가 있다. 그리고 레퍼런스 메모리셀(17)의 프로그램과 리드동작시에 프로그램 제어부(16)와 로드2(12)와의 연결여부를 제어하기 위한 제 1 스위치(S1)(15)가 레퍼런스 메모리셀(17)의 드레인단에 연결되어 있다.
그리고 상기 레퍼런스 메모리셀(17)의 프로그램시에는 'VPGM'인가단의 신호를 상기 레퍼런스 메모리셀(17)의 게이트에 인가하고, 리드동작시에는 'VREF'인가단의 신호를 상기 레퍼런스 메모리셀(17)의 게이트에 인가하도록 제어하는 제 2 스위치(S2)(18)가 있다.
상기와 같은 구성을 갖는 종래 제 1 방법에 따른 레퍼런스 메모리셀의 초기화는 프로그램/프로그램 조회(verify) 방법을 사용한다. 여기서 프로그램 조회를 위한 기준전류는 메인 메모리셀(10)에서 만들어낸다.
먼저, 레퍼런스 메모리셀(17)을 프로그램하기 위해 레퍼런스 메모리셀(17)의 드레인에 연결된 제 1 스위치(15)는 프로그램 제어부(16)에 연결시키고, 레퍼런스 메모리셀(17)의 게이트에 연결된 제 2 스위치(18)는 'VPGM'인가단에 연결시킨다. 이후에 프로그램 펄스를 인가하여 레퍼런스 메모리셀(17)을 프로그램한다.
프로그램이 끝나면 레퍼런스 메모리셀(17)의 드레인단에 연결된 제 1 스위치(15)를 비교출력부(15)의 제 1 신호입력단과 연결시키고, 레퍼런스 메모리셀(17)의 게이트단에 연결된 제 2 스위치(18)를 'VREF'인가단에 연결시킨다. 이때 메인 메모리셀(10)의 게이트에는 VPCX를 인가한다.
이에 따라서 레퍼런스 메모리셀(17)과 메인 메모리셀(10)로 전류가 흐른다. 이때 메인 메모리셀(10)로 흐르는 전류를 기준전류로 정의하고, 레퍼런스메모리셀(17)로 흐르는 전류를 테스트전류로 정의한다.
상기 기준전류와 테스트전류에 따라서 로드1(11)과 로드2(12)에 전압차가 발생되고, 이와 같은 전압차를 입력으로 받는 비교출력부(13)를 통해서 출력된 신호에 따라서 레퍼런스 메모리셀(17)과 메인 메모리셀(10)로 흐른 전류의 차를 알 수 있다.
이때 메인 메모리셀(10)의 문턱전압을 알고 있다면 상기의 전류차를 이용해서 레퍼런스 메모리셀(17)의 문턱전압을 알 수 있다. 상기에서 레퍼런스 메모리셀(17)의 전류가 메인 메모리셀(10)보다 크다면 프로그램 모드로 제 1 스위치(15)와 제 2 스위치(15)를 바꿔어서 프로그램을 진행한다.
이와 같은 프로그램/프로그램조회 동작을 레퍼런스 메모리셀(17)의 문턱전압이 미리 정한 혀용값 이내에 들어올때까지 반복진행한다.
다음에 종래 제 2 방법에 따른 레퍼런스 메모리셀의 초기화 회로는 도 2에 도시한 바와 같이 각 게이트단이 워드라인(23)에 연결되어 있고, 드레인단이 비트라인에 연결되어 있는 메모리소자(22)가 복수개 정렬되어 있다. 이때 각 워드라인(23)의 초기입력단에는 인버터가 부착되어 있다.
그리고 캐스코드소자(26)를 통해서 칼럼로드소자(27)를 소정의 메모리소자(22)에 연결하기 위한 선택트랜지스터(25)가 캐스코드소자(26)와 각 메모리소자(22)의 드레인단 사이에 연결되어 있다. 이때 캐스코드소자(26)의 게이트단과 소오스단 사이에 소오스단의 신호를 반전하여 게이트단에 입력하는 인버터가 있다.
그리고 소오스,드레인, 컨트롤게이트와 플로팅게이트를 구비한 복수개의 레퍼런스 메모리셀(29)은 각각의 선택소자(30)와 캐스코드소자(31)를 통해서 기준 칼럼로드소자(32)에 연결된다. 이때 캐스코드소자(31)의 게이트단과 소오스단 사이에 소오스단의 신호를 반전하여 게이트단에 입력하는 인버터가 있다.
그리고 리드(Read)동작 동안 칼럼로드소자(27)와 캐스코드소자(26)의 콘택노드(CN1)의 전압레벨이 SIN단으로 공급되고, 칼럼로드소자(32)와 캐스코드소자(31)의 콘택노드(CN2)의 전압레벨은 RIN단으로 공급되는 센스앰프(28)가 있다. 이때 콘택노드(CN1)의 신호가 SIN단의 전달되는 경로를 제어하는 스위치(SW)가 콘택노드(CN1)과 SIN 사이에 있고, 스위치(SW)가 닫힐경우 컨트롤러(34)의 제어에 의해서 패드(35)로 신호를 전달하는 앤모스트랜지스터(36)가 있다.
상기 센스앰프(28)는 SIN단으로 들어오는 신호를 RIN단으로 들어오는 신호와 비교하여 출력한다.
그리고 상기 각 레퍼런스 메모리셀(29)의 플로팅게이트는 각각 다른 레벨로 프로그램되는데, 이와 같이 레퍼런스 메모리셀(29)이 각각 다른 레벨로 프로그램되도록 즉, 레퍼런스 메모리셀(29)이 각각의 목표전하량을 저장할 때까지 레퍼런스 메모리셀(29)의 게이트에 차아지 펄스를 제공하는 전압스위치(33)가 있다.
그리고 상기 전압스위치(33)와 선택소자(30) 및 상기 앤모스트랜지스터(36)와 스위치(SW)를 제어하는 컨트롤러(34)가 있다.
상기와 같이 구성된 종래 레퍼런스 메모리셀의 문턱전압 설정회로는 레퍼런스 메모리셀 비트라인에 연결된 로드(load)의 특성곡선을 통해 목표 문턱전압을 정확하게 설정하고, 레퍼런스 메모리셀을 프로그램할 때 프로그램 펄스 조합을 여러개 두어 목표 문턱전압까지 프로그램하는데 소요되는 시간을 최소화하는 것이다.
즉, 처음에는 프로그램 펄스폭을 넓게 하여 문턱전압 이동을 크게 하고, 프로그램이 반복되면서 문턱전압이 목표값에 접근하면 할수록 프로그램 펄스폭을 점차 줄여 정확도를 최대한 확보하면서 목표문턱전압에 도달하기 위한 시간을 최소화 하는 것이다.
상기에서 프로그램 펄스 조합과 프로그램 조회(verify)의 기준 설정은 컨트롤러(34)가 한다.
레퍼런스 메모리셀을 프로그램 한 다음 프로그램 조회를 하여 레퍼런스 메모리셀의 문턱전압이 목표에 도달했는지를 확인하고, 목표에 도달하기 못했을 경우에는 프로그램/프로그램 조회를 레퍼런스 메모리셀의 문턱전압이 목표에 도달할 때까지 반복한다.
다시말해서 서로 다른 문턱전압을 갖는 하나 이상의 레퍼런스 메모리셀을 초기화하기 위해 정확한 조회 기준전압을 컨트롤러(34)를 통해서 외부에서 인가하고 전체적인 프로그램 시간을 줄이기 위해 복수개의 프로그램 펄스 조합을 사용한다.
상기와 같은 종래 레퍼런스 메모리셀의 초기화 회로는 다음과 같은 문제가 있다.
첫째, 레퍼런스 메모리셀에 프로그램 펄스를 공급할 때마다 주입된 전하의 양을 조회해야 하기 때문에 목표 문턱전압에 도달하는데 소요되는 시간이 많다.
둘째, 처음에는 프로그램 펄스의 폭을 넓게 하고, 목표 문턱전압에 접근하면 할수록 펄스폭을 줄이는 방법을 사용하기 위해서 별도의 컨트롤러가 필요하므로 구성이 복잡해진다.
셋째, 최종 펄스폭 이내의 해상도(resolution) 문제가 해결되지 않는다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 시간 소요를 최소화하면서 정확하게 레퍼런스 메모리셀을 초기화 할 수 있는 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법을 제공하는 데 그 목적이 있다.
도 1은 종래 제 1 방법에 따른 레퍼런스 메모리셀의 초기화 회로
도 2는 종래 제 2 방법에 따른 레퍼런스 메모리셀의 초기화 회로
도 3은 본 발명 제 1 실시예에 따른 레퍼런스 메모리셀의 초기화 회로
도 4는 본 발명 제 2 실시예에 따른 레퍼런스 메모리셀의 초기화 회로
도 5는 본 발명에 따른 레퍼런스 메모리셀을 초기화시키기 위한 개념도
도 6은 본 발명에 따른 레퍼런스 메모리셀의 초기화 방법을 나타낸 플로우 챠트
도면의 주요 부분에 대한 부호의 설명
51 : 레퍼런스 메모리셀 52 : 제 1 전원(VD)
53 : 제 2 전원(VC) 54 : 제 3 전원(VS)
55 : 전류검출부 56 : 외부패드
57 : 제 1 스위치 58 : 제 2 스위치
59 : 제 4 전원(VE)
상기와 같은 목적을 달성하기 위한 본 발명 레퍼런스 메모리셀의 초기화 회로 는 소오스, 드레인, 컨트롤게이트, 플로팅게이트로 구성된 레퍼런스 메모리셀, 상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부의 제어에 의해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원, 상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원, 상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원, 상기 레퍼런스 메모리셀을 소거할 때 상기 레퍼런스 메모리셀의 소오스에 인가되는 제 4 전원, 상기 레퍼런스셀의 드레인에 연결되어 측정신호에 따라 상기 레퍼런스셀로 흐르는 전류를 외부에서 측정하기 위한 경로를 제어하는 제 1 스위치, 상기 레퍼런스 메모리셀의 소오스에 연결되어 소거 제어신호에 따라 상기 레퍼런스 메모리셀의 소오스를 제 3 전원이나 제 4 전원에 연결하는 제 2 스위치, 상기 제 1 전원과 상기 레퍼런스 메모리셀의 드레인 사이에 연결되어 프로그램신호를 받아 상기 레퍼런스 메모리셀을 프로그램할 때 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하여 외부에서 인가된 스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램동작을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법은 전류검출부의 기준 스톱전류설정단에 제 1 기준스톱전류값을 설정하는 제 1 스텝, 상기 제 1 기준스톱전류값을 4등분하여 제 1 전류증분값을 설정하는 제 2 스텝, 상기 제 1 기준스톱전류값을 갖고 레퍼런스 메모리셀을 프로그램하는 제 3 스텝, 외부패드와 연결된 상기 제 1 스위치를 닫아서 상기 레퍼런스 메모리셀의 전류를 측정하는 제 4 스텝, 상기 측정된 전류가 제 1 목표전류범위보다 크거나 같은지 1차 판별하는 제 5 스텝, 상기 1차 판별을 만족하면 상기 제 1 기준스톱전류값을 상기 제 1 전류증분만큼 낮춰서 제 2 기준스톱전류값을 설정하고 상기 제 1 목표전류범위보다 작아질때까지 프로그램과 전류측정과 1차 판별을 반복하는 제 6 스텝, 상기 1차 판별을 만족하지 않으면 상기 측정된 전류가 제 2 목표전류범위보다 크거나 같은지 2차 판별하는 제 7 스텝, 상기 2차 판별을 만족하면 상기 레퍼런스 메모리셀의 초기화 과정을 끝내는 제 8 스텝, 상기 2차 판별을 만족하지 않으면 상기 제 2 기준스톱전류값에 상기 제 1 전류증분값을 더하여 제 3 기준스톱전류값을 설정하는 제 9 스텝, 상기 제 1 전류증분값을 이등분하여 제 2 전류증분값을 설정하는 제 10 스텝, 상기 제 3 기준스톱전류값에서 상기 제 2 전류증분값을 빼서 제 4 기준스톱전류값을 설정하는 제 11 스텝, 상기 레퍼런스 메모리셀을 소거하는 제 12 스텝, 상기 레퍼런스 메모리셀의 전류가 상기 제 2 판별식을 만족할 때까지 상기 제 3스텝에서 제 12 스텝을 반복 진행함을 특징으로 한다.
플래쉬 메모리에서 리드동작 또는 프로그램동작을 할 때 레퍼런스 메모리셀을 사용하는데, 보통 테스트 단계에서 외부 장비를 사용하여 레퍼런스 메모리셀을 적절한 값으로 초기화 한다.
특히, 하나 이상의 비트(bit)를 저장하는 멀티-레벨 셀인 경우에는 원하는 값으로 레퍼런스 메모리셀을 정확하게 초기화하는 것이 중요하다. 이것은 메인 메모리셀의 각 레벨과 레벨 사이에 레퍼런스 레벨을 정확하게 넣어주어야 하기 때문이다.
그리고 레퍼런스 메모리셀의 초기화는 원하는 레퍼런스 전류를 정확하게 만드는 것도 중요하지만 초기화 작업이 보통 테스트 단계에서 이루어지기 때문에 초기화하는데 소요되는 시간 또한 매우 중요하다. 따라서 레퍼런스 메모리셀의 초기화는 허용할 수 있는 시간내에 가능한한 정확하게 해야한다.
이하, 첨부 도면을 참조하여 본 발명 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법에 대하여 설명하면 다음과 같다.
먼저, 본 발명 제 1 실시예에 따른 레퍼런스 메모리셀의 초기화 회로는 도 3에 도시한 바와 같이 소오스와 드레인과 플로팅게이트와 컨트롤게이트를 구비하여 구성된 레퍼런스 메모리셀(51)이 있고, 상기 레퍼런스 메모리셀(51)을 프로그램할 때 레퍼런스 메모리셀(51)의 드레인에 프로그램 전압을 공급하는 제 1 전원(52)이있다.
그리고 상기 레퍼런스 메모리셀(51)을 프로그램하거나 상기 레퍼런스 메모리셀(51)의 전류를 읽을 때 상기 레퍼런스 메모리셀(51)의 게이트에 전압을 인가하는 제 2 전원(53)과, 상기 제 1, 제 2 전원(52,53)보다 낮은 전압을 레퍼런스 메모리셀(54)의 소오스에 인가하는 제 3 전원(54)이 있다.
그리고 상기 레퍼런스 메모리셀(51)을 소거할 때 상기 레퍼런스 메모리셀(51)의 소오스에 전압을 인가하는 제 4 전원(59)이 있다.
그리고 상기 레퍼런스 메모리셀(51)의 드레인에 연결되어 측정신호(Measure)에 따라 외부에서 상기 레퍼런스 메모리셀(51)로 흐르는 전류를 측정하는 경로를 제어하는 제 1 스위치(S1)(57)가 있다.
그리고 상기 제 1 전원(52)과 상기 레퍼런스 메모리셀(51)의 드레인 사이에 연결되어 프로그램 제어신호(PROGRAM)를 받아 상기 레퍼런스 메모리셀(51)의 프로그램을 시작하고 상기 레퍼런스 메모리셀(51)로 흐르는 전류를 검출하면서 상기 레퍼런스 메모리셀(51)의 전류가 기준스톱전류(ISTOP)와 동일할 때 스톱신호(STOP)를 발생하여 상기 레퍼런스 메모리셀(51)의 프로그램을 강제로 종료시키는 전류검출부(55)가 있다.
그리고 상기 레퍼런스 메모리셀(51)의 소오스에 일단이 연결되었으며 소거 제어신호(ERASE)에 따라 레퍼런스 메모리셀(51)의 소오스를 제 3 전원(54)이나 제 4 전원(59)에 연결하는 제 2 스위치(S2)(58)로 구성된다.
또한 상기 본 발명 제 1 실시예에 따른 구성에서 도면에는 도시되지 않았지만 레퍼런스 메모리셀(51)을 복수개 구성하고, 복수개의 레퍼런스 메모리셀(51)의 드레인단과 상기 전류검출부(55)의 사이에 상기 복수개의 레퍼런스 메모리셀(51) 중 하나를 선택하기 위한 선택트랜지스터(Y-selector)를 더 구비하여 구성할 수 있다.
또한 본 발명 제 2 실시예에 따른 레퍼런스 메모리셀의 초기화 회로는 도 4에 도시한 바와 같이 레퍼런스 메모리셀(51)의 소오스가 제 3 전원(54)에 직접 연결되고, 제 2 스위치(59)없이 레퍼런스 메모리셀(51)을 소거할 때 소거전압(VE)을 인가하는 제 4 전원(59)을 플로팅게이트에 직접 연결하여 구성하는 것만 다르고 그 이외의 구성은 본 발명의 제 1 실시예와 동일하다.
또한 본 발명 제 2 실시예에 따른 구성에서 도면에는 도시되지 않았지만 레퍼런스 메모리셀(51)을 복수개 구성하고, 복수개의 레퍼런스 메모리셀(51)의 드레인단과 상기 전류검출부(55)의 사이에 상기 복수개의 레퍼런스 메모리셀(51) 중 하나를 선택하기 위한 선택트랜지스터(Y-selector)를 더 구비하여 구성할 수 있다.
상기 제 1, 제 2 실시예에서 상기 제 2 전원(VC)은 레퍼런스 메모리셀(51)을 프로그램할 때와 리드할 때 사용하는 것으로, 두 동작에서 전압값이 다를 수도 있고 같을 수도 있다. 차후에는 두 동작에서 VC 전압값이 같을 경우를 예를 들어 설명한다. 즉, 제 2 전원(VC)(53)은 레퍼런스 메모리셀(51)을 리드할 때 사용한 전압값을 프로그램할 때도 그대로 사용한다.
그리고 레퍼런스 메모리셀(51)의 드레인에는 제 1 스위치(57)를 통해 외부패드(56)가 연결되어 있는데, 이때 제 1 스위치(57)는 측정신호(Measure)를 받아서레퍼런스 메모리셀(51)의 드레인과 외부패드(56) 사이의 연결을 제어하는 것이다. 그리고 이 경로는 레퍼런스 메모리셀(51)을 실제 동작시키는 조건에서 레퍼런스 메모리셀(51)로 흐르는 전류를 측정하기 위한 것이다.
그리고 레퍼런스 메모리셀(51)에 흐르는 전류를 측정할 때, 레퍼런스 메모리셀(51)의 컨트롤게이트에는 초기화할 때 인가한 VC전압을 인가하고, 드레인에는 레퍼런스 메모리셀(51)을 초기화할 때 사용하는 VD전압보다 낮은 전압을 인가한다. 만일 드레인에도 컨트롤게이트와 같이 초기화할 때 사용하는 전압을 그대로 사용하면 레퍼런스 메모리셀(51)을 동작시키자마자 바로 프로그램 동작이 시작되어 애써 맞춰놓은 레퍼런스 메모리셀(51)의 문턱전압이 무의미해진다.
따라서 레퍼런스 메모리셀(51)을 초기화한 다음 실제 동작시킬 때는 드레인에 약 1V정도의 값을 인가하고, 이와 동일한 전압을 외부패드(56)에서 인가하면서 외부패드(56)를 통해 레퍼런스 메모리셀(51)로 흐르는 전류를 측정한다. 이때 전류검출부(55)는 논리 '0'의 프로그램신호를 인가하여 디제이블(disable)시켜서, 외부에서 레퍼런스 메모리셀(51) 전류를 측정할 때 VD전압의 영향을 배제하고 또한 외부패드(56)로 부터의 측정전류(IMEASURE)가 레퍼런스 메모리셀(51)로만 흐르게 한다.
이와 같이 전류검출부(55)는 프로그램신호의 제어를 받아 레퍼런스 메모리셀(51)의 프로그램을 제어하는 기능을 한다.
예를 들어 논리 '0'의 프로그램신호(PROGRAM)를 인가 받으면 전류검출부(55)가 디제이블(disable)되어 레퍼런스 메모리셀(51)의 드레인과 제 1 전원(VD)(52)을 차단한다. 이와 같은 동작은 외부에서 레퍼런스 메모리셀(51)의 전류를 측정하거나레퍼런스 메모리셀(51)을 소거할 때 사용한다.
그리고 논리 '1'의 프로그램신호(PROGRAM)가 인가되면 제 1 전원(51)의 VD가 레퍼런스 메모리셀(51)의 드레인에 전달되어 레퍼런스 메모리셀(51)의 프로그램을 시작한다. 프로그램 시작과 동시에 레퍼런스 메모리셀(51)의 전류를 모니터링하여 레퍼런스 메모리셀(51) 전류가 미리 설정한 전류인 스톱전류(ISTOP)와 같아지는 순간 STOP신호를 출력한다. 이에따라서 레퍼런스 메모리셀(51)의 드레인과 컨트롤게이트에 전압을 인가하는 제 1, 제 2 전원(52,53)의 동작이 차단되어 프로그램을 강제로 종료시킨다.
상기와 같은 방법은 종래기술에서 프로그램 펄스를 사용하여 매번 주입하는 전하의 양을 일정한 양으로 양자화(시간적으로 불연속)하고 주입하는 회수를 반복하면서 목표 문턱전압에 접근하는 것과는 달리 전하 주입이 시간적으로 연속되도록 하기 때문에 종래기술과 같은 펄스폭(한번 주입되는 전하의 양)에 의한 문턱전압 해상도(resolution)의 한계 같은 문제가 근본적으로 없다.
그리고 프로그램 동작이 레퍼런스 메모리셀(51)의 문턱전압을 높이는 과정이라면 소거동작은 반대로 레퍼런스 메모리셀(51)의 문턱전압을 낮추는 과정이다.
레퍼런스 메모리셀(51)의 소거동작은 먼저 제 1 스위치(S1)(57)를 열어서 외부패드(56)와 연결되는 경로를 차단하고, 전류검출부(55)는 논리 '0'의 프로그램(PROGRAM)신호를 인가하여서 디제이블(disable)시킨다. 그리고 레퍼런스 메모리셀(51)의 컨트롤게이트에 인가되는 제 2 전원(VC)의 전압은 VS전압과 같게 하고, 소거(ERASE)신호를 인가해서 제 2 스위치(S2)(58)를 통해서 레퍼런스 메모리셀(51)의 소오스와 제 4 전원(VE)(59)을 연결시킨다. 이후에 제 4 전원(59)에 소거전압 펄스를 인가하여 레퍼런스 메모리셀(51)을 소거한다.
본 발명의 프로그램 방식은 오토-조회(auto-verify)와 수칙해석에서 사용하는 양분(Bisection)법을 사용해서 매번 프로그램 할 때마다 에러(error)를 반씩 줄여가면서 목표값에 접근하는 것이다.
상기와 같은 본 발명 레퍼런스 메모리셀의 초기화방법에 대하여 도면을 참조하여 설명하면 다음과 같다.
도 5에서 IREF는 정확한 목표값을 나타낸 것이고 ±△IREF는 목표값에 도달했다고 인정할 수 있는 마진을 나타낸 것이다. 이와 같이 목표값을 기준으로 설정한 마진영역이 상대적으로 어느정도 큰지 작은지에 따라서 얼마나 정확하게 목표값에 도달했는지를 평가하게 된다.
그리고 X축은 프로그램/소거의 반복회수를 나타낸 것이고, 좌측의 Y축은 실제동작하는 조건에서 측정한 레퍼런스 메모리셀(51)로 흐르는 전류를 나타낸 것이고, 우측의 Y축은 레퍼런스 메모리셀(51)을 프로그램할 때 전류검출부(55)에 인가되는 프로그램 종료에 대한 기준스톱전류(ISTOP)를 나타낸 것이다.
도 3에 도시한 바와 같이 프로그램할 때 레퍼런스 메모리셀(51)로 흐르는 전류인 ICELL이 전류검출부(55)의 ISTOP과 일치하는 순간 프로그램을 강제로 종료했으므로, ISTOP을 원하는 목표 전류인 IREF과 동일하게 하고 프로그램을 시키면 레퍼런스 메모리셀(51)의 전류가 목표값인 IREF과 동일할 것이므로, 한 번의 프로그램으로 목표값에 정확히 맞출 수 있는 것처럼 보인다.
이와 같은 내용은 레퍼런스 메모리셀(51)을 동작시킬 때의 조건(컨트롤게이트와 드레인에 인가되는 전압)과 초기화하기 위한 프로그램 동작의 조건이 동일하다면 맞는다. 그러나 앞서 설명했듯이 레퍼런스 메모리셀(51)의 컨트롤게이트 전압은 프로그램할 때와 리드(Read)할 때 동일하게 할 수 있지만, 드레인전압은 프로그램할 때 보다 리드할 때 상대적으로 훨씬 낮아야 한다. 그렇지 않고 동일한 조건이면 레퍼런스 메모리셀(51)의 전류를 읽기 위해 전원을 인가하면 바로 프로그램 동작을 하므로 초기화의 의미가 사라진다.
상기의 설명에서와 같이 레퍼런스 메모리셀(51)을 프로그램할 때(초기화할 때)와 리드(Read)할 때(실제로 사용할 때)의 차이점은 레퍼런스 메모리셀(51)의 드레인에 인가되는 전압이 다르다는 것이다.(프로그램할 때는 4∼6V로 높고, 리드할 때는 1V로 낮다.)
만일 레퍼런스 메모리셀(51)의 드레인 컨덕턴스(drain conductance)(gds)가 이상적으로 '0'(레퍼런스 메모리셀(51)의 출력저항이 ∞)이어서 세츄레이션(saturation) 영역에서 드레인 전압에 따른 레퍼런스 메모리셀(51)의 전류 변화가 전혀 없다면 한 번의 프로그램으로 목표전류에 도달하는 것이 가능하다.
그러나 실제적으로 gds=0인 이상적인 레퍼런스 메모리셀(51)은 존재하지 않으므로, 결국 컨트롤게이트의 전압이 동일하다 하더라도 드레인 전압이 프로그램 조건일 때와 리드 조건일 때 서로 다르므로, 두 경우 레퍼런스 메모리셀(51)의 전류가 달라진다.
그리고 gds값이 포지티브(positive)이므로 프로그램 조건에서의 전류가 리드 조건보다 더 많이 흐른다. 따라서 ISTOP에 목표전류인 IREF을 인가하고 프로그램한 다음 리드 조건에서 전류를 읽으면 읽은 전류는 목표전류보다 항상작다.
그리고 ISTOP이 크면 레퍼런스 메모리셀(51) 전류가 클 때 프로그램을 종료하므로, 프로그램하는데 소요되는 시간이 짧아지고, 따라서 레퍼런스 메모리셀(51)의 플로팅게이트에 주입되는 전하양이 작아 결과적으로 문턱전압이 낮게 프로그램된다. 반대로 ISTOP이 작으면 레퍼런스 메모리셀(51) 전류가 작을 때 프로그램을 종료하므로 프로그램 시간이 길어져 상대적으로 많은 전하가 플로팅게이트로 주입되고 그 결과 문턱전압이 높게 프로그램된다.
그리고 레퍼런스 메모리셀(51)의 문턱전압이 낮으면 같은 조건으로 읽을 때 레퍼런스 메모리셀(51) 전류가 크고, 반대로 문턱전압이 높으면 레퍼런스 메모리셀(51) 전류가 작아진다.
도 5에서와 같이 레퍼런스 메모리셀(51)의 전류가 많이 흐르는 위쪽은 문턱전압이 낮고, '□'은 소거동작을 한 후의 레퍼런스 메모리셀의 전류값을 나타낸 것이다. 그리고 레퍼런스 메모리셀(51)의 전류가 적게 흐르는 아래쪽은 문턱전압이 높고, '■'은 프로그램동작을 한 후의 레퍼런스 메모리셀의 전류값을 나타낸 것이다.
먼저 도 5와 도 6에 도시한 바와 같이 레퍼런스 메모리셀(51)을 소거한다음(b) 전류검출부(55)의 ISTOP에 제 1 기준스톱전류(ISTOP_INIT)를 설정(S100)하여 레퍼런스 메모리셀(51)을 1차 프로그램한다.
이때 ISTOP_INIT은 목표 전류인 IREF보다 충분히 크게하고, 매 반복에 사용되는 전류증분(dI)의 초기값은 ISTOP의 1/4배로 설정한다.(S110)
1차 프로그램 후에 상기 레퍼런스 메모리셀(51)의 전류를 읽으면 목표전류보다 높게 측정(b)되므로 현재의 ISTOP에서 증분 dI를 뺀 값을 새로운 ISTOP으로 설정한 후 2차 프로그램한다.(S120)
2차 프로그램한 후 레퍼런스 메모리셀(51)의 전류를 측정하고(S130), 측정된 전류값(IMEASURE)이 제 1 목표전류범위(IREF+△IREF)보다 크거나 같은지를 판별한다.(S140)
측정된 전류값이 제 1 목표전류범위(IREF+△IREF)보다 크거나 같다면 ISTOP를 dI만큼 낮게 설정한다.(S150) 이후에 다시 프로그램을 하여 읽은 전류가 제 1 목표전류범위(IREF+△IREF)보다 작을 때까지 dI를 줄이는 프로그램을 반복한다.(c)(S120∼S150)
이후에 레퍼런스 메모리셀(51)의 측정전류(IMEASURE)가 제 1 목표전류범위(IREF+△IREF)보다 작을 경우, 다시 레퍼런스 메모리셀(51)의 측정전류(IMEASURE)가 제 2 목표전류범위(IREF-△IREF)보다 크거나 같은지를 판별(S160)한다. 이때 판별식을 만족하면 프로그램을 끝낸다.
반면에 레퍼런스 메모리셀(51)의 측정전류(IMEASURE)가 제 2 목표전류범위(IREF-△IREF)보다 작으면 최종 프로그램 시점의 ISTOP(c)에 dI를 더해서 ISTOP을 설정한다.(S170) 이후에 전류증분(dI)의 값을 1/2로 줄인다.(S180) 이후에 새로 설정된 ISTOP에서 dI를 뺀 값으로 ISTOP을 다시 설정한다.(S190)
이후에 레퍼런스 메모리셀(51)을 다시 소거한다.(d)(S200) 이와 같이 매번 소거동작을 할 때마다 전류증분(dI)를 1/2로 줄인다.
이후에 새로 설정한 ISTOP으로 다시 프로그램한 후(e)(S120) 전류를 읽어 값이 목표보다 크면 ISTOP을 dI만큼 낮춰 다시 프로그램하고(f), 작으면 다시 소거한다.(g) 이때 ISTOP은 마지막 프로그램하기 전 상태(e)가 되도록 dI를 더하고(S170), dI는 이등분된 값을 다시 이등분하여 설정한다.(S180) 이후에 줄어든 dI만큼을 뺀값으로 다시 프로그램하고(h), 다시 소거하고(i), dI를 또 반으로 줄이고(S180) 하는 동작을 반복하면 결국 목표값에 수렴한다.(j)
이와 같이 측정전류가 목표전류값(IREF±△IREF) 범위내에 들어갈 때까지 상기와 같은 동작을 반복한다.
상기와 같은 레퍼런스 메모리셀의 초기화 과정을 수치적인 예를 들어 설명하면 다음과 같다.
목표전류값이 20±1㎂라고 하고, dI의 초기값을 5㎂라 하면, 매번 소거할 때마다 dI가 5㎂→2.5㎂→1.25㎂→0.625㎂가 되어 소거 동작을 기준으로 3번의 반복만에 목표전류값에 도달함을 알 수 있다. 이때 dI의 초기값을 크게하면 소거 동작의 반복이 많아지므로 작게하는 것이 좋다. 그러나 너무 작으면 처음 프로그램에서 처음 소거할 때까지의 프로그램 반복이 많아지므로 너무 작은 것도 좋지 않다.
또한 일단 한번 소거하고 나면 다음 소거까지의 프로그램 반복은 최대 2번 행할 수 있는데, 프로그램을 2번하면 소거하기 전의 상태로 돌아가기 때문이다. 따라서 상기 예에서의 프로그램 반복의 최대값은 5이다. 이때 6이 아니고 5인 이유는 마지막 반복에서는 한번 프로그램할 때 바로 목표값 범위내에 들어가기 때문이다.
상기와 같은 본 발명 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법은 다음과 같은 효과가 있다.
레퍼런스 메모리셀의 전류를 실제 동작하는 환경에서 목표값 범위내로 정확하게 설정하면서도 설정하는데 소요되는 시간을 최소로 할 수 있다.

Claims (15)

  1. 소오스, 드레인, 컨트롤게이트, 플로팅게이트로 구성된 레퍼런스 메모리셀,
    상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부의 제어에 의해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원,
    상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원,
    상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원,
    상기 레퍼런스 메모리셀을 소거할 때 상기 레퍼런스 메모리셀의 소오스에 인가되는 제 4 전원,
    상기 레퍼런스셀의 드레인에 연결되어 측정신호에 따라 상기 레퍼런스셀로 흐르는 전류를 외부에서 측정하기 위한 경로를 제어하는 제 1 스위치,
    상기 레퍼런스 메모리셀의 소오스에 연결되어 소거 제어신호에 따라 상기 레퍼런스 메모리셀의 소오스를 제 3 전원이나 제 4 전원에 연결하는 제 2 스위치,
    상기 제 1 전원과 상기 레퍼런스 메모리셀의 드레인 사이에 연결되어 프로그램신호를 받아 상기 레퍼런스 메모리셀을 프로그램할 때 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하여 외부에서 인가된 스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램동작을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로.
  2. 제 1 항에 있어서, 상기 레퍼런스 메모리셀을 복수개 형성하고, 상기 복수개의 레퍼런스 메모리셀의 드레인과 상기 전류검출부의 사이에 상기 복수개의 레퍼런스 메모리셀 중 하나를 선택하기 위한 선택트랜지스터(Y-selector)를 더 구비하여 구성됨을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로.
  3. 소오스, 드레인, 컨트롤게이트, 플로팅게이트로 구성된 레퍼런스 메모리셀,
    상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부의 제어에 의해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원,
    상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원,
    상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원,
    상기 레퍼런스 메모리셀을 소거할 때 상기 레퍼런스 메모리셀의 플로팅게이트에 소거전압을 직접인가하는 제 4 전원,
    상기 레퍼런스 메모리셀의 드레인에 연결되어 측정신호에 따라 상기 레퍼런스 메모리셀로 흐르는 전류를 외부에서 측정하기 위한 경로를 제어하는 스위치,
    상기 제 1 전원과 상기 레퍼런스 메모리셀의 드레인 사이에 연결되어 프로그램신호를 받아 상기 레퍼런스 메모리셀을 프로그램할 때 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하면서 상기 모니터링한 전류가 외부에서 인가된 스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램동작을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로.
  4. 제 3 항에 있어서, 상기 레퍼런스 메모리셀을 복수개 형성하고, 상기 복수개의 레퍼런스 메모리셀의 드레인과 상기 전류검출부의 사이에 상기 복수개의 레퍼런스 메모리셀 중 하나를 선택하기 위한 선택트랜지스터(Y-selector)를 더 구비하여 구성됨을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로.
  5. 전류검출부의 기준 스톱전류설정단에 제 1 기준스톱전류값을 설정하는 제 1 스텝,
    상기 제 1 기준스톱전류값을 4등분하여 제 1 전류증분값을 설정하는 제 2 스텝,
    상기 제 1 기준스톱전류값을 갖고 레퍼런스 메모리셀을 프로그램하는 제 3 스텝,
    외부패드와 연결된 상기 제 1 스위치를 닫아서 상기 레퍼런스 메모리셀의 전류를 측정하는 제 4 스텝,
    상기 측정된 전류가 제 1 목표전류범위보다 크거나 같은지 1차 판별하는 제 5 스텝,
    상기 1차 판별을 만족하면 상기 제 1 기준스톱전류값을 상기 제 1 전류증분만큼 낮춰서 제 2 기준스톱전류값을 설정하고 상기 제 1 목표전류범위보다 작아질때까지 프로그램과 전류측정과 1차 판별을 반복하는 제 6 스텝,
    상기 1차 판별을 만족하지 않으면 상기 측정된 전류가 제 2 목표전류범위보다 크거나 같은지 2차 판별하는 제 7 스텝,
    상기 2차 판별을 만족하면 상기 레퍼런스 메모리셀의 초기화 과정을 끝내는 제 8 스텝,
    상기 2차 판별을 만족하지 않으면 상기 제 2 기준스톱전류값에 상기 제 1 전류증분값을 더하여 제 3 기준스톱전류값을 설정하는 제 9 스텝,
    상기 제 1 전류증분값을 이등분하여 제 2 전류증분값을 설정하는 제 10 스텝,
    상기 제 3 기준스톱전류값에서 상기 제 2 전류증분값을 빼서 제 4 기준스톱전류값을 설정하는 제 11 스텝,
    상기 레퍼런스 메모리셀을 소거하는 제 12 스텝,
    상기 레퍼런스 메모리셀의 전류가 상기 제 2 판별식을 만족할 때까지 상기 제 3스텝에서 제 12 스텝을 반복 진행함을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  6. 제 5 항에 있어서, 상기 레퍼런스 메모리셀의 프로그램은 외부패드와 연결되는 제 1 스위치는 열고, 상기 레퍼런스 메모리셀의 소오스에 연결된 제 2 스위치를 소오스인가 전압단에 연결하고, 전류검출부의 프로그램신호 인가단에 논리 '1'신호를 인가하여 진행함을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한초기화 방법.
  7. 제 5 항에 있어서, 상기 레퍼런스 메모리셀의 전류를 측정할 때 전류검출부의 프로그램신호 인가단에 논리 '0'신호를 인가하고, 상기 레퍼런스 메모리셀의 드레인에는 프로그램할 때 가해진 전압보다 낮은 전압을 인가하는 것을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  8. 제 5 항에 있어서, 상기 레퍼런스 메모리셀을 소거할 때 상기 제 1 스위치를 열어서 상기 외부패드와의 연결경로를 끊고, 상기 레퍼런스 메모리셀의 게이트에는 접지전압을 인가하고, 소거신호를 인가하여 상기 레퍼런스 메모리셀의 소오스에 일단이 연결된 상기 제 2 스위치가 소거전압 인가 전원에 연결되도록 하고, 이후에 소거전압 펄스를 인가하여 소거동작을 진행하는 것을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  9. 제 5 항에 있어서, 상기 제 3 스텝에서 제 12 스텝을 반복진행할 때 제 3 스텝에서 레퍼런스 메모리셀을 프로그램할 때 사용되는 제 1 기준스톱전류값은 이전 스텝에서 설정된 제 4 기준스톱전류값을 사용하여 진행하는 것을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  10. 제 5 항에 있어서, 상기 레퍼런스 메모리셀을 복수개 형성하였을 경우 상기제 1 기준스톱전류값을 설정하기 전에 상기 전류검출부와 연결되도록 복수개의 레퍼런스 메모리셀 중 하나의 셀을 선택하는 스텝을 더 포함하여 진행함을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  11. 전류검출부의 기준 스톱전류설정단에 제 1 기준스톱전류값을 설정하는 제 1 스텝,
    상기 제 1 기준스톱전류값을 4등분하여 제 1 전류증분값을 설정하는 제 2 스텝,
    외부패드와 연결되는 제 1 스위치는 열고 상기 전류검출부의 프로그램신호 인가단에 논리 '1'신호를 인가하여 설정된 제 1 기준스톱전류값을 갖고 레퍼런스 메모리셀을 프로그램하는 제 3 스텝,
    상기 전류검출부의 프로그램신호 인가단에 논리'0'신호를 인가하고 상기 제 1 스위치를 닫아서 상기 레퍼런스 메모리셀의 전류를 측정하는 제 4 스텝,
    상기 측정된 전류가 제 1 목표전류범위보다 크거나 같은지 1차 판별하는 제 5 스텝,
    상기 1차 판별을 만족하면 상기 제 1 기준스톱전류값을 상기 설정된 초기 전류증분만큼 낮춰서 제 2 기준스톱전류값을 설정하고 상기 제 1 목표전류범위보다 작아질때까지 프로그램과 전류측정과 판별을 반복하는 제 6 스텝,
    상기 1차 판별을 만족하지 않으면 상기 측정된 전류가 제 2 목표전류범위보다 크거나 같은지 2차 판별하는 제 7 스텝,
    상기 2차 판별을 만족하면 상기 레퍼런스 메모리셀의 초기화 과정을 끝내는 제 8 스텝,
    상기 2차 판별을 만족하지 않으면 상기 제 2 기준스톱전류값에 상기 제 1 전류증분값을 더하여 제 3 기준스톱전류값을 설정하는 제 9 스텝,
    상기 제 1 전류증분값을 이등분하여 제 2 전류증분값을 설정하는 제 10 스텝,
    상기 제 3 기준스톱전류값에서 상기 제 2 전류증분값을 빼서 제 4 기준스톱전류값을 설정하는 제 11 스텝,
    상기 레퍼런스 메모리셀을 소거하는 제 12 스텝,
    상기 레퍼런스 메모리셀의 전류가 상기 제 2 판별식을 만족할 때까지 상기 제 3스텝에서 제 12 스텝을 반복 진행함을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  12. 제 11 항에 있어서, 상기 레퍼런스 메모리셀의 전류를 측정할 때 드레인에는 상기 프로그램할 때 가해진 전압보다 낮은 전압을 인가하는 것을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  13. 제 11 항에 있어서, 상기 레퍼런스 메모리셀을 소거할 때 상기 제 1 스위치를 열어서 상기 외부패드와의 연결경로를 끊고, 상기 레퍼런스 메모리셀의 게이트에는 접지전압을 인가하고, 소거신호를 인가하여 상기 레퍼런스 메모리셀의 소오스에 일단이 연결된 상기 제 2 스위치가 소거전압 인가 전원에 연결되도록 하고, 이후에 소거전압 펄스를 인가하여 소거동작을 진행하는 것을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  14. 제 11 항에 있어서, 상기 제 3 스텝에서 제 12 스텝을 반복진행할 때 제 3 스텝에서 레퍼런스 메모리셀을 프로그램할 때 사용되는 제 1 기준스톱전류값은 이전 스텝에서 설정된 제 4 기준스톱전류값을 사용하여 진행하는 것을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
  15. 제 11 항에 있어서, 상기 레퍼런스 메모리셀을 복수개 형성하였을 경우 상기 제 1 기준스톱전류값을 설정하기 전에 상기 전류검출부와 연결되도록 복수개의 레퍼런스 메모리셀 중 하나의 셀을 선택하는 스텝을 더 포함하여 진행함을 특징으로 하는 레퍼런스 메모리셀의 초기화 회로를 이용한 초기화 방법.
KR1019990025468A 1999-06-29 1999-06-29 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법 KR100301817B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990025468A KR100301817B1 (ko) 1999-06-29 1999-06-29 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법
US09/598,211 US6278634B1 (en) 1999-06-29 2000-06-21 Reference memory cell initialization circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025468A KR100301817B1 (ko) 1999-06-29 1999-06-29 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법

Publications (2)

Publication Number Publication Date
KR20010004754A KR20010004754A (ko) 2001-01-15
KR100301817B1 true KR100301817B1 (ko) 2001-11-01

Family

ID=19597227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025468A KR100301817B1 (ko) 1999-06-29 1999-06-29 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법

Country Status (2)

Country Link
US (1) US6278634B1 (ko)
KR (1) KR100301817B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624298B1 (ko) * 2000-12-22 2006-09-13 주식회사 하이닉스반도체 플래쉬 메모리 셀의 센싱 회로
US6466480B2 (en) * 2001-03-27 2002-10-15 Micron Technology, Inc. Method and apparatus for trimming non-volatile memory cells
EP1249842B1 (en) * 2001-04-10 2009-08-26 STMicroelectronics S.r.l. Method for programming nonvolatile memory cells with program and verify algorithm using a staircase voltage with varying step amplitude
US6711062B1 (en) * 2002-07-17 2004-03-23 Taiwan Semiconductor Manufacturing Company Erase method of split gate flash memory reference cells
US7139198B2 (en) * 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
JP5109080B2 (ja) * 2004-11-18 2012-12-26 エスティー‐エリクソン、ソシエテ、アノニム 基準電圧回路
WO2006071402A1 (en) * 2004-12-23 2006-07-06 Atmel Corporation System for performing fast testing during flash reference cell setting
ITMI20042473A1 (it) * 2004-12-23 2005-03-23 Atmel Corp Sistema per l'effettuazione di verifiche rapide durante la configurazione delle celle di riferimento flash
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566111A (en) * 1995-09-18 1996-10-15 Lg Semicon Co., Ltd. Method for programming a nonvolatile memory
KR970051353A (ko) * 1995-12-01 1997-07-29 문정환 비휘발성 메모리소자의 자동 프로그램 검정회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608679A (en) 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
DE69621323T2 (de) * 1995-02-10 2002-09-05 Micron Technology, Inc. Schneller leseverstärker für einen flash-speicher
JP3132637B2 (ja) * 1995-06-29 2001-02-05 日本電気株式会社 不揮発性半導体記憶装置
EP0753859B1 (en) 1995-07-14 2000-01-26 STMicroelectronics S.r.l. Method for setting the threshold voltage of a reference memory cell
EP0805454A1 (en) * 1996-04-30 1997-11-05 STMicroelectronics S.r.l. Sensing circuit for reading and verifying the content of a memory cell
JP3039458B2 (ja) * 1997-07-07 2000-05-08 日本電気株式会社 不揮発性半導体メモリ
IT1293644B1 (it) * 1997-07-25 1999-03-08 Sgs Thomson Microelectronics Circuito e metodo di lettura di celle di una matrice di memoria analogica, in particolare di tipo flash
US5859796A (en) * 1997-12-16 1999-01-12 Advanced Micro Devices, Inc. Programming of memory cells using connected floating gate analog reference cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566111A (en) * 1995-09-18 1996-10-15 Lg Semicon Co., Ltd. Method for programming a nonvolatile memory
KR970051353A (ko) * 1995-12-01 1997-07-29 문정환 비휘발성 메모리소자의 자동 프로그램 검정회로

Also Published As

Publication number Publication date
US6278634B1 (en) 2001-08-21
KR20010004754A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
US6078518A (en) Apparatus and method for reading state of multistate non-volatile memory cells
US5912838A (en) Apparatus for reading state of multistate non-volatile memory cells
US5142495A (en) Variable load for margin mode
US5568419A (en) Non-volatile semiconductor memory device and data erasing method therefor
KR19990083512A (ko) 비휘발성반도체기억장치
KR100378574B1 (ko) 적응감지기능을갖는플래쉬(flash)메모리
US5986940A (en) Semiconductor integrated circuit device with a constant current source
KR100331847B1 (ko) 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법
KR100445197B1 (ko) 개별기준어레이를가진플래시eeprom메모리
US6621745B1 (en) Row decoder circuit for use in programming a memory device
KR20010066752A (ko) 비휘발성 반도체 메모리
KR100301817B1 (ko) 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법
KR19990078214A (ko) 비휘발성 반도체 메모리장치
US6724662B2 (en) Method of recovering overerased bits in a memory device
US7190621B2 (en) Sensing scheme for a non-volatile semiconductor memory cell
US20060233028A1 (en) Method and apparatus for reference cell adjusting in a storage device
US7379338B2 (en) Method and system for regulating a program voltage value during multilevel memory device programming
US6987703B2 (en) Nonvolatile semiconductor storage device and write time determining method therefor
KR100443792B1 (ko) 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법
WO2004070987A2 (en) Analog floating gate voltage sense during dual conduction programming
KR0179857B1 (ko) 멀티저장형 메모리
KR100343455B1 (ko) 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법
WO2004068557A2 (en) Apparatus for feedback using a tunnel device
WO2004064291A9 (en) Method and apparatus for dual conduction analog programming

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 19

EXPY Expiration of term