KR19990078214A - 비휘발성 반도체 메모리장치 - Google Patents

비휘발성 반도체 메모리장치 Download PDF

Info

Publication number
KR19990078214A
KR19990078214A KR1019990010059A KR19990010059A KR19990078214A KR 19990078214 A KR19990078214 A KR 19990078214A KR 1019990010059 A KR1019990010059 A KR 1019990010059A KR 19990010059 A KR19990010059 A KR 19990010059A KR 19990078214 A KR19990078214 A KR 19990078214A
Authority
KR
South Korea
Prior art keywords
write
recording
current
sense amplifier
memory cell
Prior art date
Application number
KR1019990010059A
Other languages
English (en)
Other versions
KR100291889B1 (ko
Inventor
스도나오아키
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990078214A publication Critical patent/KR19990078214A/ko
Application granted granted Critical
Publication of KR100291889B1 publication Critical patent/KR100291889B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5624—Concurrent multilevel programming and programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 목적은 채널핫일렉트론기록형 플래쉬메모리등의 비휘발성 반도체메모리에서 기록시스템의 고속성을 유지하면서 기록후 트레쉬홀드의 분산을 감소시키는 것이다.
본 발명의 특징은 기록전류검지형기록회로와 리드용 센스앰프를 구비하고, 기록시의 검증을 위해, 기록전류형기록회로에 의한 검증과 리드용 센스앰프를 사용하는 정상리드모드의 검증사이를 스위칭하는 것이다. 다시 말하면, 기록레벨의 셀트레쉬홀드가 제 1 트레쉬홀드로서 정의되고 이 제 1 트레쉬홀드보다 낮은 특정 트레쉬홀드레벨이 제 2 트레쉬홀드로서 정의될 경우에, 기록전류검지형기록회로에 의한 기록동작이 기록모드의 초기에 수행되고, 메모리셀의 드레인과 소오스사이를 흐르는 전류가 제 2 트레쉬홀드에 대응하는 기준전류 이하로 떨어질 경우에 기록동작을 중지한다. 따라서, 셀트레쉬홀드가 제 1 트레쉬홀드에 도달할 때까지 기록동작과 센스앰프를 사용한 검증동작을 반복함으로써 기록동작이 수행된다.

Description

비휘발성 반도체메모리장치{Nonvolatile semiconductor memory device}
본 발명은 반도체메모리장치에 관한 것으로서, 보다 상세하게는, 채널핫일렉트론기록형(flash memory of channel hot electron write type) 플래쉬메모리등의 비휘발성 반도체메모리에 관한 것이다.
최근, 채널핫일렉트론형 기록시스템의 플래쉬메모리에 있어서, 예컨대 USP 5,422,842에는, 기록시에 드레인과 소오스사이를 흐르는 메모리셀기록전류(드레인전류)의 트레쉬홀드전압을 모니터링하여 검증함으로써 기록의 종료점이 결정되는 것이 개시되어 있다.
종래회로를 나타내는 도 1을 참조하여, 상술한 기술을 보다 상세히 설명한다. 기록시에, 워드신호라인(D)으로부터, 예컨대 12V의 전압이 메모리셀어레이(3)의 셀트랜지스터의 컨트롤게이트로 공급된다. 기록전류검지형 기록회로(2)는 기록에 필요한 드레인전압, 예컨대 6V의 전압을 트랜지스터(21)의 드레인으로 공급한다. 비교회로(23)는 기록의 중지를 검지하기 위한 기준전류Iref에 대한 드레인전압에 대한 메모리셀어레이(3)의 셀트랜지스터의 드레인과 소오스사이를 흐르는 전류(Icell)(드레인 전류)을 비교한다. 기록의 진행에 따라서 셀트랜지스터의 트레쉬홀드전압이 떨어지면, 전류(Icell)역시 전류(Icell)이 기록의 중지를 검지하기 위한 기준전류(Iref)와 같아질 때까지 떨어진다. 비교회로(23)는 기록의 중지로서 이 점을 검출하고, 매칭검지신호(E)를 출력한다. 이 신호(E)는 제어회로(4)로 입력되어 트랜지스터(21,22)로 공급되는 기록제어신호(A)를 비활성화하여, 트랜지스터(21,22)를 턴오프시키고 트랜지스터(24)를 턴온시켜 기록을 종료한다.
상술한 구성은 기록전류검지형 기록시스템으로서 관계된 것이다. 이 시스템에서, 기록이 진행되는 동안 드레인전류의 모니터링이 병행하면서, 기록시부터 별도로 메모리셀트랜지스터의 트레쉬홀드전압을 검증하는 시간이 제공될 필요가 제거될 수 있기 때문에, 기록이 고속으로 수행될 수 있다.
그러나, 종래의 기록전류검지형 기록시스템에서는, 실제 기록이 정지된 시간과 기록중지의 검지시간을 정확하게 일치시키는 것이 곤란하다. 더욱이, 높은 기록율 때문에, 기록중지의 검지시간과 실제 기록이 정지된 시간사이의 불일치에 대응하는 기록시의 오버샷(overshoot)이 발생하고, 이는 트레쉬홀드전압을 예정치보다 크게하며, 기록후 트레쉬홀드전압의 분산이 큰 값을 갖는다는 문제점을 발생한다.
더욱이, 트레쉬홀드전압의 검증이 정상 리드모드에 따라서 수행되기 보다는 기록과 동시에 수행된다. 따라서, 메모리셀트랜지스터의 콘트롤게이트 및 드레인으로 인가되는 전압이 트레쉬홀드검지시와 리드시에서 서로 다른 등의 조건은, 리드시에 필요한 것과는 다른 트레쉬홀드을 갖을 가능성이 있다.
또한, 이 시스템에 따르면, 최저 트레쉬홀드을 갖는 데이터가 3레벨이상의 멀티레벨시스템의 메모리셀에 기록되는 경우에도, 기록전류의 빠른 변화에 의한 오버샷기록에 의해 트레쉬홀드의 큰 분산을 갖는 문제점이 발생한다. 이는 기록전류의 변화가 초기단계에서 크고 기록이 진행되면서 점차로 감소하는 사실에 기인한다.
본 발명의 목적은, 채널핫일렉트론기록형 플래쉬메모리등의 비휘발성 반도체메모리장치에 있어서, 기록전류검지형 기록시스템의 고속수행을 유지하면서 트레쉬홀드의 분산을 감소시킬 수 있는 비휘발성 반도체메모리장치를 제공하는 것이다.
도 1은 종래의 기록전류검지형 기록회로의 회로도이다.
도 2는 본 발명의 제 1 실시예의 회로도이다.
도 3은 도 1의 회로의 동작을 나타내는 프로로우챠트이다.
도 4는 메모리셀 트레쉬홀드에 대한 셀전류(Icell)의 의존도를 나타내는 도면이다.
도 5는 도 2의 회로의 여러부분의 타이밍챠트의 일예를 나타내는 도면이다.
도 6은 본 발명의 제 2 실시예의 블록도이다.
도 7은 도 6의 여러블록의 동작을 나타내는 플로우챠트이다.
도 8은 도 6의 기록회로의 회로도이다.
도 9는 본 발명의 제 3 실시예의 블록도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 센스앰프 2 : 전류검지형기록회로
3 : 메모리셀어레이 4 : 제어회로
5 : 열선택 트랜지스터 6 : 기록회로
본 발명에 따르면, 비휘발성 반도체메모리셀어레이와, 기록시에 상기 메모리셀어레이의 메모리셀로의 셀전류를 모니터함으로써 기록동작을 수행하면서 트레쉬홀드검증을 수행하는 기록전류감지형기록수단과, 상기 메모리셀의 온전류를 모니터하면서 상기 메모리셀의 트레쉬홀드검증을 수행하는 리드용 센스앰프수단과, 그리고 기록시의 검증동안에 상기 기록전류검지형기록수단에 의한 검증과 리드용 상기 센스앰프수단사이를 스위칭하는 제어수단을 구비하는 비휘발성 반도체메모리장치를 얻을 수 있다.
상기 기록전류감지형기록수단은 기록전압을 사용한 상기 메모리셀용 상기 기록셀전류를 발생하여 공급하는 수단과 제 1 소정의 기준값과 상기 기록셀전류를 비교하는 제 1 비교수단을 구비하고, 상기 제어수단은 상기 제 1 비교수단에 의해 일치가 검지되었을 때에 상기 기록전류검지형기록수단에 의한 상기 기록동작과 상기 센스앰프수단에 의한 상기 트레쉬홀드검중을 반복함으로써, 기록을 수행한다.
또한, 상기 센스앰프수단은 제 2 소정의 기준값에 대하여 상기 메모리셀의 온전류를 비교하는 제 2 비교수단을 구비하고, 상기 제어수단은, 상기 기록전류검지형수단에 의한 상기 기록동작과 상기 리드용 센스앰프수단에 의한 상기 검증동작을 반복하는 것에 의해 기록을 수행하면서 상기 센스앰프수단의 상기 제 2 비교수단에 의한 일치검지에 응답하여 상기 기록동작을 종료한다.
본 발명에 따르면, 멀티레벨 기록 및 리드를 수행할 수 있는 비휘발성 반도체메모리셀어레이와, 상기 메모리셀어레이의 셀에 데이터를 기록하는 기록수단과, 상기 메모리셀의 온전류를 모니터하면서 상기 메모리셀의 트레쉬홀드검증을 수행하는 리드용 센스앰프수단과, 그리고 상기 기록수단에 의한 기록과 상기 센스앰프수단에 의한 검증동작을 반복함으로써 상기 멀테레벨 트레쉬홀드들중에서 적어도 하나의 값을 기록하고, 다음에 상기 기록수단에 의해 상기 멀티레벨 트레쉬홀드들중의 적어도 하나의 값이외의 나머지 값들을 기록하도록 제어가는 제어수단을 구비하는 비휘발성 반도체메모리셀장치를 얻을 수 있다.
상기 센스앰프수단은 상기 하나의 값에 대응하는 기준값에 대하여 독출 셀전류를 비교하는 비교수단을 갖고, 상기 제어수단은 상기 비교수단의 일치검지에 응답하여 상기 하나의 값이외의 상기 나머지 값들을 기록하도록 제어한다.
상기 기록수단은, 기록전압에 따라 상기 메모리셀로 셀전류를 생성하여 공급하는 셀전류 공급수단과, 상기 하나의 값이외의 상기 나머지 값들에 대응하는 소정의 기준값들에 대하여 상기 셀전류를 비교하는 비교수단을 구비하고, 상기 제어수단은 상기 하나의 값이외의 상기 나머지 값들의 기록시에 상시 셀전류공급수단과 상기 비교수단을 동작시킨다.
이하, 본 발명의 동작을 설명한다.
본 발명에는 기록전류검지형기록회로와 리드용 센스앰프가 제공되고, 기록시의 검증을 위해, 기록전류검지형기록회로를 사용한 검증과 리드용 센스앰프를 사용한 정상리드모드에 의한 검증사이의 스위칭을 수행한다. 즉, 기록레벨의 셀트레쉬홀드가 제 1 트레쉬홀드로 설정되고 이 제 1 트레쉬홀드보다 낮은 특정한 트레쉬홀드가 제 2 트레쉬홀드로 설정된 경우에, 기록모드초기에 기록전류검지형기록회로에 의한 기록동작이 수행되고, 메모리셀의 드레인에서 소오스로 흐르는 전류가 제 2 트레쉬홀드에 대응한 기준전류이하로 떠러질 때 기록동작을 중지하며, 다음에 셀트레쉬홀드가 제 1 트레쉬홀드에 도달할 때까지 기록동작과 센스앰프를 사용한 검증동작을 반복함으로써 기록동작을 수행한다.
또한, 멀티레벨 트레쉬홀드들의 기록 및 리드를 수행하는 메모리셀의 경우에, 복수개의 기록전류검지형기록회로와 하나이상의 리드용 센스앰프가 제공된다. 멀티레벨모드의 기록 초기에, 기록동작과 센스앰프를 사용한 검증동작을 반복함으로써 기록이 수행되고, 셀트레쉬홀드가 멀티레벨의 각각의 레벨들에 대응하는 복수개의 기준전압들중에서 최소 기준전압에 도달하였을 경우에 기록전류검지형기록회로를 사용하여 기록동작이 수행된다.
본 발명의 상술한 및 여타의 목적, 장점과 특징들은 첨부도면을 참조한 하기의 설명으로부터 분명해질 것이다.
도면을 참조하여, 본 발명의 실시예를 설명한다.
도 2는 본 발명의 제 1 실시예를 나타내는 회로도이다. 이 회로는 기록전류검지형기록회로(2)와 리드용 센스엠프(1)가 비휘발성 반도체메모리장치의 메모리셀어레이(3)에 연결된 구조를 갖는다. 기록전류검지형기록회로(2)는 기록에 필요한, 예컨대 대략 6V의 드레인전압을 트랜지스터(21)의 드레인으로 공급한다. 이 회로(2)는 기록시의 기준전류(Iref') 에 대하여 메모리셀어레이(3)의 드레인과 소오스사이를 흐르는 전압소스에 기인한 전류(Icell)를 비교하는 비교회로(23)를 갖는다.
보다 상세히 설명하면, 이 회로(2)는 P채널트랜지스터(21,22)와 N채널트랜지스터(24), 비교회로(23), 그리고 저항(25)을 구비한다. 이 트랜지스터(21,22)는 그들의 게이트로 기록제어신호(A)를 수신하고, 기록제어전압(A)의 로우액티브상태에서 턴온된다. 트랜지스터(21)는 6V의 기록전압에 근거하여 드레인전류(Icell)를 발생하고, 트랜지스터(22)는 6V의 전압을 저항(25)으로 공급하여 비교회로(23)의 기준전압(Iref')을 발생한다.
트랜지스터(24)는 그의 게이트로 기록제어신호(A)를 수신하고, 이 기록신호(A)의 하이레벨에서 턴온되어 트랜지스터(21,22)의 드레인출력을 0에 클램프하는 작용을 한다. 비교회로(23)는 드레인전류(Icell)와 기준전류(Iref')가 같아질때 일치검지신호(E)를 출력한다.
리드용 센스앰프(1)는 리드에 필요한 드레인전압, 예컨대 1V의 전압을 메모리셀에 공급하는 전압소스와 리드용 기준전류(Iref)에 대하여 기록하지 않고 리드하는 동안 메모리셀트랜지스터의 드레인과 소오스사이를 흐르는 전류(Icell)를 비교하는 비교회로(13)를 구비한다.
보다 상세히 설명하면, 이 센스앰프(1)는 P채널트랜지스터(11,12)와 N채널트랜지스터(14), 그리고 비교회로(13)의 기준전압(Iref)을 발생하는 저항(15)을 구비한다. 트랜지스터(11,12)는 그들의 게이트로 센스앰프 활성화신호(B)를 수신하고, 이 활성화신호(B)의 로우액티브레벨에 의해 턴온된다. 트랜지스터(11)는 1V의 리드전압을 셀트랜지스터의 드레인으로 공급하고, 트랜지스터(12)는 1V의 전압을 저항(15)으로 공급하여 비교회로(13)의 기준전류(Iref)를 생성한다.
트랜지스터(14)는 그의 게이트로 센스앰프활성화신호(B)를 수신하고, 이 신호(B)의 하이레벨에 의해 턴온되며, 트랜지스터(11,12)의 드레인출력을 0에 클램프한다. 비교회로(13)가 온전류(Icell)와 기준전류(Iref)의 일치를 검지할 경우에, 일치검지신호(F)를 출력한다.
기록용 전압소스와 리드용 전압소스가 열선택 트랜지스터(5)를 통해 메모리셀(3)로 공급된다. 열선택 트랜지스터(5)는 그의 게이트로 열선택트랜지스터선택신호(C)를 수신하고, 기록전류검지형기록회로(2)와 센스앰프(1)를 메모리셀어레이(3)의 하나의 열과 선택적으로 연결한다. 메모리셀어레이(3)의 각 셀의 콘트롤게이트에는 에컨대, 기록시에 12V 리드시에 5V의 워드신호라인전압(D)이 공급된다.
또한, 이 메모리장치에는 제어입력으로서 상술한 회로들의 출력(E,F)를 이용하여 여러종류의 신호(A~D)를 생성출력하고, 여러회로(1~3)의 동작을 제어하는 기능을 갖는다.
도 3은 도 2의 블록도에서 제어회로(4)의 제어동작을 나타내는 플로우챠트이다. 도 4는 각각 곡선들(101,102)에 의한 기록 및 리드경우의 셀트레쉬홀드에 대한 셀전류(Icell)의 의존도를 나타내는 도면이다. 도 5는 신호(A~D)의 타이밍들의 일예이다. 도 3 내지 도 5를 참조하여, 본 발명의 일실시예의 동작을 설명한다.
먼저, 기록전류검지형기록회로(2)를 사용하여, 트랜지스터(21)의 드레인전류(Icell)가 기준전류(Iref')(메모리셀의 트레쉬홀드Vref'에 대응하는)이하로 떨어질 때까지 데이터가 기록된다.(스텝S1) 도 5의 타이밍챠트에서, 커브(A)에서 "패스"로 표시된 타이밍까지 기록이 수행된다. 이 경우에, 리드용 센스앰프(1)를 사용한 기록트레쉬홀드 검증동작이 생략되어, 기록시간이 단축된다.
다음에, 리드용 센스앰프(1)를 사용한 검증동작이 수행된다.(스텝S2) 메모리셀의 트레쉬홀드전압이 기준전압(Vref)(기준전류Iref에 대응하는 전압)보다 작을 경우에, 기록동작이 다시 수행된다. 검증동작/기록동작은 메모리셀의 트레쉬홀드전압이 기준전압(Vref)이상일 때까지 반복되고, 메모리셀의 트레쉬홀드전압이 기준전압(Vref)보다 클 때 기록이 중지된다.(스텝S3) 이 때의 기록제어신호(A)의 펄스폭은 트레쉬홀드분포의 분산을 작게하기 위해서 충분히 좁게 선택된다. 도 5의 타이밍도의 커브(B)에서 "패스"로 표시된 타이밍까지 기록이 계속된다.
이 경우에, 기준전압(Iref')은 기준전압(Vref)보나 낮게되는 대응하는 메모리셀의 트레쉬홀드Vref'를 갖도록 설정된다. 이렇게 함으로써, 메모리셀의 트레쉬홀드전압이 Vref'에 도달할 까지 리드용 센스앰프(1)에 의한 검증동작을 요구하지 않고 고속으로 데이터를 기록하고, 다음에, 작은 펄스폭의 기록과 검증동작을 교대료 반복하며, 트레쉬홀드가 정확하게 Vref에 도달할 때 기록을 중지하는 것이 가능하다.
다음에, 도 6은 본 발명의 제 2 실시예의 블록도이고, 여기에서 도 2화 동일한 부분은 동일한 부호로 표시하였다.
이 실시예에서는 멀티레벨모드 기록 및 리드의 수행을 가능하게 하는 비휘발성 반도체메모리장치의 일예를 나타낸다. 메모리셀어레이(3)는, 예컨대 네개 값의 비휘발성 반도체메모리라고 가정하고, 최저 트레쉬홀드의 삭제레벨은 데이터"11"이고, 트레쉬홀드의 상승순으로 기록레벨은 "10", "1", "0"으로 정의된다.
도 6을 참조하면, 이 장치에는, 센스앰프(1), "1"레벨의 전류검지형기록회로(2a), "0"레벨의 전류검지형기록회로(2b), 메모리셀어레이(3), 제어회로(4), 정상기록회로(6), 그리고 열선택트랜지스터(5)가 제공된다. 여기에서, 센스앰프(1)와 전류검지형기록회로(2a,2b)는 각각 도 2의 센스앰프(1) 및 기록회로(6)와 동일한 형상을 가지며, 기록회로(6)는 정상기록회로와 동일하다. 그러나, 도 8에 도시된 바와 같이, 이 장치는 센스앰프와 기준전류(Iref')와 드레인전류(Icell)를 비교하는 비교회로를 구비하지 않는다.
이 실시예에서의 센스앰프(1)의 기준전류(Iref)는 삭제레벨"11"을 제외한 멀티레벨중에서 최저기록레벨"10"에 대응하는 트레쉬홀드(V10)에 대응하는 전류값으로 설정되는 것을 알 수 있다. 또한, 이 실시예에서, 전류검지형기록회로(2a)의 기준전류는 기록레벨"1"의 트레쉬홀드(V1)에 대응하는 전류값으로 설정되고 전류검지형기록회로(2b)의 기준전류는 기록레벨"0"의 트레쉬홀드(V0)에 대응하는 전류값으로 설정된다. 부호 Aa 내지 Ac는 기록제어신호들이고, Ea와 Eb는 일치검지신호들이다.
도 7은 제어회로(4)의 제어동작을 포함하는 이 실시예의 동작을 나타내는 플로우챠트이다. 도 7을 참조하면, 먼저, 기록회로(6)를 제어함으로써 적절한 기록시간으로 기록이 수행된다.(스텝S4) 다음에, 리드용 센스앰프(1)를 이용하여 "10"데이터의 검증동작이 수행된다.(스텝S5) 검증동작이 패스할 때까지 적절한 기록시간의 기록동작과 리드용 센스앰프(1)에 의한 검증동작이 교대로 반복된다. 그러나, 이 경우에, 기록이 고속으로 기록이 수행되기 때문에, 기록펄스폭은 기록의 오버샷이 일어나지 않을 정도로 작게 제한된다.
상기 반복동작의 결과 "10" 검증동작에 의해 패스상태가 될 경우에, 기록데이터가 "10"이면 기록은 여기에서 종료된다. 기록데이터가 "1" 또는 "0"일 경우에는, 전류검지형기록회로(2a,2b)를 선택적으로 사용하여 전류검지형기록동작이 추가로 수행된다.(스텝S6~S9)
이 실시예에 따르면, 기록속도가 높은 기록초기에, 기록동작과 센스앰프(1)를 사용한 검증동작을 반복함으로써, 기록이 안정적으로 수행된다. 이 실시예에서는, 기록의 종료점을 정확하게 제어하는 것이 가능하지 않은 기록전류검지형기록회로가 채용되지 않았기 때문에, 트레쉬홀드를 소정의 값으로 정확하게 설정 하는 것이 가능하다.
기록단계후에 추가의 기록이 요구될 경우에는, 기록전류검지형기록회로들을 이용하여 기록이 수행된다. 기록단계후에는 기록속도가 악화되기 때문에, 비교회로가 제공된 기록전류검지형기록회로를 채용함으로써 정확한 기록이 보장된다. 이 실시예에서, 센스앰프(1)를 사용하는 검증동작에 대한 스위칭이 수행되지 않고, 기록시간과 별도로 검증동작을 위한 시간이 필요하지 않기 때문에, 기록시간을 단축시키는 것이 가능하다. 이러한 방식으로, 멀티레벨기록의 경우에서도 고신뢰성을 갖고 고속으로 기록동작을 수행 할 수 있다.
이 실시예에서, 도 7의 스텝S4와 S5에 의해서 트레쉬홀드의 낮은측상의 복수개의 값, 예컨대 "10"과 "1"을 기록하는 것도 가능하고, 스텝S9에 의해 하이트레쉬홀드의 값 "0"만을 기록하는 것도 가능하다.
도 9는 본 발명의 제 3 실시예를 나타내는 블록도이다. 이는 도 6의 경우와는 다른점을 나타내고 있고, 도 6에서와 동일한 소자에는 동일부호로 표시하였다. 이 실시예에서는, 제 2 실시예에서와 마찬가지로 기록레벨을 상승순으로 "10", "1", 그리고 "0"으로 정의하였다.
이 실시예에서, 도 2에 도시된 전류검지형기록회로(2)가 기록회로(2)로서 기본적으로 채용되나, 기준전류들로서 "1"과 "0"에 대응하는 Iref1과 Iref2가 채용되며, 이들 기준전류들은 도 7에서 스텝S8과 S8에 대응하여 스위칭된다. 도 7의 스텝S4의 기록프로세스에서, 이 기준전류들은 사용되지 않는다. 이러한 구성으로, 이 기록회로의 형상은 모든 기록동작에 적용될 수 있기 때문에, 하드웨어의 크기가 감소될 수 있다. 이 경우에서의 제어회로(4)의 동작은 도 7에 도시된 것과 동일하다.
본 발명이 상술한 실시예들에 제한되는 것이 아니고, 본 발명의 사상과 범위에서 벗어나지 않고 다양한 변화와 수정이 가능하다는 것은 명백하다.
본 발명에 따르면, 기록의 중간점까지 전류감지형기록시스템을 사용하여 고속기록을 수행하고, 그후에 기록단계후에서 "단펄스의 기록"과 "센스앰프의 검증동작"을 반복함으로써 트레쉬홀드의 정확한 제어를 갖는 기록이 수행된다. 이렇게 함으로써, 전류감지형기록시스템의 고속기록의 장점을 유지하면서 기록후의 메모리셀의 트레쉬홀드에서의 분산을 감소시키는 효과를 얻을 수 있다.
또한, 본 발명에 따르면, 기록의 중간점까지 "단펄스의 기록"과 "센스앰프의 검증동작"의 반복을 통해 기록을 수행하고, 다음에 기록속도가 감소되는 기록단계후에서 검지시간을 위한 부가적인 준비없이 전류검지형기록시스템에 의해 고속기록을 수행함으로써 트레쉬홀드를 정확하게 제어할 수 있다. 이 경우에서도, 전류감지형기록시스템의 고속기록의 장점을 유지하면서 기록후의 메모리셀의 트레쉬홀드에서의 분산을 감소시키는 효과를 얻을 수 있다.

Claims (7)

  1. 비휘발성 반도체메모리장치에 있어서:
    비휘발성 반도체메모리셀어레이와;
    상기 메모리셀어레이의 메모리셀로의 기록셀전류를 모니터함으로써 기록동작을 수행하면서 트레쉬홀드검증을 수행하는 기록전류감지형기록수단과;
    상기 메모리셀의 온전류를 모니터하면서 상기 메모리셀의 트레쉬홀드검증을 수행하는 리드용 센스앰프수단과; 그리고
    상기 기록전류검지형기록수단에 의한 검증과 리드용 상기 센스앰프수단사이를 스위칭하는 제어수단을 구비하는 비휘발성 반도체메모리장치.
  2. 제 1 항에 있어서, 상기 기록전류감지형기록수단은 기록전압에 근거한 상기 메모리셀용 상기 기록셀전류를 발생하여 공급하는 수단과 제 1 소정의 기준값에 대하여 상기 기록셀전류를 비교하는 제 1 비교수단을 구비하고, 상기 제어수단은 상기 제 1 비교수단에 의해 일치가 검지되었을 때에 상기 전류검지형기록수단에 의한 상기 기록동작과 상기 센스앰프수단에 의한 상기 트레쉬홀드검중을 반복함으로써 기록을 수행하는 것을 특징으로 하는 비휘발성 반도체메모리장치.
  3. 제 2 항에 있어서, 상기 센스앰프수단은 제 2 소정의 기준값에 대하여 상기 메모리셀의 온전류를 비교하는 제 2 비교수단을 구비하고, 상기 제어수단은, 상기 기록전류검지형기록수단에 의한 상기 기록동작과 상기 리드용 센스앰프수단에 의한 상기 검증동작을 반복하는 것에 의해 기록을 수행하면서 상기 센스앰프수단의 상기 제 2 비교수단에 의한 일치검지에 응답하여 상기 기록동작을 종료하는 것을 특징으로 하는 비휘발성 반도체메모리장치.
  4. 제 3 항에 있어서, 상기 제 2 기준값은 상기 제 1 기준값보다 작게 설정되는 것을 특징으로 하는 비휘발성 반도체메모리장치.
  5. 비휘발성 반도체메모리장치에 있어서:
    멀티레벨 기록 및 리드를 수행할 수 있는 비휘발성 반도체메모리셀어레이와;
    상기 메모리셀어레이의 메모리셀에 기록을 수행하는 기록수단과;
    상기 메모리셀의 온전류를 모니터하면서 상기 메모리셀의 트레쉬홀드검증을 수행하는 리드용 센스앰프수단과; 그리고
    상기 기록수단에 의한 기록과 상기 리드용 센스앰프수단에 의한 검증동작을 반복함으로써 상기 멀테레벨들중에서 적어도 하나의 값을 기록하고, 다음에 상기 기록수단에 의해 상기 멀티레벨의 적어도 하나의 값이외의 나머지 값들을 기록하도록 제어가는 제어수단을 구비하는 비휘발성 반도체메모리장치.
  6. 제 5 항에 있어서, 상기 센스앰프수단은 상기 하나의 값에 대응하는 기준값에 대하여 독출되는 셀전류를 비교하는 비교수단을 갖고, 상기 제어수단은 상기 비교수단의 일치검지에 응답하여 상기 하나의 값이외의 상기 나머지 값들을 기록하도록 제어하는 것을 특징으로 하는 비휘발성 반도체메모리장치.
  7. 제 6 항에 있어서, 상기 기록수단은, 기록전압에 근거하여 상기 메모리셀로 셀전류를 생성하여 공급하는 셀전류 공급수단과, 상기 하나의 값이외의 상기 나머지 값들에 대응하는 소정의 기준값들에 대하여 상기 셀전류를 비교하는 비교수단을 구비하고, 상기 제어수단은 상기 하나의 값이외의 상기 나머지 값들의 기록시에 상시 셀전류공급수단과 상기 비교수단을 동작시키는 것을 특징으로 하는 비휘발성 반도체메모리장치.
KR1019990010059A 1998-03-25 1999-03-24 비휘발성 반도체메모리장치 KR100291889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-076372 1998-03-25
JP7637298A JP3344313B2 (ja) 1998-03-25 1998-03-25 不揮発性半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR19990078214A true KR19990078214A (ko) 1999-10-25
KR100291889B1 KR100291889B1 (ko) 2001-06-01

Family

ID=13603523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010059A KR100291889B1 (ko) 1998-03-25 1999-03-24 비휘발성 반도체메모리장치

Country Status (5)

Country Link
US (1) US6094374A (ko)
JP (1) JP3344313B2 (ko)
KR (1) KR100291889B1 (ko)
CN (1) CN1145971C (ko)
TW (1) TW440850B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922516B2 (ja) * 2000-09-28 2007-05-30 株式会社ルネサステクノロジ 不揮発性メモリと不揮発性メモリの書き込み方法
JP2002184190A (ja) 2000-12-11 2002-06-28 Toshiba Corp 不揮発性半導体記憶装置
US7071771B2 (en) 2000-12-11 2006-07-04 Kabushiki Kaisha Toshiba Current difference divider circuit
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US7301806B2 (en) * 2001-12-27 2007-11-27 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device adapted to store a multi-valued in a single memory cell
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
JP2005122841A (ja) 2003-10-17 2005-05-12 Renesas Technology Corp 不揮発性半導体記憶装置
TWI261261B (en) * 2005-07-29 2006-09-01 Winbond Electronics Corp Sensing circuit for multi-level flash memory
JP2007087512A (ja) * 2005-09-22 2007-04-05 Nec Electronics Corp 不揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の動作方法
JP4998934B2 (ja) * 2006-03-30 2012-08-15 ルネサスエレクトロニクス株式会社 半導体記憶装置の製造方法
US7474563B2 (en) * 2006-11-28 2009-01-06 Macronix International Co., Ltd. Flash memory, program circuit and program method thereof
US7606097B2 (en) * 2006-12-27 2009-10-20 Micron Technology, Inc. Array sense amplifiers, memory devices and systems including same, and methods of operation
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
JP2010055735A (ja) * 2008-07-31 2010-03-11 Panasonic Corp 半導体記憶装置
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
KR101038992B1 (ko) * 2009-04-14 2011-06-03 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
SG10201700467UA (en) * 2010-02-07 2017-02-27 Zeno Semiconductor Inc Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
CN101968972B (zh) * 2010-07-23 2016-04-13 上海华虹宏力半导体制造有限公司 分裂栅快闪存储单元的编程验证方法
US9117549B1 (en) 2014-03-25 2015-08-25 Integrated Silicon Solution, Inc. Auto low current programming method without verify
CN105097009B (zh) * 2015-07-13 2018-03-09 华为技术有限公司 一种写电路及存储器
KR200485436Y1 (ko) 2016-02-25 2018-02-21 주식회사 신한화구 물감 수용이 용이한 팔레트
JP2019028569A (ja) * 2017-07-26 2019-02-21 株式会社東芝 メモリシステム、半導体記憶装置及び信号処理システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080743B2 (ja) * 1991-12-27 2000-08-28 日本電気株式会社 不揮発性半導体記憶装置
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
JPH07226097A (ja) * 1994-02-15 1995-08-22 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
JP2735498B2 (ja) * 1995-02-21 1998-04-02 九州日本電気株式会社 不揮発性メモリ
JP2913379B2 (ja) * 1995-06-28 1999-06-28 日本プレシジョン・サーキッツ株式会社 不揮発性メモリの書込み回路
US5684741A (en) * 1995-12-26 1997-11-04 Intel Corporation Auto-verification of programming flash memory cells
JPH1055690A (ja) * 1996-08-07 1998-02-24 Nec Corp 電気的書込可能な不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP3344313B2 (ja) 2002-11-11
KR100291889B1 (ko) 2001-06-01
CN1229997A (zh) 1999-09-29
JPH11273386A (ja) 1999-10-08
CN1145971C (zh) 2004-04-14
TW440850B (en) 2001-06-16
US6094374A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
KR100291889B1 (ko) 비휘발성 반도체메모리장치
US7532529B2 (en) Apparatus and methods for multi-level sensing in a memory array
US6370061B1 (en) Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells
US6650570B2 (en) Non-volatile semiconductor memory
US5790453A (en) Apparatus and method for reading state of multistate non-volatile memory cells
KR0184093B1 (ko) 불휘발성 반도체 기억장치와 그 소거방법
US6594181B1 (en) System for reading a double-bit memory cell
KR100967007B1 (ko) 불휘발성 메모리 소자의 프로그램 검증 방법
KR100885784B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
US7184311B2 (en) Method and system for regulating a program voltage value during multilevel memory device programming
US6259624B1 (en) Nonvolatile semiconductor storage device and data writing method thereof
US6097635A (en) Sensing circuit for programming/reading multilevel flash memory
KR100501962B1 (ko) 전기적으로프로그램가능한메모리및프로그래밍방법
JP2005222625A (ja) 不揮発性半導体記憶装置
KR20060108230A (ko) 다치 데이터를 기억하는 불휘발성 반도체 기억 장치
US6724662B2 (en) Method of recovering overerased bits in a memory device
US6762956B2 (en) High-speed data programmable nonvolatile semiconductor memory device
US7190621B2 (en) Sensing scheme for a non-volatile semiconductor memory cell
KR100319626B1 (ko) 플래시 메모리의 읽기 기준셀 문턱전압 조정회로
KR0179857B1 (ko) 멀티저장형 메모리
KR100343455B1 (ko) 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법
JP5412063B2 (ja) 不揮発性半導体記憶装置
KR102672106B1 (ko) 전류 감지 페이지 버퍼를 포함하는 메모리 장치
KR100344832B1 (ko) 멀티레벨 플래시 메모리 장치
KR0120549B1 (ko) 불휘발성 메모리 소자의 이레이즈 검증장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050309

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee