KR100343455B1 - 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법 - Google Patents

멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법 Download PDF

Info

Publication number
KR100343455B1
KR100343455B1 KR1019990049903A KR19990049903A KR100343455B1 KR 100343455 B1 KR100343455 B1 KR 100343455B1 KR 1019990049903 A KR1019990049903 A KR 1019990049903A KR 19990049903 A KR19990049903 A KR 19990049903A KR 100343455 B1 KR100343455 B1 KR 100343455B1
Authority
KR
South Korea
Prior art keywords
program
cell
word line
main
read
Prior art date
Application number
KR1019990049903A
Other languages
English (en)
Other versions
KR20010046219A (ko
Inventor
서석호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990049903A priority Critical patent/KR100343455B1/ko
Publication of KR20010046219A publication Critical patent/KR20010046219A/ko
Application granted granted Critical
Publication of KR100343455B1 publication Critical patent/KR100343455B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

본 발명은 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법에 관한 것으로, 종래의 기술에 있어서 비휘발성 메모리의 프로그램을 위해서는 프로그램과 조회의 반복 과정에 의해 프로그램 시간이 증대하게 됨으로써, 동작모드를 변경할 경우 선택된 셀이 포함된 워드라인과 비트라인에 전압을 인가할 때 충전 및 방전 시간이 증가하게 되고, 멀티레벨 조회시 입력 프로그램 데이터와 센싱한 데이터를 비교하는 회로를 더 포함해야 하기 때문에 칩의 면적이 증가하게 되고, 상기 프로그램된 데이터를 읽기 위한 복수개의 마스터 참조 메모리 셀을 프로그램하기 위해 프로그램과 조회의 반복과정이 또한 사용되는데, 이것은 칩의 초기 테스트 시간이 길어지는 결과를 발생시켜서 제조비용이 증가하게 되고, 로컬 참조 메모리 셀을 각각의 섹터에 두는 경우에도 특정 섹터의 프로그램 전에 조회를 위해서 로컬 참조 메모리 셀을 우선적으로 프로그램해야 하기 때문에 섹터 프로그램의 속도가 저하되고, 만일 로컬 참조 메모리 셀이 불량으로 동작이 안될 경우에는 그 섹터를 이용할 수 없게 되는 문제점이 있었다. 따라서, 본 발명은 프로그램을 자동조회의 기법을 사용해서 프로그램을 하여 프로그래밍 속도가 빠르며, 셀의 문턱전압과 프로그램시 인가되는 워드라인 전압이 선형비례하는 관계를 가지기 때문에 멀티레벨 프로그램에 용이한 효과가 있다.

Description

멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법{APPARATUS AND METHOD FOR PROGRAMING AND READING OF MULTI-LEVEL FLASH MEMORY}
본 발명은 멀티레벨 메모리의 동작을 위한 기술에 관한 것으로, 특히 전기적으로 프로그램이 가능한 비휘발성 메모리를 자동조회방식으로 프로그램하고, 복수개의 참조 메모리 셀을 이용하여 그 프로그램된 셀의 데이터를 읽는 방법과 시스템에 관한 것으로, 프로그램 및 리드 속도를 향상시키고 참조 메모리 셀의 자동프로그램으로 테스트 시간을 단축시킬 수 있는 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법에 관한 것이다.
종래의 비휘발성 메모리를 전기적으로 멀티레벨 프로그램하고 그 데이터를 리드하기 위해서 종래 기술(US 5,172,338)에서는 복수개의 기준 전류를 미리 설정한다.
그리고, 프로그램하고자 하는 메모리 셀을 전기적으로 소거한 후(메모리 셀의 문턱전압을 낮게 하는 것) 프로그램하기에 충분한 전압을 정해진 시간만큼, 선택된 셀의 드레인에 인가하여 메모리 셀을 조금 프로그램(메모리 셀의 문턱전압을 올리는 것)한다.
그리고, 상기 프로그램된 셀의 채널에 흐르는 전류를 읽어서(센싱) 이 전류값을 상기 설정된 복수개의 기준 전류와 비교하여 그 비교값의 이진 데이터를 만들고, 이 이진 데이터가 프로그램을 목표로 하는 이진 데이터와 비교하여 같으면 프로그램을 종료하고, 아니면 위의 프로그램 및 조회(verify)의 과정을 반복적으로 수행하는 것이다.
즉, 멀티레벨 프로그램을 위해서는 칩내부에 복수개의 참조 비휘발성 메모리 셀을 프로그램하여 각각의 참조 메모리 셀에서 기준전류값을 가지도록 한다.
이때, 상기 참조 메모리 셀을 프로그램할 경우에는 기준전류를 외부의 테스트 장치에 설정한 후 위에서 언급한 프로그램과 조회(verify)라는 반복적인 과정으로 참조 메모리 셀을 프로그램하여 칩을 초기화 시킨다.
특히, 종래의 기술(US 5,172,338)에서는 참조 메모리 셀을 각각의 섹터(기본 소거 단위)마다 조회(verify)를 위해서 복수개의 로컬 참조 메모리 셀(local reference memory cell)을 둔다.
그리고, 상기 각 섹터에 존재하는 메인 셀들의 조회를 위한 로컬 참조 메모리 셀을 프로그램하기 위해 복수개의 마스터(master) 참조 메모리 셀을 한 칩내에 같이 두고, 이 마스터 참조 메모리 셀들 역시 프로그램과 조회에 의해서 프로그램을 실행한다.
이때, 상기 마스터 참조 메모리 셀 역시 각각의 셀 전류를 읽고, 비교 하는 것은 칩외부의 테스트 장치에서 실시한다.
이와 같이, 종래에 멀티레벨 프로그램을 조회하기 위해서는 선택된 셀의 전류를 이진 데이터로 변환시키기 위해 적어도 한 세트 이상의 참조 메모리 셀들(섹터내의 로컬 참조 셀 또는 마스터 참조 셀)이 존재해야 하며, 조회를 위해서는 입력된 프로그램 데이터를 저장하는 레지스터와 셀의 전류를 이진 데이터로 변환시키는 센스 앰프 그리고 센스 앰프의 출력값과 레지스터에 저장된 프로그램 데이터와 비교하는 비교기가 반드시 필요하다.참고로, 센스앰프에서 데이터를 읽기 위해서는 가장 일반적으로 메모리 셀을 직접 읽는 방법이 있고, 멀티레벨 플레시 메모리에서 주소 사용하는 메인셀과 참조셀에 의해 데이터를 출력하는 방법이 있다.또한, 상기 조회(Verify)는 일반적인 데이터 리드(read) 동작과 같은데, 엄밀하게 구분하여 데이터 리드는 읽은 데이터를 연산에 바로 이용하기 위해 읽는 것이고, 조회는 데이터 프로그램시에 그 데이터가 정확히 프로그램 되었는지 확인하기 위해서는 읽는 동작이다.즉, 상기 종래의 멀티레벨 메모리에서는 프로그램을 완료한 후, 조회(Verify) 과정에 의해 데이터가 제대로 프로그램되었는지 확인하는 절차를 거치게 되는 것이다.
도 1은 종래 멀티레벨 메모리의 프로그램을 위한 알고리즘을 도시한 것으로, 종래의 전기적으로 프로그램이 가능한 비휘발성 메모리 칩은 각각의 소거 단위(erase unit)인 섹터로 구성이 되며, 물론 각 섹터 셀들의 프로그램된 데이터를 읽기(조회) 위해서는 동일 섹터 내의 선택된 셀의 전류 비교를 위해 로컬 참조 메모리 셀과 이 참조 메모리 셀들을 프로그램하기 위한 마스터 참조 메모리 셀들이 칩내에 존재 한다.
그리고, 복수개의 메모리 셀들은 외부에서 입력된 주소(address)로 선택되며, 조회(verify)하는 회로는 각 셀들의 프로그램 데이터와 비교하는 기능을 가지고 있으며, 프로그램 및 조회 회로는 각각 독립적으로 존재한다.
그럼, 상기와 같이 구성된 종래 비휘발성 메모리의 프로그램 과정을 설명한다.
먼저, 섹터를 지운후 그 소거 상태를 조회한 다음, 상기 소거된 섹터내의 로컬 참조 셀들을 마스터 참조 메모리 셀들을 이용해 프로그램과 조회 과정을 거쳐 프로그램한다.
다음, 섹터내의 프로그램하고자 하는 셀들의 주소에 해당하는 데이터를 입력한 후 선택된 셀들을 읽는다.
다음, 리드한 모든 셀들의 데이터와 프로그램 데이터가 같은지 비교조회를 하여 조회의 결과 같으면 프로그램을 종료하고, 아니면 프로그램 되지 않는 셀들에 대해 프로그램 펄스를 인가한다.
그러나, 상기 종래의 기술에 있어서 비휘발성 메모리의 프로그램을 위해서는 프로그램과 조회의 반복 과정에 의해 프로그램 시간이 증대하게 됨으로써, 동작모드를 변경할 경우 선택된 셀이 포함된 워드라인과 비트라인에 전압을 인가할 때 충전 및 방전 시간이 증가하게 되고, 멀티레벨 조회시 입력 프로그램 데이터와 센싱한 데이터를 비교하는 회로를 더 포함해야 하기 때문에 칩의 면적이 증가하게 되고, 상기 프로그램된 데이터를 읽기 위한 복수개의 마스터 참조 메모리 셀을 프로그램하기 위해 프로그램과 조회의 반복과정이 또한 사용되는데, 이것은 칩의 초기 테스트 시간이 길어지는 결과를 발생시켜서 제조비용이 증가하게 되고, 로컬 참조 메모리 셀을 각각의 섹터에 두는 경우에도 특정 섹터의 프로그램 전에 조회를 위해서 로컬 참조 메모리 셀을 우선적으로 프로그램해야 하기 때문에 섹터 프로그램의 속도가 저하되고, 만일 로컬 참조 메모리 셀이 불량으로 동작이 안될 경우에는 그 섹터를 이용할 수 없게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 자동 조회방식으로 프로그램과 동시에 조회를 할 수 있도록 하는 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법을 제공함에 그 목적이 있다.
도 1은 종래 멀티레벨 메모리의 프로그램을 위한 알고리즘을 보인 순서도.
도 2는 본 발명에 의한 멀티레벨 플레시 메모리의 프로그램 및 리드 장치의 구성을 보인 블록도.
도 3은 도2에서 자동 프로그래밍부의 상세 구성을 보인 회로도.
도 4는 도3에 의한 각 구성부의 타이밍도.
도 5는 본 발명에 의한 자동 프로그래밍 후 워드라인 전압과 문턱전압과의 관계를 보인 그래프도.
도 6은 4-레벨로 프로그램된 각각의 셀을 리드하기 위한 회로를 보인 예시도.
도 7은 메인셀과 참조셀의 전류 및 워드라인 전압과의 관계를 보인 그래프도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 메인셀 어레이 20 : 메인셀 비트라인 선택부
30 : 메인셀 워드라인 선택부 40 : 리드 참조셀 자동 프로그래밍부
50 : 리드부 60 : 프로그램 기준전류 발생부
70 : 리드 기준전류 발생부 80 : 워드라인 전압 발생부
90 : 리드 참조셀 100 : 참조셀 워드라인 선택부
110 : 참조셀 비트라인 선택부 120 : 메인셀 자동 프로그래밍부
이와 같은 목적을 달성하기 위한 본 발명은 전기적으로 프로그램이 가능한 비휘발성 메인셀 어레이와; 입력된 주소에 해당되는 메인셀을 선택하기 위한 메인셀 비트라인 및 워드라인 선택부와; 상기 메인셀 비트라인 선택부에 의해 선택된 메인셀과 리드 참조셀을 각각 조회와 동시에 프로그램하는 자동 프로그래밍부와; 상기 프로그램된 메인셀의 전류를 읽어서 이진 데이터로 변환시켜 주는 리드부와; 자동 프로그래밍시프로그램 종료를 위한 기준전류를 발생시키는 프로그램 기준전류 발생부와; 읽기 참조셀을 이용하기 위해 복수개의 리드 기준전류를 발생시키는 리드 기준전류 발생부와; 메인셀의 멀티레벨 프로그램을 위한 복수개의 워드라인 전압(VWL) 및 리드 참조셀의 워드라인 전압(VRWL)을 발생시키는 워드라인 전압 발생부와; 프로그램할 주소에 해당하는 리드 참조셀을 선택하기 위한 참조셀 비트라인 및 워드라인 선택부로 구성함으로써 달성되는 것으로, 이하 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 의한 멀티레벨 플레시 메모리의 프로그램 및 리드 장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 전기적으로 프로그램이 가능한 비휘발성 메인셀 어레이(10)와; 입력된 주소에 해당되는 메인셀(10)을 선택하기 위한 메인셀 비트라인 및 워드라인 선택부(20,30)와; 상기 메인셀 비트라인 선택부(20)에 의해 선택된 메인셀(10)과 리드 참조셀(90)을 각각 조회와 동시에 프로그램하는 자동 프로그래밍부(120,40)와; 상기 프로그램된 메인셀의 전류를 읽어서 이진 데이터로 변환시켜 주는 리드부(50)와; 자동 프로그래밍시 프로그램 종료를 위한 기준전류를 발생시키는 프로그램 기준전류 발생부(60)와; 리드 참조셀(90)을 이용하기 위해 복수개의 리드 기준전류를 발생시키는 리드 기준전류 발생부(70)와; 메인셀(10)의 멀티레벨 프로그램을 위한 복수개의 워드라인 전압(VWL) 및 리드 참조셀(90)의 워드라인 전압(VRWL)을 발생시키는 워드라인 전압 발생부(80)와; 프로그램할 주소에 해당하는 리드 참조셀을 선택하기 위한 참조셀 비트라인 및 워드라인 선택부(110,100)로 구성된 것으로, 이의 동작 및 작용을 설명하면 다음과 같다.
여기서, 상기 메인셀 메모리 어레이(10)는 복수개의 메모리 셀로 구성되며 각각의 메모리 셀들은 소오스와 드레인 사이에 전류가 흐르는 채널이 있고, 채널 위에는 플로팅 게이트가 존재하는데 플로팅 게이트에 저장되는 전하의 양이 문턱전압을 결정하게 된다.
다음, 도3은 도2에서 자동 프로그래밍부(40)의 상세 구성을 보인 회로도로서, 이에 도시한 바와 같이 비트라인 레귤레이션부(40a)와; 메모리 셀의 전류 및 프로그램 참조 전류(IREF_PGM)를 비교하는 센스 앰프(SA)와; 프로그램 제어 래치부(40b)로 구성된 것으로, 그 프로그램 동작은 래치부(40b)를 세트시키는 것에 의해 시작되어 그 출력(P_END)이 '로우'가 될 때가지 선택된 비트라인에 프로그램하기에 충분한 전압(VBL)이 인가되게 한다.
그리고, 도4에서 프로그램이 진행되면 (d)와 같이 선택된 셀전류(Icell)가 감소하기 시작해 기준전류(IREF_PGM)와 같아지는 시점에서 (c)와 같이 정지 신호(STOP)가 발생하여 래치부(40b)를 리셋시켜서 엔모스 트랜지스터(MN1)를 턴오프시켜 선택된 셀의 드레인에 공급되는 전압을 차단시킴으로써 프로그램을 종료시키게 된다.
도5에서는 멀티레벨의 결과 프로그램된 셀의 문턱전압과 워드라인과의 관계를 보인 그래프로서, 상기 방식의 한 개의 프로그램 종료를 위한 기준 전류를 설정하고 프로그램이 진행되면서 전류가 감소하는데 프로그램의 종료시점을 설정된 기준전류에 두면 프로그램은 워드라인 전압과 프로그램된 후 문턱전압은 수학식 1과 같이 선형적으로 비례하는 관계를 가진다.
VTP,i=VWL,i + F(IREF_PGM)
여기서, VTP는 프로그램되는 셀의 문턱전압,
VWL은 비휘발성 메모리 셀의 콘트롤 게이트에 인가되는 워드라인 전압,
F(IREF_PGM)는 IREF_PGM의 함수란 의미이며,
IREF_PGM은 프로그램 종료시 기준이 되는 전압 또는 전류이다.
F(IREF_PGM)은 하나의 기준 전류(IREF_PGM)에 대해서는 메인셀들의 게이트 컨덕턴스(gm)가 동일할 경우 고정된 한 개의 값을 가진다.
따라서, 본 프로그램 방식에서는 모든 셀의 게이트 컨덕턴스(gm)가 동일하다고 가정하고 한 개의 기준 전류(IREF_PGM)를 고정시키면 F(IREF_PGM)는 상수가 된다.
따라서, 식(1)에서 프로그램되는 문턱전압은 도5와 같이 이 메모리 셀의 콘트롤 게이트에 인가되는 복수개의 워드라인의 전압과 1:1로 대응한다.
따라서, 다음 예를 들어 설명할 4레벨의 메인 메모리 셀을 프로그램하기 위해서는 4개의 워드라인 전압과 한 개의 프로그램 종료를 위한 기준 전류(IREF_PGM)가 필요하다.
또한, 4-레벨로 프로그램된 각각의 셀을 읽기 위해서는 도6에 도시한 바와 같이 3개의 참조 메모리 셀을 두고, 각 셀의 문턱전압이 상기 4개의 문턱전압의 각 레벨의 중간값(1/2값)이 되도록 프로그램한 후 메인셀과 읽기 참조 메모리 셀의 게이트에 동일한 전압(VRD)를 걸어서 읽으면, 메인 셀에는 4-레벨 중 한 개에 상응하는 전류가 흐르며 읽기 참조 셀들에는 3개의 기준 전류(IREF1∼IREF3)가 발생해서 이것들과 비교하면 2비트의 데이터를 만들 수 있게 된다.
이와 같이 구성한 본 발명에 따른 일실시예를 첨부한 도7을 참조하여 설명하면 다음과 같다.
일단, 가능한 멀티레벨의 개수(2N)를 4개라고 가정하고, 이 셀을 읽어서 2비트의 데이터를 만든다고 할 때에 상기 제 1식에 보인 것과 같이 메인셀을 프로그램하기 위한 4개의 워드라인 전압(VWL_1, VWL_2, VWL_3, VWL_4)을 설정한다.
그리고, 읽기 참조셀을 프로그램하기 위한 워드라인 전압(VRWL_1, VRWL_2, VRWL_3)을 정한다.
통상, 읽기 참조 워드라인 전압은 각각( VRWL_1=(VWL_1 + VWL_2)/2, VRWL_2=(VWL_2 + VWL_3)/2, VRWL_3=(VWL_3 + VWL_4)/2 )로 설정한다.
'VWL_1'이 가장 낮은 전압이고, 'VWL_4'가 가장 높은 전압이다. 상기 각각의 워드라인 전압들은 워드라인 전압 발생부(80)에서 만든다.
먼저, 메인셀을 프로그램하기 전에 리드 참조전류 발생부(70)와 연결된 3개의 읽기 참조 메모리 셀들을 소거한(erase) 후에 한 개씩 선택하여 참조셀 자동 프로그래밍부(40)에 의해 리드 참조 워드라인 전압(VRWL_1,2,3)을 프로그램한다.
상기 리드 참조 워드라인 전압(VRWL_1,2,3)에 프로그램된 각 셀의 문턱전압을 VR1,2,3이라고 정의하자.
그리고, 메인셀 어레이(10)의 특정 셀을 프로그램하기 위해서는 선택된 셀을 소거(erase)한 후에 선택된 셀에 저장할 멀티비트 데이터와 주소를 입력받는다.
이 입력 데이터가 워드라인의 전압(VWL_i(i=0,1,2,3))을 결정한다.
이에 따라, 자동 프로그램된 셀의 문턱전압은 VTP1,2,3,4라고 각각 정의하고, 워드라인 전압(VWL1,2,3,4)에 대한 입력 프로그램 데이터를 순서대로 (11, 10, 01, 00)이라고 정의한다.
이와 같이, 프로그램된 3개의 참조셀과 메인셀이 가질 수 있는 문턱전압과 각각의 셀에 흐르는 전류와의 관계는 도7에 도시한 바와 같다.
즉, 모든 셀의 드레인에 동일한 전압이 인가되고 그 게이트 인덕턴스(gm)가 동일하다고 할 때 도7에서 특정 셀을 읽기 위해서는 일단, 리드 참조셀과 메인셀의 워드라인에는 동일한 전압(VRD(단 VRD > VRWL_3))을 인가한다.
리드 전압(VRD) 인가시 리드 참조셀에서는 기준전류(IREF1, IREF2, IREF3)가 발생하며, 메인셀에서는 검출 전류(ILEV1, ILEV2, ILEV3, ILEV4)가 발생한다.
이에 따라, 도6에 도시한 바와 같은 리드 회로에 의해서 상기 참조셀의 기준전류(IREF1,2,3)와 메인셀에서 검출된 검출 전류(ILEV1,2,3,4)중 한 개에 해당하는 메인셀의 전류를 비교하여 2비트의 데이터를 발생시킨다.
한 개의 셀에 N비트의 정보를 저장하기 위해서는 2N의 메인셀 워드라인 전압(VWL)을 설정하고, 2N-1의 참조 메모리 셀의 읽기 참조 워드라인 전압(VRWL)을 위의 방식대로 프로그램한다.
그 후 가장 높은 참조셀의 워드라인 전압보다 높은 리드 전압(VRD)을 메인셀과 참조셀에 인가해서 2N-1의 참조 전류를 발생시켜 메인셀의 전류와 비교해서 읽으면 된다.
이때 참조셀과 메인셀의 드레인에는 동일한 전압을 인가하면 된다.
물론, 리드시 메인셀의 트랜지스터가 포화상태이면 드레인 전압이 서로 조금 달라도 리드에는 별 문제가 되지 않는다.
이상에서 설명한 바와 같이 본 발명 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법은, 프로그램을 자동조회의 기법을 사용해서 프로그램과 동시에 조회를 하기 때문에, 별도의 조회시간을 할당하지 않아도 되므로 프로그래밍 속도가 빠르며, 셀의 문턱전압과 프로그램시 인가되는 워드라인 전압이 선형비례하는 관계를 가지기 때문에 멀티레벨 프로그램에 용이한 효과가 있다.

Claims (3)

  1. 전기적으로 프로그램이 가능한 비휘발성 메인셀 어레이와; 입력된 주소에 해당되는 메인셀을 선택하기 위한 메인셀 비트라인 및 워드라인 선택부와; 상기 메인셀 비트라인 선택부에 의해 선택된 메인셀과 리드 참조셀을 각각 프로그램과 동시에 조회하는 자동 프로그래밍부와; 상기 프로그램된 메인셀의 전류를 읽어서 이진 데이터로 변환시켜 주는 리드부와; 자동 프로그래밍시 프로그램 종료를 위한 기준전류를 발생시키는 프로그램 기준전류 발생부와; 읽기 참조셀을 이용하기 위해 복수개의 리드 기준전류를 발생시키는 리드 기준전류 발생부와; 메인셀의 멀티레벨 프로그램을 위한 복수개의 워드라인 전압(VWL) 및 리드 참조셀의 워드라인 전압(VRWL)을 발생시키는 워드라인 전압 발생부와; 프로그램할 주소에 해당하는 리드 참조셀을 선택하기 위한 참조셀 비트라인 및 워드라인 선택부로 구성한 것을 특징으로 하는 멀티레벨 플레시 메모리의 프로그램 및 리드 장치.
  2. 복수의 메인셀과 참조셀을 구비하는 멀티레벨 플레시 메모리에 있어서, 복수의 메인셀에 대한 각 참조셀의 문턱전압을 상기 각 메인셀의 문턱전압에 대해 중간값(1/2값)으로 프로그램하는 제1단계와; 메인셀과 참조셀의 게이트에 동일한 전압(VRD)를 인가하는 제2단계와; 참조셀에서 발생하는 기준전류와 메인셀에서 발생하는 전류를 리드하여 비교하는 제3단계와; 상기 비교된 결과를 인코딩하여 출력하는 제4단계로 이루어진 것을 특징으로 하는 멀티레벨 플레시 메모리의 프로그램 및 리드 방법.
  3. 제2항에 있어서, 상기 메인셀과 참조셀에 인가하는 전압(VRD)은 가장 큰 참조셀 워드라인 전압보다 더 큰것임을 특징으로 하는 멀티레벨 플레시 메모리의 프로그램 및 리드 방법.
KR1019990049903A 1999-11-11 1999-11-11 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법 KR100343455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990049903A KR100343455B1 (ko) 1999-11-11 1999-11-11 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990049903A KR100343455B1 (ko) 1999-11-11 1999-11-11 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법

Publications (2)

Publication Number Publication Date
KR20010046219A KR20010046219A (ko) 2001-06-05
KR100343455B1 true KR100343455B1 (ko) 2002-07-11

Family

ID=19619548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049903A KR100343455B1 (ko) 1999-11-11 1999-11-11 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법

Country Status (1)

Country Link
KR (1) KR100343455B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101261052B1 (ko) * 2006-05-10 2013-05-06 주식회사 팬택앤큐리텔 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법
KR101723974B1 (ko) * 2015-09-23 2017-04-06 주식회사 윙코 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법

Also Published As

Publication number Publication date
KR20010046219A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
KR100496866B1 (ko) 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US7715231B2 (en) Flash memory device having multi-level cell and reading and programming method thereof
US6836431B2 (en) Method of programming/reading multi-level flash memory using sensing circuit
US7403422B2 (en) NAND flash memory device and programming method
KR100255957B1 (ko) 전기적으로 소거 및 프로그램 가능한 메모리 셀들을 구비한반도체 메모리 장치
US6655758B2 (en) Method for storing data in a nonvolatile memory
JP3344313B2 (ja) 不揮発性半導体メモリ装置
KR100521364B1 (ko) 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR100589925B1 (ko) 비휘발성 반도체 기억 장치
US6154390A (en) Sensing apparatus and method for fetching multi-level cell data
US6762956B2 (en) High-speed data programmable nonvolatile semiconductor memory device
KR100905717B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법
US7190621B2 (en) Sensing scheme for a non-volatile semiconductor memory cell
US5812451A (en) Nonvolatile semiconductor storage apparatus and method of writing data to the same
JP2000163977A (ja) 不揮発性半導体記憶装置及びそのデータ書き込み方法
US7379338B2 (en) Method and system for regulating a program voltage value during multilevel memory device programming
JPH0457294A (ja) プログラム可能な不揮発性半導体メモリ装置
KR100343455B1 (ko) 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법
KR20170056254A (ko) 비휘발성 메모리 장치
KR20000003017A (ko) 플래시 메모리 장치와 그의 프로그램 방법
KR20100091407A (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee