KR101261052B1 - 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법 - Google Patents

멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법 Download PDF

Info

Publication number
KR101261052B1
KR101261052B1 KR1020060041993A KR20060041993A KR101261052B1 KR 101261052 B1 KR101261052 B1 KR 101261052B1 KR 1020060041993 A KR1020060041993 A KR 1020060041993A KR 20060041993 A KR20060041993 A KR 20060041993A KR 101261052 B1 KR101261052 B1 KR 101261052B1
Authority
KR
South Korea
Prior art keywords
data
multilevel
level
cell
memory device
Prior art date
Application number
KR1020060041993A
Other languages
English (en)
Other versions
KR20070109251A (ko
Inventor
신동환
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR1020060041993A priority Critical patent/KR101261052B1/ko
Publication of KR20070109251A publication Critical patent/KR20070109251A/ko
Application granted granted Critical
Publication of KR101261052B1 publication Critical patent/KR101261052B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 멀티레벨 셀을 저장수단으로 하는 메모리 장치 및 그 데이터 저장 방법을 개시한다.
본 발명의 멀티레벨 셀 메모리 장치는 멀티레벨 셀 유닛 단위로 구분된 멀티레벨 셀들을 구비하며 레벨 데이터가 수신시 수신된 상기 레벨 데이터를 지정된 상기 멀티레벨 셀 유닛에 저장하는 메모리셀 어레이; 2진 데이터와 상기 레벨 데이터에 대한 맵핑 정보를 저장하는 맵핑 테이블; 및 데이터 버스를 통해 수신된 상기 2진 데이터를 상기 맵핑 테이블에 근거하여 상기 레벨 데이터로 변환하고 변환된 레벨 데이터를 상기 메모리셀 어레이로 전송하는 엔코더를 구비하며, 각 멀티레벨 셀의 문턱전압 레벨 자체를 이용하여 일정수의 멀티레벨 셀(멀티레벨 셀 유닛) 단위로 데이터를 저장함으로써 데이터를 저장함으로써 동일한 데이터를 보다 적은 수의 멀티레벨 셀들을 이용하여 저장할 수 있게 되어 메모리 장치에 대한 데이터 저장 밀도를 보다 향상시킬 수 있다.

Description

멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법{MULTI LEVEL CELL MEMORY DEVICE AND DATA STORE METHOD OF THE MEMORY DEVICE}
도 1은 일반적인 플래쉬 메모리 셀의 구조를 나타내는 도면.
도 2는 도 1의 메모리셀이 싱글레벨 셀일 경우 저장 데이터에 대한 셀 문턱전압을 나타내는 도면.
도 3은 도 1의 메모리셀이 멀티레벨 셀일 경우 저장 데이터에 대한 셀 문턱전압을 나타내는 도면.
도 4는 본 발명에 따른 메모리 장치의 구성을 나타내는 구성도.
도 5는 도 4의 맵핑 테이블의 구성을 나타내는 도면.
도 6은 본 발명에 따른 데이터 저장 방법을 설명하기 위한 순서도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 메모리셀 어레이 20 : 맵핑 테이블
30 : 엔코더 40 : 디코더
본 발명은 플래쉬(flash) 메모리를 저장수단으로 하는 메모리 장치에 관한 것으로서, 보다 상세하게는 멀티레벨의 각 메모리셀에 독립적으로 2진 데이터를 저장하지 않고 각 메모리셀의 문턱전압 레벨 자체를 이용하여 일정수의 메모리셀 단위로 데이터를 저장함으로써 메모리 장치의 데이터 저장 밀도를 향상시킬 수 있는 메모리 장치 및 그 데이터 저장 방법에 관한 것이다.
싱글레벨 셀(Single-level cell, SLC)은 하나의 메모리셀에 1비트의 데이터를 저장하고자 하는 용도로 사용되는 플래쉬 메모리셀이다. 반면에 멀티레벨 셀(Multi-level cell, MLC)은 집적도를 높이기 위해 하나의 메모리셀에 2비트 이상의 데이터를 저장하고자 하는 용도로 사용되는 플래쉬 메모리셀이다.
도 1은 일반적인 플래쉬 메모리 셀의 구조를 나타내는 도면으로, 플래쉬 메모리는 플로팅 게이트(floating gate)를 가지는 MOS 트랜지스터를 셀(cell) 트랜지스터로서 이용한다. 즉, 플래쉬 메모리는 게이트와 기판 사이의 플로팅 게이트에 저장되는 전하량에 따라 트랜지스터의 턴온 문턱(threshold)전압(Vt)이 달라지는 원리를 이용하여 셀에 데이터를 저장한다.
이러한 플래쉬 메모리의 프로그램(Program) 동작은 플로팅 게이트에 전자를 주입하여 셀 트랜지스터의 문턱(threshold)전압을 증가시키는 동작이고, 플래쉬 메모리의 소거(Erase) 동작은 플로팅 게이트에 주입된 전자를 뽑아내어 플로팅 게이트를 전자가 없는 상태로 만들어 문턱전압을 낮추는 동작이다.
도 2는 도 1의 메모리셀이 싱글레벨 셀일 경우 저장 데이터에 대한 셀 문턱전압을 나타내는 도면이며, 도 3은 도 1의 메모리셀이 멀티레벨 셀일 경우 저장 데이터에 대한 셀 문턱전압을 나타내는 도면이다.
도 2에서와 같은 싱글레벨 셀에서 1비트의 데이터는 메모리셀에 프로그램된 2개의 서로 다른 문턱전압으로서 저장된다. 예컨대, 메모리셀에 프로그램된 문턱전압이 1 내지 3 볼트일 때에는 메모리셀에 저장된 데이터는 논리 "1"이 되며, 프로그램된 문턱전압이 5 내지 6 볼트일 때에는 메모리셀에 저장된 데이터는 논리 "0"이 된다.
멀티레벨 셀에서는 도 3에서와 같이 2비트의 데이터가 메모리셀에 프로그램된 4개의 서로 다른 문턱전압으로서 저장된다. 예컨대, 메모리셀에 프로그램된 문터전압이 1 내지 3 볼트일 때에는 메모리셀에 저장된 데이터는 논리 "11"이 되고, 프로그램된 문턱전압이 3.5 내지 3.8 볼트일 때의 데이터는 논리 "10"이 된다. 그리고, 메모리셀에 프로그램된 문턱전압이 4.3 내지 4.8 볼트일 때의 데이터는 논리 "01"이 되며, 프로그램된 문턱전압이 5.5 내지 6.2 볼트일 때의 데이터는 논리 "00"이 된다. 도 3에서는 문턱전압을 4단계로 구분하여 2비트의 데이터를 저장하는 플래쉬 메모리셀을 개시하고 있으나, 플로팅 게이트의 전하량을 보다 세밀하게 조절하여 문턱전압을 2N 단계로 구분할 수 있다면 하나의 메모리셀에 N 비트 데이터를 저장하는 것도 가능하다.
그러나, 멀티레벨 셀의 개념이 지난 90년대 초반에 도입된 이후, 하나의 셀에 2비트의 데이터를 안정적으로 저장할 수 있을 정도로 발전하는데 10여년이 훨씬 넘는 시간이 걸렸을 정도로 하나의 셀에 보다 많은 비트수의 데이터를 저장하는 것은 결코 용이한 것이 아니다.
일 예로, 각 메모리셀에 N 비트의 데이터를 저장하기 위해서는 그 문턱전압을 2N 단계로 구분하여야 하므로, 2비트 데이터를 저장하기 위해서는 그 문턱전압을 4단계로 구분하여야 하고 3비트의 데이터를 저장하기 위해서는 그 문턱전압을 8단계로 구분하여야 한다. 따라서, 문턱전압을 5단계 내지 7단계로 구분할 수 있다 하더라도 3비트의 데이터를 표시하지 못하고 2비트의 데이터만을 표시할 수밖에 없는 문제가 있다.
따라서, 본 발명의 목적은 멀티레벨의 메모리셀(이하, "멀티레벨 셀"이라 함)에 데이터를 저장하는 방법을 개선하여 멀티레벨 셀을 이용한 메모리 장치의 데이터 저장 밀도를 증가시키는데 있다.
위와 같은 목적을 달성하기 위한 본 발명의 멀티레벨 셀 메모리 장치는 멀티레벨 셀 유닛 단위로 구분된 멀티레벨 셀들을 구비하며 레벨 데이터가 수신시 수신된 상기 레벨 데이터를 지정된 상기 멀티레벨 셀 유닛에 저장하는 메모리셀 어레이; 2진 데이터와 상기 레벨 데이터에 대한 맵핑 정보를 저장하는 맵핑 테이블; 및 데이터 버스를 통해 수신된 상기 2진 데이터를 상기 맵핑 테이블에 근거하여 상기 레벨 데이터로 변환하고 변환된 레벨 데이터를 상기 메모리셀 어레이로 전송하는 엔코더를 구비한다.
본 발명의 멀티레벨 셀 데이터 저장 방법은 라이트명령 인가시 입력된 2진 데이터를 기 설정된 맵핑 테이블에 근거하여 레벨 데이터로 변환하는 제 1 단계; 및 상기 레벨 데이터를 이루는 각 레벨값에 대응되게 멀티레벨 셀들을 프로그램하는 제 2 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 4는 본 발명에 따른 메모리 장치의 구성을 나타내는 구성도이다.
본 발명의 메모리 장치는 메모리셀 어레이(10), 맵핑 테이블(20), 엔코더(30) 및 디코더(40)를 구비한다.
메모리셀 어레이(10)는 복수개(M 개)의 일정수 단위로 구분된 멀티레벨 셀들(이하, '멀티레벨 셀 유닛'이라 함)을 구비하며 엔코더(30)로부터 인가되는 데이터에 따라 멀티레벨 셀 유닛들을 프로그램하여 데이터를 저장한다. 이때, 메모리셀 어레이(10)의 각 멀티레벨 셀에는 2진 데이터가 프로그램되지 않고 멀티레벨 셀의 문턱전압 레벨을 나타내는 1 ∼ K 까지의 특정 레벨값(레벨 데이터)이 프로그램되며, 이들 M 개의 레벨값들이 조합되어 하나의 레벨 데이터를 형성하며 각 레벨 데이터는 대응되는 멀티레벨 셀 유닛에 저장된다. 예컨대, 각 멀티레벨 셀의 문턱전압이 4 단계로 구분되어 각 멀티레벨 셀에 2 비트의 2진 데이터를 저장할 수 있다고 할 때, 종래에는 N 비트의 2진 데이터를 저장하기 위해 N 비트의 데이터를 N/2 개의 멀티레벨 셀에 2진 2비트씩 순차적으로 프로그램하였었다. 그러나, 본 발명에서는 메모리셀 어레이(10)의 멀티레벨 셀들을 멀티레벨 셀 유닛 단위로 구분하고 멀티레벨 셀 유닛을 이루는 멀티레벨 셀들에 각각 1 ∼ K 중 어느 하나의 특 정 레벨값(문턱전압 레벨)을 프로그램한다. 따라서, 멀티레벨 셀의 문턱전압을 7단계로 구분할 수 있다면 각 멀티레벨 셀에는 1 ∼ 7 중 어느 한 레벨값이 프로그램된다.
맵핑 테이블(20)은 데이터 버스(50)를 통해 전송되며 메모리셀 어레이(10)에 저장하고자 하는 실제 데이터(N 비트 2진 데이터) 및 이 2진 데이터에 대응되어 각 멀티레벨 셀 유닛에 프로그램되는 레벨 데이터에 대한 맵핑 정보가 저장된다. 도 5는 본 발명에 따른 맵핑 테이블(20)의 구조를 나타내는 도면으로, "BIT" 항목은 실제 저장하고자 하는 N 비트의 2진 데이터를, "Cell Level" 항목은 좌측의 "BIT" 항목에 각각 대응되는 레벨 데이터를 나타낸다. 그리고, 도 5에서 K는 멀티레벨 셀에 프로그램될 수 있는 레벨값(문턱전압 레벨)을 나타내는 변수이다. 예컨대, 메모리셀 어레이(10)에 저장하고자 하는 실제 2진 데이터가 "1110…0"인 경우 이에 대응되는 레벨 데이터는 "K1…1"이며(도 5의 점선 참조), 레벨 데이터 "K1…1"는 해당 멀티레벨 셀 유닛을 구성하는 M 개의 멀티레벨 셀들 중 첫번째 멀티레벨 셀의 문턱전압은 K 레벨로 프로그램되고, 두번째 멀티레벨 셀의 문턱전압은 1 레벨로 프로그램되며, M 번째 멀티레벨 셀의 문턱전압은 1 레벨로 프로그램됨을 나타낸다. 따라서, 멀티레벨 셀의 플로팅 게이트의 전하량을 보다 세밀하게 조절할 수 있게 되면 즉 K 값을 증가시킬 수 있다면, 동일한 갯수(M 개)의 멀티레벨 셀들로 이루어진 하나의 멀티레벨 셀 유닛으로 보다 많은 데이터(KM 개)를 저장할 수 있게 된다.
엔코더(30)는 맵핑 테이블(20)을 참조하여 데이터 버스(50)를 통해 수신되는 N 비트 2진 데이터를 M 개의 레벨값을 갖는 레벨 데이터로 변환하여 메모리셀 어레이(10)로 전송한다. 즉, 엔코더(30)는 라이트(WRITE) 명령과 함께 데이터 버스(50)를 통해 N 비트의 2진 데이터가 수신되면, 맵핑 테이블(20)을 이용해 2진 데이터를 대응되는 레벨 데이터로 변환하여 메모리셀 어레이(10)로 전송한다. 예컨대, 엔코더(30)는 데이터 버스(50)를 통해 N 비트 2진 데이터 "1110…0"가 수신되면, 도 5에서 점선으로 표시한 것과 같이 이에 대응되는 레벨 데이터 "K1…1"를 찾아내어 이를 메모리셀 어레이(10)로 전송해준다.
디코더(40)는 리드명령에 따라 맵핑 테이블(20)을 참조하여 메모리셀 어레이(10)에 프로그램된 레벨 데이터를 N 비트의 2진 데이터로 변환한 후 이를 데이터 버스(50)로 전송한다. 이러한 디코더(40)의 동작은 상술된 엔코더(30)의 동작과 역순으로 이루어진다.
도 6은 본 발명에 따른 데이터 저장 방법을 설명하기 위한 순서도이다.
라이트 명령과 함께 데이터 버스(50)를 통해 N 비트의 2진 데이터(예컨대, "1110…0")가 수신되면(단계 610), 엔코더(30)는 맵핑 테이블(20)을 검색하여 수신된 N 비트 2진 데이터 "1110…0"에 대응되는 레벨 데이터를 검색한다(단계 620).
검색결과, 도 5에서 점선으로 표시한 것과 같이 2진 데이터 "1110…0"에 대응되는 레벨 데이터는 "K1…1"이므로, 엔코더(30)는 2진 데이터 "1110…0"를 레벨 데이터 "K1…1"로 변환하고 변환된 레벨 데이터 "K1…1"를 메모리셀 어레이(10)로 전송한다(단계 630).
레벨 데이터 "K1…1"를 수신한 메모리셀 어레이(10)는 라이트 명령에 의해 지정된 어드레스를 갖는 특정 멀티레벨 셀 유닛을 선택한 후 해당 멀티레벨 셀 유닛을 구성하는 M 개의 멀티레벨 셀들의 플로팅 게이트 전하량을 조절하여 그 문턱전압 레벨이 순차적으로 각각 "K", "1" … "1" 이 되도록 프로그램한다(단계 640).
즉, 종래에는 멀티레벨 셀의 문턱전압을 8단계 이상으로 구분하지 못하는 경우, 하나의 멀티레벨 셀에 저장할 수 있는 2진 데이터는 2비트 뿐이었다. 즉, 하나의 멀터레벨 셀에는 2비트로 된 4개의 데이터("00", "01", "10", "11") 만 저장이 가능했다. 그러나, 본 발명에서는 멀티레벨 셀의 문턱전압 레벨값 자체를 데이터로 활용하기 때문에 K 개의 데이터를 저장할 수 있다. 예컨대, 현재 기술로서 멀티레벨 셀의 문턱전압을 안정적으로 5단계(즉, K = 5)로 구분할 수 있으며 한번의 리드/라이트 동작으로 16비트의 데이터를 저장하고자 하는 경우를 가정한다. 이러한 조건하에서, 종래에는 하나의 멀티레벨 셀에 2비트의 데이터만 저장할 수 있으므로 16비트 데이터를 저장하기 위해서는 총 8개의 멀티레벨 셀들이 필요하며, 이때 16비트로 표현할 수 있는 데이터의 수는 216 = 65536 개가 된다. 그러나, 본 발명에서는 각 멀티레벨 셀로 나타낼 수 있는 데이터 수(K)가 5이므로 7개의 멀티레벨 셀들(M = 7)로 멀티레벨 셀 유닛을 구성하는 경우, 하나의 멀티레벨 셀 유닛 즉 7개의 멀티레벨 셀들로 저장할 수 있는 데이터 수가 57 = 78125 개나 된다.
즉, 종래 8개의 멀티레벨 셀들로 저장할 수 있는 모든 형태의 데이터를 7개의 멀티레벨 셀들만을 가지고 저장할 수 있음을 의미한다.
더욱이, 각 멀티레벨 셀의 문턱전압을 7 단계(K = 7)로 안정적으로 구분할 수 있는 경우, 이때에도 종래에는 하나의 멀티레벨 셀로 2비트 만을 저장할 수 있으므로 여전히 216 = 65536 개의 데이터만을 저장할 수 있다. 그러나, 본 발명에서는 6개(M = 6)의 멀티레벨 셀들 만으로도 충분하다(76 = 117649).
메모리셀 어레이(10)의 특정 멀티레벨 셀 유닛에 저장된 데이터를 리드(READ)하는 경우, 디코더(40)는 선택된 어드레스의 멀티레벨 셀 유닛에 저장된 레벨 데이터를 맵핑 테이블(20)을 참조하여 N 비트 2진 데이터로 변환한 후 변환된 데이터를 데이터 버스(50)로 전송한다.
상술한 바와 같이, 본 발명의 멀티레벨 셀 메모리 장치는 각 멀티레벨 셀의 문턱전압 레벨 자체를 이용하여 일정수의 멀티레벨 셀(멀티레벨 셀 유닛) 단위로 데이터를 저장함으로써 데이터를 저장함으로써 동일한 데이터를 보다 적은 수의 멀티레벨 셀들을 이용하여 저장할 수 있게 되어 메모리 장치에 대한 데이터 저장 밀도를 보다 향상시킬 수 있다.

Claims (8)

  1. 멀티레벨 셀 유닛 단위로 구분된 멀티레벨 셀들을 구비하며 레벨 데이터가 수신시 수신된 상기 레벨 데이터를 지정된 상기 멀티레벨 셀 유닛에 저장하는 메모리셀 어레이;
    2진 데이터와 상기 레벨 데이터에 대한 맵핑 정보를 저장하는 맵핑 테이블; 및
    데이터 버스를 통해 수신된 상기 2진 데이터를 상기 맵핑 테이블에 근거하여 상기 레벨 데이터로 변환하고 변환된 레벨 데이터를 상기 메모리셀 어레이로 전송하는 엔코더를 구비하는 멀티레벨 셀 메모리 장치.
  2. 제 1항에 있어서,
    상기 메모리셀 어레이에 저장된 레벨 데이터를 상기 맵핑 테이블에 근거하여 2진 데이터로 변환하고 변환된 2진 데이터를 상기 데이터 버스로 전송하는 디코더를 더 구비하는 것을 특징으로 하는 멀티레벨 셀 메모리 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 메모리셀 어레이는
    상기 레벨 데이터의 각 레벨값에 일대일 대응되게 상기 멀티레벨 셀 유닛을 구성하는 각 멀티레벨 셀들의 문턱전압 레벨을 프로그램하는 것을 특징으로 멀티레벨 셀 메모리 장치.
  4. 멀티레벨 셀 메모리 장치의 멀티레벨 셀 데이터 저장 방법으로서,
    상기 멀티레벨 셀 메모리 장치가,
    라이트명령 인가시 입력된 2진 데이터를 기 설정된 맵핑 테이블에 근거하여 레벨 데이터로 변환하는 제 1 단계; 및
    상기 레벨 데이터를 이루는 각 레벨값에 대응되게 멀티레벨 셀들을 프로그램하는 제 2 단계를 포함하는 멀티레벨 셀 데이터 저장 방법.
  5. 제 4항에 있어서,
    리드명령 인가시 상기 멀티레벨 셀들이 상기 각 레벨값에 대응되게 프로그램된 레벨 데이터를 상기 맵핑 테이블에 근거하여 상기 2진 데이터로 변환하여 출력하는 제 3 단계를 더 포함하는 것을 특징으로 하는 멀티레벨 셀 데이터 저장 방법.
  6. 제 4항 또는 제 5항에 있어서, 상기 레벨값은
    대응되는 멀티레벨 셀의 문턱전압 레벨인 것을 특징으로 하는 멀티레벨 셀 데이터 저장 방법.
  7. 제 6항에 있어서, 상기 멀티레벨 셀들은
    대응되는 레벨 데이터의 각 레벨값에 일대일 대응되게 순차적으로 그 문턱전압 레벨이 조절되는 것을 특징으로 하는 멀티레벨 셀 데이터 저장 방법.
  8. 제 4항 또는 제 5항에 있어서, 상기 맵핑 테이블은
    상기 2진 데이터와 상기 레벨 데이터가 일대일 대응되게 맵핑되어 있는 것을 특징으로 하는 멀티레벨 셀 데이터 저장 방법.
KR1020060041993A 2006-05-10 2006-05-10 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법 KR101261052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060041993A KR101261052B1 (ko) 2006-05-10 2006-05-10 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041993A KR101261052B1 (ko) 2006-05-10 2006-05-10 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법

Publications (2)

Publication Number Publication Date
KR20070109251A KR20070109251A (ko) 2007-11-15
KR101261052B1 true KR101261052B1 (ko) 2013-05-06

Family

ID=39063788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041993A KR101261052B1 (ko) 2006-05-10 2006-05-10 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법

Country Status (1)

Country Link
KR (1) KR101261052B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613664B2 (en) 2015-01-20 2017-04-04 Samsung Electronics Co., Ltd. Method of operating memory device including multi-level memory cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037653A (ko) * 1995-08-15 1999-05-25 페트로에스타칼리 멀티 레벨 비휘발성 데이타 기억 장치
KR20010046219A (ko) * 1999-11-11 2001-06-05 박종섭 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037653A (ko) * 1995-08-15 1999-05-25 페트로에스타칼리 멀티 레벨 비휘발성 데이타 기억 장치
KR20010046219A (ko) * 1999-11-11 2001-06-05 박종섭 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법

Also Published As

Publication number Publication date
KR20070109251A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
US5539690A (en) Write verify schemes for flash memory with multilevel cells
US8107287B2 (en) Method of programming nonvolatile memory device
US5781472A (en) Bit map addressing schemes for flash/memory
US8019933B2 (en) Memory system, multi-bit flash memory device, and associated methods
US10515692B2 (en) Programming memories with stepped programming pulses
US11948644B2 (en) Two-part programming of memory cells
US8514633B2 (en) Method for operating semiconductor memory device
US8264883B2 (en) Semiconductor memory device and method of reading the same
US7778091B2 (en) Page buffer, memory device having the page buffer and method of operating the same
JP2009070539A (ja) 不揮発性メモリ装置及びそのマルチレベルセルプログラム方法
US8976593B2 (en) Nonvolatile semiconductor device
US7782680B2 (en) Flash memory device having a verify data buffer capable of being employed as a program data buffer, and a method thereof
US20100214849A1 (en) Page buffer circuit of nonvolatile memory device and method of operating the same
CN102197437A (zh) 存储器装置中的数据传送及编程
US7894258B2 (en) Flash memory device for determining most significant bit program
KR100938044B1 (ko) 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
KR101261052B1 (ko) 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법
US20110038204A1 (en) Method and apparatus for increasing memory programming efficiency through dynamic switching of sense amplifiers
US20120198180A1 (en) Nonvolatile memory system and flag data input/output method for the same
KR101196911B1 (ko) 반도체 장치 및 이를 이용한 전압 생성 방법
KR100719381B1 (ko) 어드레스 설정 플래그를 갖는 멀티 레벨 셀 낸드형 플래시메모리
JP2006331564A (ja) 不揮発性半導体メモリ
KR101003212B1 (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
KR20090000378A (ko) 멀티 레벨 셀 메모리 소자의 프로그램 방법
KR19990003406A (ko) 다중 레벨 셀들을 갖는 메모리 장치 및 그것의 데이터 기입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee