JPH11273386A - 不揮発性半導体メモリ装置 - Google Patents

不揮発性半導体メモリ装置

Info

Publication number
JPH11273386A
JPH11273386A JP7637298A JP7637298A JPH11273386A JP H11273386 A JPH11273386 A JP H11273386A JP 7637298 A JP7637298 A JP 7637298A JP 7637298 A JP7637298 A JP 7637298A JP H11273386 A JPH11273386 A JP H11273386A
Authority
JP
Japan
Prior art keywords
writing
current
write
threshold
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7637298A
Other languages
English (en)
Other versions
JP3344313B2 (ja
Inventor
Naoaki Sudo
直昭 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7637298A priority Critical patent/JP3344313B2/ja
Priority to US09/272,344 priority patent/US6094374A/en
Priority to KR1019990010059A priority patent/KR100291889B1/ko
Priority to TW088104699A priority patent/TW440850B/zh
Priority to CNB991031911A priority patent/CN1145971C/zh
Publication of JPH11273386A publication Critical patent/JPH11273386A/ja
Application granted granted Critical
Publication of JP3344313B2 publication Critical patent/JP3344313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5624—Concurrent multilevel programming and programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 チャネルホットエレクトロン書込み方式のフ
ラッシュメモリなど不揮発性半導体メモリにおいて、こ
の書込み方式の高速性を維持したまま書込み後の閾値の
ばらつきを小さくする。 【解決手段】 書込み電流検知型書込み回路２と読出し
用のセンスアンプ１とを設け、書込み時の検証に書込み
電流検知型書込み回路２による検証と、読出し用センス
アンプ１とを用いた通常の読出しモードによる検証を切
換えて行う。すなわち、書込みレベルのセル閾値を第一
の閾値とし、それより低い一定の閾値レベルを第二の閾
値としたとき、書込みモードの最初に書込み電流検知型
書込み回路２による書込み動作を行い、メモリセル３の
ドレインソース間電流が第二の閾値に相当する参照電流
（以下）に減少した時に書込み動作を停止し、その後、
第一の閾値にセル閾値が達するまで書込み動作とセンス
アンプ１を用いたベリファイ動作とを繰返し行って書込
み動作を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は不揮発性半導体メモ
リ装置に関し、特にチャネルホットエレクトロン書込み
方式のフラッシュメモリ等の不揮発性半導体メモリ装置
に関するものである。
【０００２】
【従来の技術】従来から、米国特許第５，４２２，８４
２などで示されるように、チャネルホットエレクトロン
型の書込み方式のフラッシュメモリにおいて、書込み時
にメモリセルのドレイン電流をモニタすることにより閾
値を検証する書込み電流検知型書込み方式がある。この
方式では、書込みを高速に行うことができる。
【０００３】
【発明が解決しようとする課題】しかしながら、かかる
従来の書込み電流検知型書込み方式においては、閾値の
検証を通常の読出しモードにより行わないので、書込み
後の閾値のばらつきが大きくなったり、読出し時に必要
な閾値とずれる恐れがある。
【０００４】また、この方式では、メモリセルに３レベ
ル以上の多値書込みを行う場合には、最も閾値が低いデ
ータを書込む際に、書込み電流の変化が早いため書込み
過ぎて閾値のばらつきが大きくなるという問題もある。
【０００５】本発明の目的は、チャネルホットエレクト
ロン書込み方式のフラッシュメモリなど不揮発性半導体
メモリにおいて、書込み電流検知型書込み方式の高速性
を維持したまま書込み後の閾値のばらつきを小さくする
ことができる不揮発性半導体メモリ装置を提供すること
である。
【０００６】
【課題を解決するための手段】本発明によれば、不揮発
性半導体メモリセルアレイと、前記メモリセルアレイの
セルへの書込み時のセル電流をモニタすることにより書
込み動作を行いつつ閾値検証を行う書込み電流検知型書
込み手段と、前記メモリセルのオン電流をモニタしつつ
メモリセルの閾値検証を行う読出し用センスアンプ手段
と、前記書込み時の検証動作時に、前記電流検知型書込
み手段による検証と前記読出し用センスアンプ手段とに
よる検証とを切換えて行う制御手段と含むことを特徴と
する不揮発性半導体メモリ装置が得られる。
【０００７】そして、前記電流検知型書込み手段は、書
込み電圧により前記メモリセルのセル電流を生成供給す
る手段と、このセル電流を第一の所定参照値と比較する
比較手段とを有し、前記制御手段は、前記比較手段によ
る一致が検出された時に、前記電流検知型書込み手段と
前記読出し用センスアンプ手段によるベリファイ動作の
繰返しによる書込みを行うようにしたことを特徴とす
る。
【０００８】また、前記センスアンプ手段は、読出しセ
ル電流を第二の所定参照値と比較する比較手段とを有
し、前記制御手段は、前記比較手段による一致が検出さ
れた時に、前記書込みを終了するようにしたことを特徴
とする。
【０００９】更に、前記第二の参照値は前記第一の参照
値より小に設定されており、前記制御手段は、前記電流
検知型書込み手段の比較手段による一致検出に応答し
て、前記電流検知型書込み手段による書込みを停止する
ようにしたことを特徴とする。
【００１０】更にはまた、前記制御手段は、前記書込み
の停止後に、前記電流検知型書込み手段と前記読出し用
センスアンプ手段によるベリファイ動作の繰返しによる
書込みを行いつつ前記センスアンプの比較手段による一
致検出に応答して、この各込み動作を終了するようにし
たことを特徴とする。
【００１１】本発明によれば、多値の書込み読出しが可
能な不揮発性半導体メモリセルアレイと、前記メモリセ
ルアレイのセルへの書込みを行う書込み手段と、前記メ
モリセルのオン電流をモニタしつつメモリセルの閾値検
証を行う読出し用センスアンプ手段と、前記書込み手段
による書込みと前記センスアンプ手段によるベリファイ
動作の繰返しによって前記多値のうちの最小値を書き込
み、しかる後に前記書き込み手段により前記多値のうち
の最小値以外の値を書込むよう制御する制御手段とを含
むことを特徴とする不揮発性半導体メモリ装置が得られ
る。
【００１２】そして、前記書込み手段は、前記センスア
ンプ手段は、読出しセル電流を前記最小値に対応した参
照値と比較する比較手段を有し、前記制御手段は、前記
比較手段の一致検出に応答して、前記最小値以外の値を
書込むよう制御するようにしたことを特徴とする。
【００１３】また、前記書込み手段は、書込み電圧によ
り前記メモリセルのセル電流を生成供給するセル電流供
給手段と、このセル電流を所定参照値と比較する比較手
段とを有し、前記制御手段は、前記最小値以外の値の書
込み制御時に、前記セル電流供給手段と前記比較手段と
を動作せしめるようにしたことを特徴とする。
【００１４】本発明の作用を述べる。書込み電流検知型
書込み回路と読出し用のセンスアンプとを設け、書込み
時の検証に書込み電流検知型書込み回路による検証と、
読出し用センスアンプとを用いた通常の読出しモードに
よる検証を切換えて行うものである。すなわち、書込み
レベルのセル閾値を第一の閾値とし、それより低い一定
の閾値レベルを第二の閾値としたとき、書込みモードの
最初に書込み電流検知型書込み回路による書込み動作を
行い、メモリセルのドレインソース間電流が第二の閾値
に相当する参照電流（以下）に減少した時に書込み動作
を停止し、その後、第一の閾値にセル閾値が達するまで
書込み動作とセンスアンプを用いたベリファイ動作とを
繰返し行って書込み動作を行う。
【００１５】また、多値の書込み読出しを行うメモリの
場合、複数の書込み電流検知型書込み回路と、少なくと
も１個の読出し用センスアンプとを設け、多値モードの
書込み時の最初に、書込み動作とセンスアンプによるベ
リファイ動作との繰返しによる書込みを行い、多値の各
々に相当する複数の参照電圧のうち最小の参照電圧まで
セル閾値が達した時に、書込み電流検知型書込み回路に
よる書込みを行うものである。
【００１６】
【発明の実施の形態】以下に、本発明の実施例につき図
面を参照しつつ説明する。
【００１７】図１は本発明の一実施例示す回路図であ
る。図１に示すように、不揮発性半導体メモリのメモリ
セルアレイ３に書込み電流検知型書込み回路２と読出し
用センスアンプ１とを接続する構成とする。この書込み
電流検知型書込み回路２は書込み用に必要なドレイン電
圧、例えば６Ｖ程度の電圧をドレインに供給し、この電
圧源からメモリセルアレイ１のセルトランジスタのドレ
イン・ソース間に流れる電流Ｉcell（書込み電流）と書
込み時参照電流Ｉref ’とを比較する比較機能を有して
いる。
【００１８】詳述すると、Ｐチャネルトランジスタ２
１，２２と、Ｎチャネルトランジスタ２４と、比較回路
２３と、抵抗２５とを有している。トランジスタ２１，
２２のゲートには、書込み制御信号Ａが供給されてお
り、この書込み制御信号Ａのローアクティブ時にオンと
なって、トランジスタ２１は６Ｖの書込み電圧によりセ
ル書込み電流Ｉcellを生成し、またトランジスタ２２は
６Ｖの電圧を抵抗２５へ供給して比較回路２３の参照電
流Ｉref ’を生成する。
【００１９】トランジスタ２４のゲートには書込み制御
信号Ａが供給されており、この制御信号Ａのハイレベル
時にオンとなって、トランジスタ２１，２２のドレイン
出力を０にクランプする作用を有する。そして、比較回
路２３の出力Ｅが一致検出信号として導出されている。
【００２０】また、読出し用センスアンプ１は、読出し
時に必要なドレイン電圧、例えば１Ｖ程度の電圧をメモ
リセルへ供給する電圧源と、メモリセルのドレイン・ソ
ース間に流れる電流Ｉcell（オン電流）と読出し用参照
電流Ｉref とを比較する比較回路１３とで構成される。
【００２１】詳述すれば、Ｐチャネルトランジスタ１
１，１２と、Ｎチャネルトランジスタ１４と、比較回路
１３の参照電流Ｉref を生成する抵抗１５とを有してい
る。トランジスタ２１，２２のゲートには、センスアン
プ活性化信号Ｂが供給されており、この活性化信号Ｂの
ローアクティブ時にオンとなって、トランジスタ１１は
１Ｖの読出し電圧をセルへ供給し、またトランジスタ１
２は１Ｖの電圧を抵抗１５へ供給して比較回路１３の参
照電流Ｉref を生成する。
【００２２】トランジスタ１４のゲートにはがセンスア
ンプ活性化信号Ｂ供給されており、この信号Ｂのハイレ
ベル時にオンとなって、トランジスタ１１，１２のドレ
イン出力を０にクランプする作用を有する。そして、比
較回路１３の出力Ｆが一致検出信号として導出されてい
る。
【００２３】これ等書込み用電圧源と読出し用電圧源と
は列選択トランジスタ５を介してメモリセル３へ供給さ
れており、当該トランジスタ５のゲートには、列選択ト
ランジスタ選択信号Ｂが供給されている。このメモリセ
ルアレイ３の各セルのゲートには、例えば、１２Ｖ／５
Ｖのワード信号線の電圧が供給されるようになってい
る。
【００２４】また、制御回路４が設けられており、上述
の各回路の出力Ｅ，Ｆを制御入力とし、各種信号Ａ〜Ｄ
を生成して出力するものであり、これ等各回路１〜３の
動作制御を行う機能を有するものである。
【００２５】図２は図１のブロックにおける制御回路４
の制御動作を示すフローチャートであり、図３はセル閾
値とセル電流Ｉcellとの関係を、書込み時（１０１）と
読出し時（１０２）とにおいて夫々示す図であり、図４
は各種信号Ａ〜Ｄのタイミング例を示す図である。これ
等図２〜４を参照して本発明の一実施例の動作を説明す
る。
【００２６】先ず最初に、書込み電流検知型書込み回路
２を用いてトランジスタ２１のドレイン電流、すなわち
セル電流Ｉcellが所定の参照電流Ｉref ’（メモリセル
の閾値ではＶref ’に相当）以下になるまで書込みを行
う（ステップＳ１）。図４のタイミングチャートでは、
（Ａ）においてパスとして示されたタイミングまで書込
みを行う。この際には、ベリファイ動作がないため書込
み時間は短い。
【００２７】次に、読出し用センスアンプ１でベリファ
イ動作を行う（ステップＳ２）。そして、メモリセルの
閾値電圧が参照電圧Ｖref 以上なら書込みを終了し、参
照電圧Ｖref 以下なら書込み動作を行う（ステップＳ
３）。この際の書込みパルス幅は閾値分布のばらつきを
小さくするのに十分短いパルス幅とする。ベリファイ動
作／書込み動作を、メモリセルの閾値電圧が参照電圧Ｖ
ref 以上になるまで繰返し行う。図４このタイミングチ
ャートでは、（Ｂ）においてパスとして示されたタイミ
ングまで書込みを行う。ときの参照電流Ｉref ’は相当
するメモリセルの閾値Ｖref ’が参照電圧Ｖref より低
くなるように設定される。
【００２８】次に、図５を参照すると、本発明の第二の
実施例のブロック図が示されており、図１と同等部分は
同一符号により示されている。本実施例では、多値の書
込み読出しを行うことができる不揮発性半導体メモリ装
置の例を示している。メモリセルアレイ３が、例えば、
４値の不揮発性半導体メモリであるものとし、閾値の最
も低い消去レベルを“１１”とし、書込レベルは閾値の
低い方から“１０”、“０１”、“００”と定義するも
のとする。
【００２９】図５を参照すると、センスアンプ１と、
“０１”の電流検知型書込み回路２ａと、“００”の電
流検知型書込み回路２ｂと、メモリセルアレイ３と、制
御回路４と、通常の書込み回路６と、列選択トランジス
タ５とを有している。センスアンプ１及び電流検知型書
込み回路２ａ，２ｂは、図１のセンスアンプ１及び電流
検知型書込み回路２と夫々同一構成である。
【００３０】尚、本例におけるセンスアンプ１の参照電
流（Ｉref ）は、多値のうちの最小書込みレベルに対応
する閾値“１０”に相当する電流値に設定されている。
また、本例における電流検知型書込み回路２ａの参照電
流は閾値“０１”に相当する電流値に設定されており、
電流検知型書込み回路２ｂの参照電流は閾値“００”に
相当する電流値に設定されているものとする。書込み回
路６は通常の書込み回路と同一であり、電流検知型書込
み回路の参照電流とセル電流Ｉcellとを比較する比較機
能を有していないものである。Ａa 〜Ａc は書込み制御
信号であり、Ｅa ，Ｅb は一致出力である。
【００３１】図６は本実施例の動作を示すフローチャー
トであり、制御回路４の制御動作を示すフローチャート
でもある。図６を参照すると、先ず最初に、書込み回路
６を制御して適当な書込み時間だけ書込み動作を行う
（ステップＳ４）。次に、“１０”データのベリファイ
を読出し用のセンスアンプ１を用いて行う（ステップＳ
５）。適当な書込み時間での書込み動作とセンスアンプ
によるベリファイを、ベリファイでパスするまで行う。
但し、この際の書込み速度は高速であるために、書込み
パルスは書込みすぎない程度に短いパルス幅とする。
【００３２】上記繰り返し動作で“１０”ベリファイが
パスした場合、書込データが“１０”ならそこで書込み
を終了し、書込みデータが“０１”，“００”なら、電
流検知型書込動作を、各電流検知型書込み回路２ａ，２
ｂを夫々使用して行う（ステップＳ６〜Ｓ９）。
【００３３】本実施例により、書込み速度の速い書込初
期に書込み動作、ベリファイの繰り返しにより確実に書
込みを行い、書込み速度の低下する書込み後期に、書込
み電流検知型書込み回路により高速に書込みを行うこと
ができるので、多値の書み込の際にも、高速で信頼性の
高い書込み動作を行うことができるものである。
【００３４】図７は本発明の第三の実施例を示すブロッ
ク図であり、図５の例の変形例を示し、図５と同等部分
は同一符号により示している。本例でも、書込みレベル
は閾値の低い方から“１０”，“０１”，“００”と定
義するものとする。
【００３５】本例では、書込み回路２として、基本的に
図１に示した電流検知型の書込み回路を使用するが、こ
の場合、参照電流としては、“０１”，“００”に対応
するＩref1，Ｉref2を使用し、これ等参照電流を図６の
ステップＳ８，Ｓ９の処理に対応して切換えるようにす
る。また、図６のステップＳ４の書込み処理では、これ
等参照電流は不使用とされる。こうすることにより、書
込み回路の構成が全ての書込み動作に併用でき、ハード
規模が小となる。尚、この場合の制御回路４の動作も図
６に示すものと同一となる。
【００３６】
【発明の効果】本発明によれば、書込途中までは、電流
検知型書込み方式で高速に書込みを行い、書込み後期に
「短パルスでの書込み」、「センスアンプでベリファ
イ」の繰返しによる書込みを行うため、電流検知型書込
み方式の高速に書込みを行うことができるというメリッ
トを生かしたまま、書込み後のメモリセルの閾値のばら
つきを小さくすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施例の回路図である。
【図２】図１の回路の動作を示すフローチャートであ
る。
【図３】メモリセルの閾値とセル電流との関係を示す図
である。
【図４】図１の回路における各部信号のタイミングチャ
ートの例を示す図である。
【図５】本発明の第二の実施例のブロック図である。
【図６】図５のブロックの動作を示すフローチャートで
ある。
【図７】本発明の第三の実施例のブロック図である。
【符号の説明】
１ センスアンプ ２ 電流検知型書込み回路 ３ メモリセルアレイ ４ 制御回路 ５ 列選択トランジスタ ６ 書込み回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 不揮発性半導体メモリセルアレイと、 前記メモリセルアレイのセルへの書込み時のセル電流を
    モニタすることにより書込み動作を行いつつ閾値検証を
    行う書込み電流検知型書込み手段と、 前記メモリセルのオン電流をモニタしつつメモリセルの
    閾値検証を行う読出し用センスアンプ手段と、 前記書込み時の検証動作時に、前記電流検知型書込み手
    段による検証と前記読出し用センスアンプ手段とによる
    検証とを切換えて行う制御手段と、を含むことを特徴と
    する不揮発性半導体メモリ装置。
  2. 【請求項２】 前記電流検知型書込み手段は、書込み電
    圧により前記メモリセルのセル電流を生成供給する手段
    と、このセル電流を第一の所定参照値と比較する比較手
    段とを有し、前記制御手段は、前記比較手段による一致
    が検出された時に、前記電流検知型書込み手段と前記読
    出し用センスアンプ手段によるベリファイ動作の繰返し
    による書込みを行うようにしたことを特徴とする請求項
    １記載の不揮発性半導体メモリ装置。
  3. 【請求項３】 前記センスアンプ手段は、読出しセル電
    流を第二の所定参照値と比較する比較手段とを有し、前
    記制御手段は、前記比較手段による一致が検出された時
    に、前記書込みを終了するようにしたことを特徴とする
    請求項２記載の不揮発性半導体メモリ装置。
  4. 【請求項４】 前記第二の参照値は前記第一の参照値よ
    り小に設定されており、前記制御手段は、前記電流検知
    型書込み手段の比較手段による一致検出に応答して、前
    記電流検知型書込み手段による書込みを停止するように
    したことを特徴とする請求項１〜３いずれか記載の不揮
    発性半導体メモリ装置。
  5. 【請求項５】 前記制御手段は、前記書込みの停止後
    に、前記電流検知型書込み手段と前記読出し用センスア
    ンプ手段によるベリファイ動作の繰返しによる書込みを
    行いつつ前記センスアンプの比較手段による一致検出に
    応答して、この各込み動作を終了するようにしたことを
    特徴とする請求項４記載の不揮発性半導体メモリ装置。
  6. 【請求項６】 多値の書込み読出しが可能な不揮発性半
    導体メモリセルアレイと、 前記メモリセルアレイのセルへの書込みを行う書込み手
    段と、 前記メモリセルのオン電流をモニタしつつメモリセルの
    閾値検証を行う読出し用センスアンプ手段と、 前記書込み手段による書込みと前記センスアンプ手段に
    よるベリファイ動作の繰返しによって前記多値のうちの
    最小値を書き込み、しかる後に前記書き込み手段により
    前記多値のうちの最小値以外の値を書込むよう制御する
    制御手段と、を含むことを特徴とする不揮発性半導体メ
    モリ装置。
  7. 【請求項７】 前記書込み手段は、前記センスアンプ手
    段は、読出しセル電流を前記最小値に対応した参照値と
    比較する比較手段を有し、前記制御手段は、前記比較手
    段の一致検出に応答して、前記最小値以外の値を書込む
    よう制御するようにしたことを特徴とする請求項６記載
    の不揮発性半導体メモリ装置。
  8. 【請求項８】 前記書込み手段は、書込み電圧により前
    記メモリセルのセル電流を生成供給するセル電流供給手
    段と、このセル電流を所定参照値と比較する比較手段と
    を有し、前記制御手段は、前記最小値以外の値の書込み
    制御時に、前記セル電流供給手段と前記比較手段とを動
    作せしめるようにしたことを特徴とする請求項７記載の
    不揮発性半導体メモリ装置。
JP7637298A 1998-03-25 1998-03-25 不揮発性半導体メモリ装置 Expired - Fee Related JP3344313B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7637298A JP3344313B2 (ja) 1998-03-25 1998-03-25 不揮発性半導体メモリ装置
US09/272,344 US6094374A (en) 1998-03-25 1999-03-19 Nonvolatile semiconductor memory device including sense amplifier having verification circuit
KR1019990010059A KR100291889B1 (ko) 1998-03-25 1999-03-24 비휘발성 반도체메모리장치
TW088104699A TW440850B (en) 1998-03-25 1999-03-24 Nonvolatile semiconductor memory device
CNB991031911A CN1145971C (zh) 1998-03-25 1999-03-25 非易失性半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7637298A JP3344313B2 (ja) 1998-03-25 1998-03-25 不揮発性半導体メモリ装置

Publications (2)

Publication Number Publication Date
JPH11273386A true JPH11273386A (ja) 1999-10-08
JP3344313B2 JP3344313B2 (ja) 2002-11-11

Family

ID=13603523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7637298A Expired - Fee Related JP3344313B2 (ja) 1998-03-25 1998-03-25 不揮発性半導体メモリ装置

Country Status (5)

Country Link
US (1) US6094374A (ja)
JP (1) JP3344313B2 (ja)
KR (1) KR100291889B1 (ja)
CN (1) CN1145971C (ja)
TW (1) TW440850B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807097B2 (en) 2000-12-11 2004-10-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US7002846B2 (en) 2003-10-17 2006-02-21 Renesas Technology Corp. Non-volatile semiconductor memory device with memory transistor
US7071771B2 (en) 2000-12-11 2006-07-04 Kabushiki Kaisha Toshiba Current difference divider circuit
KR100697053B1 (ko) * 2000-09-28 2007-03-20 가부시키가이샤 히타치세이사쿠쇼 불휘발성 메모리와 불휘발성 메모리의 기록방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US7301806B2 (en) * 2001-12-27 2007-11-27 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device adapted to store a multi-valued in a single memory cell
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
TWI261261B (en) * 2005-07-29 2006-09-01 Winbond Electronics Corp Sensing circuit for multi-level flash memory
JP2007087512A (ja) * 2005-09-22 2007-04-05 Nec Electronics Corp 不揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の動作方法
JP4998934B2 (ja) * 2006-03-30 2012-08-15 ルネサスエレクトロニクス株式会社 半導体記憶装置の製造方法
US7474563B2 (en) * 2006-11-28 2009-01-06 Macronix International Co., Ltd. Flash memory, program circuit and program method thereof
US7606097B2 (en) * 2006-12-27 2009-10-20 Micron Technology, Inc. Array sense amplifiers, memory devices and systems including same, and methods of operation
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
JP2010055735A (ja) * 2008-07-31 2010-03-11 Panasonic Corp 半導体記憶装置
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
KR101038992B1 (ko) * 2009-04-14 2011-06-03 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
EP2532005A4 (en) * 2010-02-07 2016-06-22 Zeno Semiconductor Inc SEMICONDUCTOR MEMORY DEVICE HAVING AN ELECTRICALLY FLOATING BODY TRANSISTOR, SEMICONDUCTOR MEMORY DEVICE HAVING A VOLATILE AND NON-VOLATILE FUNCTION, AND METHOD OF OPERATION THEREOF
CN101968972B (zh) * 2010-07-23 2016-04-13 上海华虹宏力半导体制造有限公司 分裂栅快闪存储单元的编程验证方法
US9117549B1 (en) 2014-03-25 2015-08-25 Integrated Silicon Solution, Inc. Auto low current programming method without verify
CN105097009B (zh) * 2015-07-13 2018-03-09 华为技术有限公司 一种写电路及存储器
KR200485436Y1 (ko) 2016-02-25 2018-02-21 주식회사 신한화구 물감 수용이 용이한 팔레트
JP2019028569A (ja) * 2017-07-26 2019-02-21 株式会社東芝 メモリシステム、半導体記憶装置及び信号処理システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080743B2 (ja) * 1991-12-27 2000-08-28 日本電気株式会社 不揮発性半導体記憶装置
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
JPH07226097A (ja) * 1994-02-15 1995-08-22 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
JP2735498B2 (ja) * 1995-02-21 1998-04-02 九州日本電気株式会社 不揮発性メモリ
JP2913379B2 (ja) * 1995-06-28 1999-06-28 日本プレシジョン・サーキッツ株式会社 不揮発性メモリの書込み回路
US5684741A (en) * 1995-12-26 1997-11-04 Intel Corporation Auto-verification of programming flash memory cells
JPH1055690A (ja) * 1996-08-07 1998-02-24 Nec Corp 電気的書込可能な不揮発性半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697053B1 (ko) * 2000-09-28 2007-03-20 가부시키가이샤 히타치세이사쿠쇼 불휘발성 메모리와 불휘발성 메모리의 기록방법
US6807097B2 (en) 2000-12-11 2004-10-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR100470574B1 (ko) * 2000-12-11 2005-03-08 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
US7071771B2 (en) 2000-12-11 2006-07-04 Kabushiki Kaisha Toshiba Current difference divider circuit
US7002846B2 (en) 2003-10-17 2006-02-21 Renesas Technology Corp. Non-volatile semiconductor memory device with memory transistor

Also Published As

Publication number Publication date
US6094374A (en) 2000-07-25
JP3344313B2 (ja) 2002-11-11
KR100291889B1 (ko) 2001-06-01
CN1145971C (zh) 2004-04-14
CN1229997A (zh) 1999-09-29
TW440850B (en) 2001-06-16
KR19990078214A (ko) 1999-10-25

Similar Documents

Publication Publication Date Title
JP3344313B2 (ja) 不揮発性半導体メモリ装置
US6961266B2 (en) Method of programming/reading multi-level flash memory using sensing circuit
US6650570B2 (en) Non-volatile semiconductor memory
US5870335A (en) Precision programming of nonvolatile memory cells
US6097635A (en) Sensing circuit for programming/reading multilevel flash memory
US7184311B2 (en) Method and system for regulating a program voltage value during multilevel memory device programming
US8094493B2 (en) Memory devices and methods using improved reference cell trimming algorithms for accurate read operation window control
US6724662B2 (en) Method of recovering overerased bits in a memory device
KR20010002603A (ko) 비휘발성 메모리 센싱장치 및 방법
US6937522B2 (en) Nonvolatile semiconductor memory device
US6762956B2 (en) High-speed data programmable nonvolatile semiconductor memory device
JP5031296B2 (ja) Ｎｏｒフラッシュメモリ装置及びそのプログラム方法
JP2007042193A (ja) 不揮発性半導体記憶装置
US8254194B2 (en) Sense amplifier with reduced area occupation for semiconductor memories
US20240006003A1 (en) Memory device with leakage current verifying circuit for minimizing leakage current
KR19980018610A (ko) 전기식으로 기입가능한 비휘발성 반도체 기억 장치
US6487116B2 (en) Precision programming of nonvolatile memory cells
JP2000137992A (ja) フラッシュメモリ装置及びその検証方法
JP3489978B2 (ja) 不揮発性半導体メモリ
KR0179857B1 (ko) 멀티저장형 메모리
KR100319626B1 (ko) 플래시 메모리의 읽기 기준셀 문턱전압 조정회로
KR100343455B1 (ko) 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법
JPH06124595A (ja) フラッシュ・メモリ
JP2010009689A (ja) 不揮発性半導体記憶装置
KR100502565B1 (ko) 플래쉬 메모리셀의 소거 확인 회로

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070830

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees