TW440850B - Nonvolatile semiconductor memory device - Google Patents

Description

440 85 0 五、發明說明（1) 【發明之背景】 發明之領拔 本發明係關於一種半導體記憶裝置，尤有關一種例如 通道熱電子寫入型之快閃式記憶體的非揮發性半導體記憶 裝置。 習知技術之描@ 到目前為止’在例如揭露於美國專利USP 5, 422, 842 號公報中之通道熱電子型寫入系統之快閃式記憶體中，藉 由破認經由在寫入時監視於汲極與源極間流動的記憶體單 元寫入電流（汲極電流）的閾值電壓，可確定寫入之终點。 參見圖1所示之習知電路，吾人將更詳細地說明上述

情況。舉例而言，在寫入時，i 2 v之電壓從一字元信號線D 供應至一記憶體單元陣列3之單元電晶體的控制閘極。一 寫入電流彳貞測型寫入電路2將寫入所需的汲極電壓（例如6 v 之電壓）供應至電晶體21之>及極。由於没極電壓會抵抗用 以積測寫入末端之基準電流iref，所以一比較電路23會比 較在記憶體單元陣列3之單元電晶體的汲極與源極間流動 的電流IcelU汲極電流）。當單元電晶體之閾值電壓隨著 寫入進行期間而降低時，在直到電流丨ce丨1變成等於用以 損測寫入末端之基準電流Iref以前，電流IceU亦會 低匕較電路23偵測此點作為寫入末#，並輪出一巴配偵 測仏號E。匹配偵測信號E會輪入至一控制電路$， 啟動供應至電晶體21與22之閘極的宜A祕 m蚀的冩入控制信號A，祐# 電晶體21與22不導通而使電晶體24導诵w技⑽卫仗 瓶Μ等通以停止寫 作。

440850 五、發明說明（2) 上述之配置係被稱為寫 系統中’可於高速下執行寫 時汲極電流同時受到監視， 一個用以確認記憶體單元電 然而，在習知之寫入電 一寫入終點之偵測時間精確 間。此外’因為寫入的高速 寫入末端之偵測時間與寫入 發生’這會導致一閾值電壓 缺點：在寫入後之閾值電壓 又，閾值電壓之確認係 常的讀取模式以完成。因此 電晶體之控制閘極與沒極的 與在讀取時間係為不同，此 要的閾值不同的閾值之可能 再者，依據此系統，當 個以上的位準被寫入至多位 產生一個下列的問題：由於 會具有由超過寫入所導致的 流的變換在初始階段較大， 少的事實所造成。 【發明概要】 本發明之目的係為在一 閃式記憶體的非揮發性半導 入電流偵洌型寫入系統。於此 入動作’此乃因為在進行寫入 7不需於寫入時間之外另提供 晶體之閾值電壓的時間。 流谓測型寫入系統中，很難使 地匹配於寫入終止之實際時 度’所以寫入過衝會對應於在 終止的實際時間之間的失配而 大於一預定值，並造成下列的 的分散具有一較大數值。 與寫入同時實現，而非依據正 ’諸如所欲施加至記憶體單元 電壓等條件，在閾值偵測時間 可能導致具有與讀取時間所需 性。 具有最低閾值的資料將要以三 準系統之記憶體單元時，亦會 在寫入電流的快速變換，所以 大閾值分散。此乃由於寫入電 而當寫入繼續進行時會逐漸減 種例如通道熱電子寫入型之快 體記憶體中’提供一種能降低

第7頁 44〇85〇 五、發明說明（3) 在寫入後之閾值分散’而仍能維持寫入電流读測型寫入系 統之高速性能之非揮發性半導體記憶裝置^ ‘‘· ' 依據本發明’可獲得一種非揮發性半導體記憶裝置， 包含：一非揮發性半導體記憶體單元陣列；寫入電流偵測 型寫入裝置’用以在藉由監視至上述記憶體單元陣列之一 記憶體單元的寫入單元電流以執行寫入動作時，完成閾值 確認；讀取用之偵測放大裝置，用以在監視上述記體箪 元之一ON電流時，完成記憶體單元之閾值確認；以^控制 裝置’用以在寫入時間之確認期間，在由上述寫入電流偵 /貝J型寫入裝置所為的確認與由上述讀取用之彳貞測放大裝置 所為的確認之間進行切換。 窝入電流偵測型寫入裝置包含：寫入單元電流產生及 供應裝置，用以基於一寫入電壓而產生並供應該寫入單元 電流f"該記憶體單元；以及—第一比較裝置，用以對上述 寫入單元電流與一第一預先決定的基準值作比較，當偵測 到由第一比較裝置之匹配時，上述控制裝置會藉由重複上 述電流偵測型寫入裝置之上述寫入動作與上述讀取用之偵 測放大裝置之上述閾值確認而執行一寫入動作。 卜上述摘測放大裝置具有一第二比較裝置，用以 對上，e憶體單元之上述〇N電流與一第二預先決定的基準 值進灯比較，而且，當藉由重複上述寫入電流偵測型寫入 裝置之上述寫入動作與上述讀取用之偵測放大裝置之上述 確認以執行寫入時，為因應被上述偵測放大裝置之第二比 較裝置所偵測到的匹配，上述控制裝置會終止上述寫入動

第8頁 440850 -----— 一 五、發明說明（4) 作。 依據本發明 裝置，包含：一 多位準寫入與讀 體單元陣列之— 以在當監視上述 之閾值確認；以 入與上述用以讀 其能從上述多位 裝置寫入除上述 上述偵測放 ，可獲得一 非揮發性半 取.；寫入裝 記憶體單元 記憶體單元 及控制裝置 取之偵測放 準中寫入至 多位準之上 大裝置具有 種非揮 導體記 置，用 :讀取 之0N電 ，藉由 大器的 少一數 述一個 一比較 發性半 憶體單 以執行 用之偵 流時， 重複上 確認動 值，然 數值以 裝置， 導體記 元陣列 寫入至 測放大 執行記 述寫入 作，用後，以 外之其 用以比 憶體單元 ，能執行 上述記憶 裝置，用 憶體單元 裝置的寫 以控制使 上述寫入 餘數值β 較一讀出 之單元電流與對應至上述一個數值之基準值，且為因應上 述比較裝置之匹配债測，上述控制裝置會執行控制，俾能 寫入除上述一個數值以外的上述其餘數值。 上述寫入裝置包含：單元電流源裝置，用以基於一寫 入電愿而為上述記憶體單元產生並供應一單元電流；及比 較裝置’用以比較上述單元電流與對應至除上述一個數值 以外上述其餘數值的一個預先決定的基準值，而上述控制 裝置會使上述單元電流源裝置與上述比較裝置在寫入除上 述一個數值以外之上述其餘數值的時間執行。 以下’將說明本發明之作動方式。本發明設有一寫入 電流偵測型寫入電路與一用以讀取之偵測放大器，並為了 在寫入時間的確認，而在寫入電流偵測型寫入裝置所為的 確認與讀取用之偵測放大裝置所為的確認之間進行切換。

第9頁 440850 在寫入模式之初 動作，而當於記 對應至第二閾值 後，在直到單元 使用偵測放大器 此外，在一 單元的情況下， 至少一用以讀取 由重複 動作， 之基準 測型寫 五、發明說明（5) 換言之’當寫入位準之單元閾值被 設定為 設定為 偵測型 源極間 ，會終 以前， 確認動 之寫人 電流偵 多位準 測放大 對應至 電壓時 ~第一 〜第二 寫入電 流動的 止寫入 寫入動 作而完 與讀取 測型寫 模式之 器之確 多位準 ’可實 期，係藉 完成寫入 準之複數 入電流偵 期會執行 憶體單元 之基準電 閎值到達 以重複寫 個執行多 設置了複 之偵測放 寫入動作 且當單元 電壓中之 入電路之 寫入電流 之汲極與 流以下時 第一閾值 入動作與 位準閾值 數之寫入 大器。在 與使用偵 閾值到達 最小基準 寫入動作 閾值，且 閾值時， 路之寫入 電流降至 動作。然 作係藉由 成。 的記憶體 入電路與 寫入初 5忍動作而 之各個位 現使用寫 【圖式之簡單說明】 本發明之上述與其他目的、 合附圖的詳細說明而更顯清楚，於其：冑從以下配 圖1係為一種習、 圖； 之寫入電流偵測型寫入電路之電路 圖2係依本發明笛_奋 圖3顯干圖]A第實例之電路圖； 圖1的電路之運作之流程圖； 圖； 阑值與早几電流〖cell之關係曲線

五、發明說明（6) 圖5顯示圖2之電路的各部分之時序圖的例子； 圖6係為本發明第二實施例之方塊圖； 圖7顯示圖6之各方塊之運作的流程圖； 圖8係為圖6之寫入電路的電路圖；以及 圖9係為本發明第三實施例之方塊圖。 【符號之說明】

Ea、Eb〜匹配偵測信號 E、F ~匹配偵測信號 A-D 、Aa-Ac ~ 信號 Iref 、 Iref’〜基準電流 Vref ~ 基準電壓 I c e 1 1〜電流 ν〇ϋ、V10、V01、Vref，〜閾值 1〜偵測放大器 2、2a、2b〜電流偵測型寫入電路 3〜記憶體單元陣列 4〜控制電路 5〜行選擇電晶體 6 ~ 寫入電路 II 、 12 、 14 、 21 、 22 、 24 ~ 電晶體 13、23 ~比較電路 15 '25〜電阻 101、102〜曲線

第11頁 440850

【較佳實施例之說明】 參見附圖，本發明之實施例將說明於下。 围2顯不本發明之一個實施例之電路圖，此 以下的構造：-寫入電流偵測型寫入電路2與_個用二 取之偵測放大器1係連接至—非揮#性半導體的 = = = 電流偵測型寫入電路2將:個寫： 所需的汲極電壓（例如約6V的電壓）供應至 極夕路2具有一比較電路23，用以比較電流;=;二；及極 電抓）與在寫入時間之基準電流丨r e f，’其中，電流I ^ ^ ^ 係由於在記憶體單元陣列3之單元電晶體的汲極盥源極之 間流動的電壓源所產生的。 ^ 更具體而言，電路2包含P通道電晶體21與22、一?^通 道電晶體24、-比較電路23以及一電阻25。電晶體。與以 於其閘極接收一寫入控制信號，並在寫入控制信號A的低 啟動狀態下被導通。基於6V的寫入電壓，電晶體21會產生 一汲極電流Icell，而電晶體22會將6V的電壓供應至電阻 25以產生比較電路2 3之基準電流Iref’ c 電晶體24接收寫入控制信號a至其閘極，並在控制信 號A的南位準之狀態下被導通’用以將電晶體21與22之j：及 極輸出箝制至零。當汲極電流Icel 1與基準電流Iref，相等 時，比較電路23輸出一匹配偵測信號E。 又’用以讀取之4貞測放大Is 1包含：一電屋源，用以 將讀取所需的汲極電壓（例如1V之電壓）供應至記憶體翠 元；以及一比較電路1 3 ’用以在不需寫入以對抗用以讀取

第12頁

440 85 C 五、發明說明（8) 之基準電流I ref的狀況下，比較於讀取期間之在記憶體單 元電晶體之汲極與源極間流動的電流I ce 11 (0N電流）。 更具體言之，偵測放大器1包含：P通道電晶體11與 12 ; 一N通道電晶體14 ;以及一電阻15，用以產生比較電 路1 3之一基準電流Iref。電晶體11與1 2接收一偵測放大器 啟動信號B至其閘極，並藉由啟動信號B之低啟動位準而被 導通。電晶體11將IV的讀取電壓供應至單元電晶體的汲 極，而電晶體12將IV的電壓供應至電阻15以產生比較電路 13之基準電流Iref。 電晶體1 4接收偵測放大器啟動信號b至其閘極，並藉 由信號B之高位準而被導通’並將電晶體丨丨與〗2之汲極輸 出箝制至零。當比較電路13以基準電流Iref偵測⑽電流 I c e 11之匹配時’比較電路丨3會輸出一匹配偵測信號卩。 用以寫入之電壓源與用以讀取之電壓源，係經由行選 擇電晶體5而供應至記憶體單元3 ^行選擇電晶體5接收一 ^ t擇電B曰體選擇仏號。至其閘極，並選擇性入 =型寫入電路2與摘測放大器Μ接至記憶體以 伟V二一憶體單元陣列3之每個單元的控制開極， 寫入時t2v一，予而號線达之電塵D，舉例而言，此電壓D在 吁与，而在讀取時為。 此外’記憶體裝置設有一控制雪 上述電路之輸出£與!^作為栌制輪 ’用以藉由使用 A封，且具有控制各產生並輸出各種信號 各種不同的電路1 圖3顯示圖2之方塊阐的松：：至3之運作功能。 塊圖的控制電路4之控制運作的流程

第13頁 440850 五、發明說明（9) 圖。圖4分別以曲線丨〇 1與1 〇 2顯示在寫 之 之單元閾值與單元電流1(：611之關係曲閲讀取的情況下 A至D之時序的-個例子，參見圖3至；®。圖5係為信鞔 —個實施例的運作情形。 ，將說明本發明 首先，藉由使用寫入電流偵硎型宜χ 在直到電晶體2 1之汲極電流I ce 1 i降到·、電路2 ’資料會 之閾值Vref，的基準電流iref，以下之至s己憶體單元 於圖5之時序圖中，會執行寫入直至達别於’寫二步驟S:)。 過”所表示的時序為止。於此情況下，^栋以，通 器1以讀取的寫入閾值之確認動作是 $演$大 會花較短的時間。 疋不存在的，所以寫入 r咔上V Ϊ行藉由使用積測放大器1以讀取之確認動作 (步驟S2)。如果記憶體單元之閾值電壓小於對應至基準 流I ref之基準電壓Vref，則寫入動作會再次發生。在直到 記憶體單元之閾值電壓不小於基準電壓Vref以前，確認動 作/寫入動作會一直重複，而當記憶體單元之閾值電壓大 於基準電壓Vref時會終止寫入（步驟S3)。於此時之窝入控 制信號A的脈衝寬度會被選擇得夠狹小，以使閾值分佈之 分散變小。寫入會被繼續進行至在圖5之時序圓中的曲線 (B)中以”通過”所表示的時序。 於此情況下’基準電流I r e f ’會設定得使記憶體單元 之相對應閣值Vref’低於基準電壓Vref β以這種做法，在 直到記憶體單元之閾值電壓達到Vref，以前，可在不需要 用以讀取之偵測放大器1的確認動作的情況下高速地寫入

第14頁 五、發明說明（10) r:知η 一小脈衝寬度與確認動作重複交互地執行 寫動作，而虽閾值精確地達到Vref時結束寫入動作。 接著，圖6顯示本發明第二實施例之方塊圖， =2相同的部分係以相同的符號表示。本實施例顯示二 種非揮發性半導體記憶裝置之例+，藉由此非揮發性 體記憶裝置’可完成多位準模式的寫人與讀取。以下將假 :又屺憶體單元陣列3是一種具有例如4個數值的非揮發性半 1導體記憶體，並定義具有最低閾值的抹除位準是為一資料 1厂，而在閾值之上升順序中的寫入位準是為"1〇”、" 〇1,_ 與” 00_'。 參見圖6，此裝置設有一偵測放大器1、一具有位準 〇 1 ”之電流偵測型寫入電路2a、一具有位準” 〇〇_，之電流偵 測型寫入電路2b、一記憶體單元陣列3、一控制電路4、一 正常寫入電路6以及一行選擇電晶體5。於此，偵測放大器 1與電流偵測型寫入電路2a與2b，係分別具有與圖2之偵測 放大器1與電流偵測型寫入電路2相同的構造，而寫入電路 6係與正常寫入電路相同。然而，此裝置並沒有一偵測放 大器與一個用以比較基準電流I r e f，與汲極電流〖ce u的比 較電路，如圖8所示。 吾人可注意到於本實施例中，偵測放大器1之基準電 流I ref係設定於閾值％之電流值，其中，閾值％係在除了 抹除位準"1 Γ以外的多位準之間，對應至最小寫入位準 "1 〇"。又，於本實施例中，電流偵測型寫入電路2a之基準 電流係設定於對應至寫入位準"〇 1"之閾值νοι的電流值，而

第15頁 440850 五、發明說明（ll) 測f寫入電路仏之基準電流係設定於對應至寫入位 之值I的電流值。符號Aa至Ac係為寫入控制信 號，而Ea與Eb係為匹配偵測信號。 圖7顯示本實施例之運作與控制電路4之控制運作的流 首先’以控制寫入電路6執行寫入動作持 的寫入時間(步驟S4)。其次，使用用以讀取之偵測 =大而執行”1〇"資料之確認動作（步驟S5)。以適當的 :=間的寫入動作與藉由用以讀取之偵測放大器1之確 〜^係在直到確認動作讓其通過以前交互地重複。然 :职，為於此情況下會發生高速寫a，所以寫彳脈衝寬度 ^ 、疋至不會產生寫入超過的程度之小量數值。 當藉由，| 10"的確認動作而得到通過狀態以作為上述重 iJ作之結果時’如果寫入資料是”1。"，那麼寫入會在那 如果寫入資料是"01"或"00"，那麼電流摘測型寫 作會更藉由各別使用電流偵測型寫入電路2a 執行（步驟S6至S9)。 依據本實施例’在高寫入速率之寫入的初期，藉由使 —偵測放大器1而重複寫入動作與確認動作’即可確實執 動I因為在本實施例中並纟採用—種不可能精確 ，制寫入終點的寫入電流偵測型寫入電路，所以可能精 確地將閾值設定至預先決定的數值。 當在寫入後段需要更進一步的寫入時，寫入係藉由使 =入電流偵測型寫入電路而被執行。因為在寫入之後段 的寫入速度會降低，所以，藉由採用一種設有比較電路的

第16頁 440850 五、發明說明（12) 寫入電流偵測型寫入電路，即可確保精確的寫入。因 本實施例中，利用谓測放大器丨而切換至確認動作並未' 行，而且不需於寫入時間之外另提供一個確認動作的 間，所以可減少寫入時間。依此方式’即使在多位準寫 之情況下，亦可用以在高速下執行寫入動 右 可靠度。， 且具有咼 ^本實施例中，亦可能藉由圖7之步驟以㈣而在聞 值之較低側寫入複數之數值（例如Μ丨〇 ,,與"Q丨"）， 驟S9而以高閾值只寫入數值' * 圖9為顯示本發明第三實施例之方塊圖。它顯示在圖6 J J況下的-個變形例’與圖6相同的元件係以相同 唬表示。於本實施例令，寫入位準係以與第二實施 的上升順序"1〇"、"01 "、與"〇〇"中定義。 於本實施例中’顯示於圖2之電流偵測型寫入電路之， 基本上係被採用作為寫入電路2 ’但是對應至"〇i" 〇it 之Irefl與lref2係被採用作為基 ， 準 =至圖二步驟糊而切換。在圖7之=寫” 路之構準電流並未被㈣。以這種構造，寫入電 共用於所有的寫入㈣，俾能縮小硬體規模。 於此情況下，控制電路4之運作係與圖7相同。 ”貞：5 ί發Γ ’具有精確控制閾值之寫入係藉由使用電 :偵測型寫入系統以執行高速寫入直至一寫入中點，然 :"丨5 ί入後段藉由重複"以~短脈衝進行寫入"與，f以-偵測放大器進行確認動作”而完成。藉由此作法，可獲得

第17頁 44085 0

五、發明說明（13) 在寫入後降低記憶體單元之閾值分散的效果，而仍維 流偵測型寫入系統之高迷寫入的優點β 此外，依據本發明，藉由重複"以—短脈衝進行寫 與以一偵測放大器進行確認動作"執行寫入直至一寫入 點，然後以電流偵測型寫入系統在高速下執行寫入宁 在寫入速度受到減少的寫入後段精確地控制閾值 另外提供一偵測時間。於此情況下，亦可確保在寫入敗 低：憶體單元之閣值分散的效果，而仍維持電流偵 ^ 入系統之高速寫入的優點。 U'j f寫 很明顯地’本發明並未受限於上述實施例，而 離本發明之範疇與精神之下，仍可能作變化與改變。#

第丨8頁 ------

Claims (1)

1. 4 0 8 5 0

   1 一種非揮發性半導體記憶裝置，包含： 一非揮發性半導體記憶體單元陣列； 體單測型寫，裝S ’用以在藉由監視至該記憶 作時，u::憶體單元的寫入單元電流以執行寫入動 作時’凡成閾值確認； —⑽之谓測放大裝置’用以在監視該記憶體單元之 —0N電流時，元成記憶體單元之閾值確認；以及 Μ泣ί Ϊ置用以在由該寫入電流偵測型寫入裝置所為 的：^與由該讀取用之谓測放大裝置所為的確認之間進行 切換。 2甘=申請專利範圍以項之非揮發性半導體記憶裝 置，其中，該寫入電流偵測型寫入裝置包含： 寫入單元電流產生及供應裝置’用以基於一寫入電壓* 而產生並供應該寫入單元電流至該記憶體單元；以及 第一比較裝置，用以對該寫入單元電流與丄 決定的基準值作比較，當偵測到由該第一比較装 時，該控制裝置會藉由重複該電流偵測型寫入裝1^ 入動作與該讀取用之侦測放大裝置之該閾值確認而執 寫入動作。 3.如申請專利範圍第2項之非揮發性半導體記 置’其中’該偵測放大裝置具有一第二比較裝置~ $ 該記憶體單元之該ON電流與一第二預先決定的基準^以對 比較，且當藉由重複該寫入電流偵測型寫二’ 進行 動作與該讀取用之偵測放大裝置之該確認以執行寫人^入

   440850 六、申請專利範圍 為因應被該偵測放大裝置之該第二比較裝置所伯測到的匹 配，該控制裝置會终止該寫入動作。 4. 如申請專利範圍第3項之非揮發性半導體記憶裝 置，其中’該第二基準值係設定至小於該第一基準值β 5. —種非揮發性半導體記憶裝置，包含： 一非揮發性半導體記憶體單元陣列，能執行多位準寫 入與讀取； 寫入裝置’用以執行寫入至該記憶體單元陣列之一記 憶體單元； 讀取用之偵測放大裝置，用以在當監視該記憶體單元 之0Ν電流時，執行記憶體單元之閾值確認；以及 控制裝置，藉由重複該寫入裝置的寫入與該用以讀取 之偵測放大器的確認動作，用以控制使其能從該多位準中 寫入至少一數值，然後，以該寫入裝置寫入除該多位準之 該一個數值以外之其餘數值。 6.如申請專利範圍第5項之非揮發性半導體記憶裝 置，其=i該偵測放大裝置具有一比較裝置，用以比較一 讀出之單元電流與對應至該一個數值之基準值，且為因應 該比較裝置之匹配偵測，該控制裝置會執行㈣，俾能寫 入除該一個數值以外的該其餘數值。 7也：申凊專利範圍第6項之非揮發性丰導體記憶裝 置，其中，該寫入裝置包含： 單元電流源裝置，用w I _ 也 οα , . ^ ^ 用从基於一寫入電壓而為該記憶 早π產生並供應一單元電流；及

   '4 4 0 85 0 六、申請專利範圍 比較裝置，用以比較該單元電流與對應至除該一個數 值以外該其餘數值的一個預先決定的基準值，而該控制裝 置會使該單元電流源裝置與該比較裝置在寫入除該一個數 值以外之該其餘數值的時間執行。

   第21頁