KR0120549B1

KR0120549B1 - 불휘발성 메모리 소자의 이레이즈 검증장치

Info

Publication number: KR0120549B1
Application number: KR1019930031896A
Authority: KR
Inventors: 김주영; 박주원
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1993-12-31
Filing date: 1993-12-31
Publication date: 1997-10-20
Also published as: KR950020742A

Abstract

본 발명은 불휘발성 메모리 소자의 이레이즈 검증장치에 관한 것으로, 일정한 시간 동안만 인에이볼된 펄스폭을 갖는 신호를 출력하는 펄스 발생기를 사용하여, 이레이즈 상태로 정의된 셀의 데이타와 소자 외부로부터 입력되어 래치되어 있던 데이타를 서로 비교하는 비교기를 일정 시간 동안만 동작시켜 셀의 이레이즈 상태를 검증하도록 함으로써, 구동전원이나 온도의 변화에 상관없이 동작하며 간단하게 제조될 수 있는 이레이즈 검증장치에 관한 기술이다.

Description

불휘발성 메모리 소자의 이레이즈 검증장치

제1도는 종래의 이레이즈 검증장치를 포함하는 불휘발성 메모리 소자의 블럭 구성도.

제2도는 본 발명의 이레이즈 검증장치를 포함하는 불휘발성 메모리 소자의 블럭 구성도.

제3도는 본 발명에 의한 펄스 발생기의 실시예를 도시한 회로도.

제4도는 본 발명에 의한 비교기의 실시예를 도시한 회로도.

제5도는 본 발명에 의한 신호의 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

11 : 이레이즈 검증전압 발생기 12 : 메모리 어레이

13 : 감지 증폭기 14 : 데이타 래치회로

15,15' : 비교기 16,16' : 제어회로

17 : 펄스 발생기 18 : 데이타 출력버퍼

본 발명은 불휘발성 메모리(non-volatile memory) 소자의 이레이즈 검증(erase verify)장치에 관한 것으로, 보다 상세하게는 일정시간 동안 인에이블된 펄스신호를 출력하는 펄스 발생기를 사용하여, 이레이즈 상태로 정의된 셀의 데이타와 소자 외부로부터 입력되어 래치되어 있던 이레이즈 데이타를 서로 비교하는 비교기를 일정 시간 동안만 동작시켜 셀의 이레이즈 상태를 검증하도륵 함으로써, 구동전원이나 온도의 변화에 상관없이 동작하며 간단하게 제조될 수 있는 이레이즈 검증장치에 관한 것이다.

본 발명은 이레이즈 검증작업이 요구되는 불휘발성 메모리 소자, 특히 플레쉬 이이피롬(flash EEPROM)에 적용될 수 있다.

불휘발성 메모리 소자 중에서 리드/라이드(read/write)가 가능한 소자는 메모리 어레이(memory array)를 이레이즈시키는 작업과 셀의 이레이즈 상태를 검중하는 작업을 필요로 한다.

셀의 이레이즈 상태를 검증하는 작업은 주로 셀에 저장되어 있던 이레이즈 상태의 데이타와 소자 외부로부터 이레이즈 상태로 입력된 데이타를 저장하고 있는 데이타 래치회로의 출력을 서로 비교하는 방법을 사용하며, 상기 비교기의 출력에 의해 메모리 어레이를 구성하는 전체 셀이 이레이즈 되었다고 판단되면 이레이즈 작업을 종료하고, 전체 셀 중에서 한 비트의 셀이라도 이레이즈 되지 않았다고 판단되면 정의된 일정 횟수만름 이레이즈 작업을 반복한다.

제1도는 종래의 이레이즈 검증장치를 포함하는 불휘발성 메모리 소자의 블럭 구성도이다.

종래의 검증장치는 제1도에서 보듯이, 메모리 어레이(12) 셀의 게이트에 이레이즈 상태인 셀의 문턱전압(threshold voltage)에 해당하는 검증전압(V_EV)을 출력하는 이레이즈 검중전합 발생기(11)를 사용하여 이레이즈 작업이 이루어진 메모리 어래이(12)의 셀에서 데이타를 리드한 다음, 이를 감지 증폭기(13)에서 증폭하여 출력한다.

상기에서 출력된 데이타(DBIT)는 비교기(15)의 일입력단으로 인가되고, 그 비교기(15)의 다른 입력단에는 데이타 래치회로(14)로부터의 데이타(DIN)가 인가된다. 따라서, 그 비교기(15)는 상기 데이타(DBIT)와 소자 외부로부터 입력되어 데이타 래치회로(14)에 저장되어 있던 이레이즈 상태의 데이타(DIN)를 비교하게 된다.

상기에서 메모리 어레이(12)에 대한 이레이즈 작업이 성공적으로 이루어진 경우에는 감지 증폭기(13)의 출력(DBIT)과 데이타 래치회로(14)의 출력(DIN)이 서로 동일하므로 인에이블된 비교기(15)의 출력(COUT)이 제어회로(16)로 입력되고, 그에 따라 제어회로(16)에서 이레이즈 작업을 종료하도륵 하는 신호가 출력됨으로써, 소자는 이레이즈 작업을 종료하게 된다.

반대로 메모리 어레이(12)의 셀 중 하나라도 이레이즈 작업이 제대로 이루어지지 못하면 비교기(15)의 출력(COUT)이 디스에이블된 상태로 제어회로(16)로 입력되므로 제어회로(16)는 이레이즈 작업을 계속하라는 신호를 출력하여 이레이즈 작업을 다시 수행하게 된다.

즉, 셀의 문턱전압을 읽어서 이것이 검증전압 발생기(11)에서 제공되는 전압 보다 낮아질 때까지 이레이즈 작업을 반복하도록 되어 있는 것이다.

그러나, 제1도에 도시된 이레이즈 검중전압 발생기를 사용하는 종래의 이레이즈 검중장치는 상기 검증전압 발생기가 저항소자의 저항비에 의한 전압분배기를 기본으로 하여 설계되므로, 출력된 검중전압이 전원이나 온도, 제조공정 등의 요인에 의해 검증전압이 낮아질 경우에는 필요 이상의 이레이즈 작업횟수가 반복되어 소자의 신뢰성을 저하시키는 문제를 유발한다.

따라서, 본 발명에서는 셀 전류가 셀의 문턱전압과 반비례하는 특성을 이용하여, 펄스 발생기에 의해 일정시간 동안만 인에이블되는 비교기를 사용하는 이레이즈 검증장치를 구현함으로써, 부가적인 검증장치의 필요없이 정상적인 리드 패스를 통해서 이레이즈 검중 작업을 수행하도록 하여 종래기술의 문제점을 제거하는데에 그 목적이 있다.

이하, 첨부된 도면을 참조하여 본 발명의 이레이즈 검증장치에 관해 상세히 설명하기로 한다.

제2도는 본 발명의 이레이즈 검증장치를 포함하는 불휘발성 메모리 소자의 블럭 구성도로서, 정상 리드 패스에 제어회로(16')에 의해 제어되는 펄스 발생기(17)를 포함시켜 비교기(15')를 일정시간 동안만 동작시키도륵 구현한 것이다.

그 동작은 우선, 이레이즈 검증 모드가 되면 제어회로(16')로부터 출력된 제어신호(CIN)에 의해 펄스 발생기(17)가 동작하여 일정시간 동안만 인에이블된 펄스(PULSE)를 발생시킨다. 이때, 펄스폭은 리드 패스에서 정상적인 이레이즈 상태의 셀에서 출력된 데이타가 감지 증폭기(13)를 통해 출력될 때까지의 시간을 고려하여 적절한 지속시간을 설정하게 되며, 상기 펄스 발생기(17)에서 출력된 펄스신호의 지속시간은 이레이즈 검증작업의 척도가 된다.

그리하여, 상기 펄스신호(PULSE)의 지속시간 동안 비교기(15')를 인에이블시켜 감지 증폭기(13)를 통해 이레이즈 작업을 마친 셀의 데이타가 출력되기를 기다린다.

만약, 해당 셀에 이레이즈 작업이 성공적으로 이루어졌다면 셀의 문턱전압이 낮아져서 상당량의 셀 전류가 흘러 나오게 되고, 그렇게 되면 비교기(15')가 인에이블되어 있는 동안에 셀 데이타(DBIT)가 감지 증폭기(13)를 통해 출력되게 되고, 원래 데이타 출력핀으로 입력되어 데이타 래치회로(14)에 저장되어 있던 데이타(DIN)와 일치하면 이레이즈 작업을 완료시키도록 제어회로(16')에 신호(COUT)를 보내게 된다.

반면에, 이레이즈가 제대로 되지 않아 셀의 문턱전압이 높게 유지되면 셀 전류는 아주 작게 되고, 이에따라 비트라인(BIT,/BIT)의 캐패시턴스에 의해 데이타 억섹스 시간이 그만큼 지연되어 그 비트라인(BIT,/BIT)상의 데이타를 제대로 인식하는 데에 많은 시간이 소요된다. 그러므로, 펄스 발생기(17)에서 발생된 펄스 지속시간 이내에 데이타를 못 보내게 되어 제어회로(16')에 이레이즈 작업을 반복 수행하도륵 하는 신호를 전달함으로써, 이레이즈 작업을 반복하게 한다.

즉, 종래 기술에서 검증전압 발생기의 전압 레벨로 검증작업을 하던 것과는 달리 본 발명에서는 펄스 발생기의 펄스 폭으로 이레이즈 검증을 실시하는 것이다.

제3도는 본 발명에 의한 펄스 발생기의 실시예를 도시한 회로도로서, 제어회로(16')에서 출력된 제어신호(CIN)이 로직하이에서 로직로우로 전이한 후에 반전 게이트(G1,G2,G3)와 캐패시터(C1)에 의해 지연된 시간동안 하이 상태의 펄스신호가 출력된다.

제4도는 본 발명에 의한 비교기의 실시예를 도시한 회로도로서, 펄스 발생기(17)의 출력(PULSE)이 로직하이 상태인 동안만 동작하여 감지 증폭기의 출력(DBIT)과 데이타 래치회로(14)의 출력(DIN)을 비교하는 것으로, 출력(DBIT)과 출력(DIN)이 상호 동일한 경우에는 로직하이 상태의 신호(COUT)을 출력하고, 출력(DBIT)과 출력(DIN)이 서로 다른 경우에는 로직로우 상태의 신호(COUT)을 출력한다.

제5도에서는 본 발명에 의한 신호의 출력 파형도로서, 감지 증폭기(13)의 출력(DBIT)과 래치회로(14)의 출력(DIN)이 상호 동일한 경우(P)에서는 비교기(15')의 출력(COUT)이 로직하이로 출력되고, 출력(DBIT)과 출력(DIN)이 서로 동일하지 않은 경우(F)에서는 출력(COUT)이 로직로우로 출력되는 것을 알 수 있다.

이상에서 설명한 본 발명의 이레이즈 검증장치를 사용하게 되면, 온도나 전원, 제조공정에 의해 영향을 받는 특수한 형태의 부가회로를 사용하지 않고도 이레이즈 검증작업을 수행할 수 있으므로, 래이아웃이 단순해지고 칩의 사이즈가 줄며, 종래 기술 보다 더 균일한 검증 마진(margin)을 유지하는 효과를 얻게 된다.

Claims

이레이즈 검중동작을 제어하는 제어회로를 갖춘 불휘발성 메모리 소자의 이레이즈 검증장치에 있어서, 이레이즈 검증 모드시 일정시간동안 동작인에이블되어 메모리 어레이로부터 리드된 셀의 데이타를 감지·증폭하는 감지 증폭기의 출력신호와 소자 외부로부터 입력된 이레이즈 데이타를 저장하고 있는 데이타 래치회로의 출력신호를 상호 비교하여 이레이즈 성공 여부 신호를 상기 제어회로로 출력하는 비교기와, 상기 이레이즈 검증 모드시 상기 제어회로의 제어신호를 입력받고 일정시간동안 동작인에이블용 펄스신호를 상기 비교기로 인가하는 펄스 발생기를 포함하고, 상기 동작인에이블용 펄스신호는 리드 패스에서 정상적인 이레이즈 상태의 셀에서 출력된 데이타가 상기 감지 증폭기에서 충분히 감지·증폭될 때까지의 시간에 해당하는 펄스폭을 갖는 신호인 것을 특징으로 하는 이레이즈 검증장치.
제1항에 있어서, 상기 비교기는, 상기 감지 증폭기의 출력 신호를 반전시키는 인버터 수단과, 상기 인버터 수단의 출력 신호와 상기 펄스 발생기의 출력신호를 입력받아 논리처리하는 NAND 게이트 수단과, 상기 NAND 게이트 수단의 출력신호와 상기 데이터 래치회로의 출력신호를 입력받아 논리처리하는 익스클루시브 노아(exclusive NOR)수단을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 이레이즈 검증작업.