KR20090123506A

KR20090123506A - 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자

Info

Publication number: KR20090123506A
Application number: KR1020080049628A
Authority: KR
Inventors: 이석주
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-05-28
Filing date: 2008-05-28
Publication date: 2009-12-02
Also published as: US7889559B2; KR100933845B1; US20090296480A1; CN101593559B; CN101593559A

Abstract

본 발명은 전압을 제공하는 회로에 관한 것으로, 제 1 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 제 1 전압으로 출력하는 제 1 전압 생성부; 제 2 전압을 이용하여 온도에 따라 변경되는 제 3 전압을 출력하는 제 2 전압 생성부; 상기 온도 상에서 출력하기 위한 동작 전압의 레벨마다 다르게 정의된 전압변동율을 적용하여 상기 제 3 전압을 제 4 전압으로 변경하여 출력하는 제 3 전압 생성부; 및 상기 제 1 전압과 상기 제 4 전압 및 저항비에 따라 상기 동작전압을 출력하는 비교 증폭부를 포함한다.

온도, 문턱전압 분포, 독출전압

Description

전압 생성회로 및 이를 구비한 불휘발성 메모리 소자{Circuit of generating voltage and non volatile memory device having the same}

본 발명은 불휘발성 메모리 소자의 동작 전압을 생성하는 회로에 관한 것으로, 특히 메모리 셀의 프로그램 정도와 주변 온도에 따라 전압을 생성하는 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자에 관한 것이다.

반도체 메모리 장치는 데이터를 저장해 두고, 필요할 때 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 전원이 끊어지면 저장된 데이터가 소멸되는 휘발성 메모리(volatile memory)가 있고, 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리(non volatile memory)가 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.

불휘발성 메모리 소자의 메모리 셀들은 반도체 기판(Semiconductor Substrate) 위에 소오스-드레인(Source-Drain) 사이에 형성되는 전류 통로(Current Pass) 및 상기 반도체 기판 상부의 절연막(Insulator) 사이에 형성되는 플로팅 게이트(Floating Gate)와 제어 게이트(Control Gate)로 구성된다. 그리고 플래시 메 모리 셀의 프로그램은 일반적으로, 메모리 셀의 소오스/드레인 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양의 고전압(Program Voltage; Vpp, 예를 들어, 15V~20V)을 인가하여 플로팅 게이트와 기판 사이에 파울로 노드하임 터널링(Fowler-Nordheim tunneling; 이하, F-N 터널링)을 발생시킴으로써 수행된다. 상기 F-N 터널링은 제어 게이트에 인가되는 고전압(Vpp)의 전계(Electric Field)에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되어 메모리 셀의 문턱 전압이 증가하게 되는 것이다.

상기 메모리 셀의 소거(Erase)는 제어 게이트에 음의 고전압(Erase Voltage; Vera, 예를 들어, -10V)을 인가하고, 벌크영역에 소정의 전압(예를 들어, 5V)을 인가하여 F-N 터널링을 발생시킴으로써, 벌크 영역을 공유하는 섹터(Sector) 단위로 동시에 수행된다. 상기 F-N 터널링은 플로팅 게이트에 축적된 전자들을 소오스 영역으로 방출시킴으로써, 메모리 셀들이 약 '-2V~-3V'까지의 소거 드레솔드 전압(Erase Threshold Voltage) 분포를 가지게 한다. 프로그램 동작에 의해 드레솔드 전압이 높아진 셀은 독출 동작시 드레인 영역으로부터 소오스 영역으로 전류가 주입되는 것이 방지되어 오프(Off) 된 것처럼 보인다. 그리고 소거 동작에 의해 드레솔드 전압이 낮아진 셀은 드레인 영역으로부터 소오스 영역으로 전류가 주입되어 온(on) 된 것처럼 보인다.

앞서 언급한 바와 같이, 상기한 불휘발성 메모리 소자는 고정된 독출전압, 검증 전압을 선택된 메모리 소자의 게이트에 가하여 데이터를 독출하거나, 프로그램 검증을 한다. 이때 온도에 따라서 메모리 셀의 문턱전압 분포가 변경되어 데이 터 독출의 마진(margin)dll 줄어들어 잘못된 데이터가 검출 될 수 있다.

도 1a는 불휘발성 메모리 소자의 메모리 셀들의 문턱전압 분포이다.

도 1a를 참조하면, 두 개의 비트 정보를 저장할 수 있는 메모리 셀들을 포함하는 불휘발성 메모리 소자의 경우에 메모리 셀의 문턱전압 분포는 4 개로 나타난다.

이때 각각의 문턱전압 분포에 포함되는 메모리 셀들은 주변 온도에 따라서 도 1a에 나타난 바와 같이 문턱전압이 변경된다. 이때 문턱전압이 변경되는 정도를 비교하면, 문턱전압이 높은 메모리 셀들일 수록 온도에 따른 변화가 적은 것을 확인할 수 있다.

도 1b는 메모리 셀의 온도 변화에 따른 문턱전압 변화를 나타낸 도면이다.

도 1b를 참조하면, 온도가 높은(H) 제 1 경우(CASE1)와, 상온(R)의 제 2 경우(CASE2)와, 저온(C)의 제 3 경우(CASE3)에 대해 각각 프로그램된 메모리 셀들의 문턱전압 분포와, 데이터 독출시의 소거 셀들의 문턱전압 분포(151)와 프로그램 셀의 문턱전압 분포(152)를 나타낸다.

도 1b에 나타난 바와 같이 프로그램을 수행할 때 검증 전압을 고정하면 온도가 높아질수록 프로그램된 메모리 셀의 문턱전압이 높아지고, 프로그램 동작 후에 메모리 셀을 독출할 때 온도가 높아질수록 문턱전압이 작아지게 된다.

즉, 읽기 동작에서 독출전압과, 프로그램된 '0'셀 간의 차이는 셀의 프로그램이 낮은 온도에서 수행되고, 독출동작을 높은 온도에서 수행할 때 최소가 된다(CASE1). 따라서 이러한 경우에 '0'셀을 읽으면 '1' 셀로 잘못 읽혀질 가능성이 가장 크다.

반대로 독출전압과 '1'셀 간의 차이는 셀의 프로그램이 높은 온도에서 수행되고, 이것을 낮은 온도에서 읽을 때 최소가 된다. 이때는 '1'셀 데이터를 '0'셀로 잘못 읽을 확률이 크다(CASE3).

도 2a는 온도에 영향을 받지 않는 독출전압 생성기를 나타내고, 도 2b는 도 2a의 출력전압과 온도의 관계를 나타낸 그래프이다.

도 2a 및 도 2b를 참조하면, 데이터 독출을 위한 전압을 출력하는 독출전압 생성기(200)는 전압 옵션 비트에 따라서 독출전압(Vread)의 레벨을 조절하여 출력한다.

도 2b에 나타난 바와 같이 도 2a의 독출전압 생성기(200)가 출력하는 전압이 온도가 높아질수록 낮아지는 것을 확인할 수 있다.

상기와 같이 불휘발성 메모리 소자의 특성에 따라서 프로그램할 때와, 데이터를 독출할 때의 온도 차이에 따라 데이터를 읽을 때의 오류 확률이 높아지기도 하고 낮아지기도 한다.

따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리 소자의 데이터를 독출할 때 주변 온도와, 메모리 셀의 프로그램 정도에 따라서 데이터 독출전압을 변경하여 제공하는 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자를 제공하는데 있다.

본 발명의 특징에 따른 전압 생성회로는,

제 1 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 제 1 전압으로 출력하는 제 1 전압 생성부; 제 2 전압을 이용하여 온도에 따라 변경되는 제 3 전압을 출력하는 제 2 전압 생성부; 상기 온도 상에서 출력하기 위한 동작 전압의 레벨마다 다르게 정의된 전압변동율을 적용하여 상기 제 3 전압을 제 4 전압으로 변경하여 출력하는 제 3 전압 생성부; 및 상기 제 1 전압과 상기 제 4 전압 및 저항비에 따라 상기 동작전압을 출력하는 비교 증폭부를 포함한다.

상기 제 2 전압은 상기 제 1 전압 생성부에서 제 2 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 출력하는 것을 특징으로 한다.

상기 제 1 전압 생성부는, 상기 입력 전압과 제 1 비교전압의 비교결과에 따라 상기 입력전압을 출력하는 제 1 비교기; 및 상기 제 2 비교기의 출력전압을 분배하여 상기 제 4 전압을 출력하기 위해 상기 제 3 제어 신호에 따라 달라지는 저항값을 갖는 제 1 및 제 2 가변저항 그룹을 포함하는 것을 특징으로 한다.

상기 제 1 비교전압은 상기 제 1 가변저항 그룹과 상기 제 2 가변저항그룹에 의해서 분배되는 전압인 것을 특징으로 한다.

상기 제 1 제어신호는, 상기 동작전압 레벨에 따라 상기 제 1 및 제 2 가변저항 그룹의 저항값을 변경시키는 것을 특징으로 한다.

상기 제 2 전압 생성부는, 상기 제 2 전압에 의해 턴온 또는 턴 오프 되는 스위칭 수단; 및 상기 스위칭 수단과 접지노드 사이에 연결되고 온도에 따라 변경되는 가변저항을 포함하는 것을 특징으로 한다.

상기 스위칭 수단이 턴 온 되면, 상기 가변저항과 상기 스위칭 수단의 저항비에 따라 온도에 의해 변경되는 제 3 전압이 출력되는 것을 특징으로 한다.

상기 제 3 전압 생성부는, 상기 제 3 전압과 제 2 비교전압과의 비교결과에 따라 상기 제 3 전압을 출력하는 제 2 비교기; 및 상기 제 2 비교기의 출력전압을 분배하여 상기 제 4 전압을 출력하기 위해 상기 제 3 제어 신호에 따라 달라지는 저항값을 갖는 제 3 및 제 4 가변저항 그룹을 포함하는 것을 특징으로 한다.

상기 제 2 비교전압은 상기 제 3 가변저항 그룹과 상기 제 4 가변저항그룹에 의해서 분배되는 전압인 것을 특징으로 한다.

상기 제 3 제어신호는, 상기 동작 전압의 레벨에 따라 정의된 전압변동율에 따라 입력되는 것을 특징으로 한다.

상기 비교증폭부는, 제 1 및 제 2 저항을 포함하고, 상기 제 1 전압과 상기 제 4 전압의 크기를 비교하여, 그 결과를 상기 제 1 및 제 2 저항의 저항비에 따라 증폭하여 출력하는 비교증폭기를 포함하는 것을 특징으로 한다.본 발명의 특징에 따른 불휘발성 메모리 소자는,

데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 현재 온도에서 독출전압 또는 검증전압 레벨마다 다르게 설정된 전압변경율에 따라 생성되는 제어신호들에 의해 변경되는 독출전압 및 검증전압을 제공하는 전압 제공부; 및 상기 메모리 셀 어레이에 데이터 저장하거나 데이터 독출을 위한 제어신호를 출력하고, 상기 전압 제공부를 제어하는 제어신호들을 출력하는 제어부를 포함한다.

상기 전압제공부는, 제 1 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 제 1 전압으로 출력하는 제 1 전압 생성부; 제 2 전압을 이용하여 온도에 따라 변경되는 제 3 전압을 출력하는 제 2 전압 생성부; 상기 온도 상에서 출력하기 위한 동작 전압의 레벨마다 다르게 정의된 전압변동율을 적용하여 상기 제 3 전압을 제 4 전압으로 변경하여 출력하는 제 3 전압 생성부; 및 상기 제 1 전압과 상기 제 4 전압 및 저항비에 따라 상기 동작전압을 출력하는 비교 증폭부를 포함하는 전압 생성회로를 포함하는 것을 특징으로 한다.

상기 제 1 전압 생성부는, 상기 입력 전압과 제 1 비교전압의 비교결과에 따라 상기 입력전압을 출력하는 제 1 비교기; 및 상기 제 2 비교기의 출력전압을 분 배하여 상기 제 4 전압을 출력하기 위해 상기 제 3 제어 신호에 따라 달라지는 저항값을 갖는 제 1 및 제 2 가변저항 그룹을 포함하는 것을 특징으로 한다.

상기 비교증폭부는, 제 1 및 제 2 저항을 포함하고, 상기 제 1 전압과 상기 제 4 전압의 크기를 비교하여, 그 결과를 상기 제 1 및 제 2 저항의 저항비에 따라 증폭하여 출력하는 비교증폭기를 포함하는 것을 특징으로 한다.

이상에서 설명한 바와 같이, 본 발명에 따른 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자는 데이터를 독출하는 전압을 주변 온도뿐만 아니라, 프로그램된 메모리 셀의 문턱전압 레벨에 따라서 변경함으로써 데이터 독출의 오류를 줄인다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 3a는 온도에 따른 독출전압을 출력하는 독출전압 생성기이고, 도3b는 도 3a의 온도와 출력간의 관계를 나타낸 그래프이다.

도 3a를 참조하면, 불휘발성 메모리 소자가 온도에 따라 문턱전압이 변경되는 특성을 갖고 있으므로, 데이터를 독출할 때 필요한 독출전압을 생성하는 독출전압 생성기(300)가 온도에 영향을 받아 출력전압을 변경하도록 한다.

도 3a의 독출전압 생성기(300)는 전압 옵션 비트 이외에 온도 변화에 따른 온도변화 옵션 비트를 입력받는다. 독출전압 생성기(300)는 전압 옵션 비트와 온도 변화 옵션 비트를 이용해서 출력하는 독출전압(Vread)의 레벨을 제어한다.

그러나 도 3b에 나타난 바와 같이, 온도에 따라 독출전압을 변경시키는 독출전압 생성기(300)도 실제 출력해야 하는 전압 레벨이 온도가 올라감에 따라서 변경되는 정도가 전압 레벨에 따라 모두 다른 것을 확인할 수 있다. 따라서 상기 독출전압 생성기(300)와 같은 온도에 따라서 전압을 변경시킨다 하여도 메모리 셀의 문턱전압에 따라서 에러가 발생할 수 있다.

따라서 다음의 독출전압 생성기를 사용한다.

도 4a는 본 발명의 실시 예에 따른 독출전압 생성기의 회로도이다.

도 4a를 참조하면, 본 발명의 실시 예에 따른 독출전압 생성기(400)는 제 1 내지 제 3 전압생성부(410 내지 430), 버퍼부(440) 및 비교 증폭부(450)를 포함한다.

제 1 전압 생성부(410)는 전압 옵션 비트(BOB; Bias Option Bits)와 동작전압 옵션 비트(VOB; Vg Option Bits)에 의해서 각각 출력되는 제 2 전압(V2)과 동작전압(Vg)을 출력한다.

제 2 전압 생성부(420)는 동작전압(Vg)에 의해서 온도에 의해 변경되는 제 1 전압(V1)을 출력하고, 제 3 전압 생성부(430)는 제 1 전압(V1)을 온도변화 옵션비트(TSOB; Temperatures Shift Option Bits)에 의해서 보다 온도에 민감하게 제 3 전압(V3)으로 출력한다.

버퍼부(440)는 상기 제 3 전압(V3)을 비교 증폭부(450)가 구동할 수 있게 하는 드라이빙전압으로써 출력한다. 비교 증폭부(450)는 제 3 전압(V3)과, 제 1 전압 생성부(410)의 제 2 전압(V2)을 입력받아 저항비에 따라서 비교 증폭하여 독출전압(Vread)으로 출력한다.

상기 제 1 전압 생성부(410)는 제 1 비교기(COM1)와, 제 1 및 제 2 저항 그룹(VA, VB)을 포함하고, 제 2 전압 생성부(420)는 NMOS 트랜지스터(N)와 제 1 저항(R1)을 포함한다.

또한 제 3 전압 생성부(430)는 제 2 비교기(COM2)와 제 3 및 제 4 저항 그룹(RC, RD)을 포함하고, 버퍼부(440)는 제 3 비교기(COM3)를 포함하며, 비교 증폭부(450)는 제 4 비교기(COM4)와 제 2 및 제 3 저항(R2, R3)을 포함한다.

제 1 전압 생성부(410)의 제 1 및 제 2 저항 그룹(RA, RB)은 전압 옵션 비트(BOB)와 동작전압 옵션비트(VOB)에 의해 제어되고, 제 3 전압 생성부(430)의 제 3 및 제 4 저항 그룹(RC, RD)은 온도변경 옵션 비트(TSOB)에 의해 제어된다.

다음은 제 1 전압 생성부(410)의 상세 회로를 나타낸다.

도 4b는 도 4의 제 1 전압 생성부의 회로도이다.

도 4b를 참조하면, 제 1 전압 생성부(410)는 제 1 비교기(COM1), 제 1 내지 제 n A저항(RA1 내지 RAn)을 포함하는 제 1 저항 그룹(RA), 제 1 내지 제 m B저항(RB1 내지 RBm)으로 구성되는 제 2 저항 그룹(RB), 제 1 내지 제 m A 스위치(SA1 내지 SA(n+m))를 포함하는 제 1 스위치 그룹(SA), 및 제 1 내지 제 m B 스위치(SB1 내지 SB(n+m))를 포함하는 제 2 스위치 그룹(SB)을 포함한다.

제 1 비교기(COM)의 비반전단자(+)에 전압(

)이 입력되고, 반전단자(-)는 노드(c)가 연결된다.

노드(a)와 노드(c) 사이에는 제 1 내지 제 n A저항(RA1 내지 RAn)이 직렬로 연결되고, 노드(c)와 접지노드 사이에는 제 1 내지 제 m B저항(RB1 내지 RBm)이 연결된다.

제 1 내지 제 n A 저항(RA1 내지 RAn)과 제 1 내지 제 m B저항(RB1 내지 RBm)들의 각각의 접점과 노드(b) 사이에 제 1 내지 제 (n+m) A 스위치(SA1 내지 SA(n+m))가 연결된다. 또한 제 1 내지 제 n A 저항(RA1 내지 RAn)과 제 1 내지 제 m B저항(RB1 내지 RBm)들의 각각의 접점과 노드(d) 사이에 제 1 내지 제 (n+m) B 스위치(SB1 내지 SB(n+m))가 연결된다.

제 1 내지 제 (n+m) A 스위치(SA1 내지 SA(n+m))를 포함하는 제 1 스위치 그룹(SA)은 동작전압(Vg)을 제어하기 위한 동작전압 옵션 비트(VOB)에 의해서 동작한다.

그리고 제 1 내지 제 (n+m) B 스위치(SB1 내지 SB(n+m))를 포함하는 제 2 스위치 그룹(SB)은 제 2 전압(V2)을 제어하기 위한 바이어스 옵션 비트(BOB)에 의해서 동작한다. 상기 동작전압(Vg)은 제 2 전압 생성부(420)로 입력되어 온도에 따라 변경되는 제 1 전압(V1)을 출력할 수 있게 하고, 제 2 전압(V2)은 비교 증폭부(450)에서 증폭되어 독출전압(Vread)으로 출력된다.

상기 제 2 전압(V2)은 독출전압(Vread)으로 출력되어야 하는 전압 레벨에 따라서 다르게 제어된다.

상기 도 4a에 나타난 제 2 전압 생성부(420)의 NMOS 트랜지스터(N)와 제 1 저항(R1)은 전원전압과 접지노드 사이에 직렬로 연결된다. NMOS 트랜지스터(N1)의 게이트에는 제 1 전압 생성부(410)에서 출력되는 동작전압(Vg)이 입력된다. NMOS 트랜지스터(N)와 제 1 저항(R1)의 접점으로부터 제 1 전압(V1)이 출력된다.

제 2 전압 생성부(420)에서 출력되는 제 1 전압(V1)은 동작전압(Vg)에서 NMOS 트랜지스터(N)의 문턱전압(Vth)을 뺀 값이다. 즉 'V1=Vg-Vth'이다.

상기 제 2 전압 생성부(420)가 출력하는 제 1 전압(V1)은 제 3 전압 생성부(430)에 입력된다. 제 3 전압 생성부(430)는 온도변화 옵션비트(TSOB)에 의해 전압 바이어스에 따른 온도 변화값을 적용하여 변경되는 제 3 전압(V3)을 출력한다.

도 4c는 도 4a의 제 3 전압 생성부의 회로도이다.

도 4c를 참조하면, 제 3 전압 생성부(430)는 제 2 비교기(COM2), 제 1 내지 제 k C 저항(RC1 내지 RCk)을 포함하는 제 3 저항 그룹(RC), 제 1 내지 제 p D 저항(RD1 내지 RDp)을 포함하는 제 4 저항 그룹(RD), 및 제 1 내지 제 (k+p) C 스위치(SC1 내지 SC(k+p))를 포함하는 제 3 스위치 그룹(SC)을 포함한다.

제 2 비교기(COM2)의 비반전 단자(+)에는 제 2 전압 생성부(420)가 출력하는 제 1 전압(V1)이 입력되고, 제 2 비교기(COM2)의 반전 단자(+)는 노드(f)와 연결된다.

노드(d)와 노드(f) 사이에는 제 3 저항 그룹(RC)이 직렬로 연결되고, 노드(f)와 접지노드 사이에는 제 4 저항 그룹(RD)이 직렬로 연결된다. 그리고 제 3 저항 그룹(RC)과 제 4 저항 그룹(RD)의 각각의 저항의 접점과 노드(e) 사이에는 제 1 내지 제 (k+p) C 스위치(SC1 내지 SC(k+p))가 연결된다. 제 3 스위치 그룹(SC)은 온도변화 옵션비트(TSOB)에 의해서 제어된다. 그리고 노드(e)로부터 제 3 전압(V3) 이 출력된다.

상기 온도변화 옵션비트(TSOB)는 출력해야 하는 독출전압(Vread)의 전압 레벨에 따라 다르게 설정된다. 즉 메모리 셀이 속하는 문턱전압 분포마다 온도에 대해 받는 영향이 다르기 때문에 온도변화 옵션비트(TSOB)도 문턱전압 분포마다 다르게 설정하여 각각 멀티 레벨 셀의 문턱전압 분포마다 다른 온도변화를 적용할 수 있게 한다.

제 3 전압(V3)은 버퍼부(440)를 통해서 비교 증폭부(450)를 동작시킬 수 있는 드라이빙 전압으로써 출력된다.

상기 도 4a에 나타난 비교 증폭부(450)의 제 2 저항(R2)은 버퍼부(440)의 출력단과 제 4 비교기(COM4)의 반전단자(-)의 사이에 연결된다. 그리고 제 3 저항(R3)은 제 4 비교기(COM4)의 반전단자(-)와 출력단 사이에 연결된다.

제 4 비교기(COM4)의 비반전 단자(+)에는 제 1 전압 생성부(410)가 출력하는 제 2 전압(V2)이 입력된다. 제 4 비교기(COM4)의 출력이 독출전압(Vread)이 된다.

제 4 비교기(COM4)가 출력하는 독출전압(Vread)은 다음과 같다.

상기 수학식 1에 의하면 제 3 전압(V3)은 문턱전압 분포에 따라서 다르게 적용되는 온도변화 옵션 비트(TSOB)에 의해 출력되는 전압으로서 문턱전압 분포에 따라서 온도에 대한 변화정도가 다르게 독출전압(Vread)이 출력되는 것을 알 수 있 다.

도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.

도 5를 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(500)는 메모리 셀 어레이(510), 페이지 버퍼부(520), Y 디코더(530), X 디코더(540), 전압 제공부(550) 및 제어부(560)를 포함한다.

메모리 셀 어레이(510)는 데이터를 저장할 수 있는 메모리 셀(미도시)들이 복수개 포함되어 있으며, 메모리 셀들은 비트라인(BL)과 워드라인(WL)에 의해 배열된다.

페이지 버퍼부(520)는 다수의 페이지 버퍼 회로를 포함하는데, 페이지 버퍼 회로는 메모리 셀 어레이(510)의 비트라인 쌍과 각각 연결되고, 연결된 비트라인의 메모리 셀에 데이터를 프로그램하거나, 독출하는 동작을 수행한다.

Y 디코더(530)는 제어신호에 따라 페이지 버퍼부(520)의 다수의 페이지 버퍼 회로들에 데이터 입출력 경로를 제공한다. X 디코더(540)는 입력 어드레스에 따라 워드라인을 선택한다.

전압 제공부(550)는 낸드 플래시 메모리 소자(500)의 동작에 필요한 전압을 생성하여 제공한다. 제어부(560)는 낸드 플래시 메모리 소자(500)의 동작을 제어하는 제어신호를 출력한다.

특히 제어부(560)는 데이터 독출 또는 검증을 할 때, 메모리 셀이 속하거나 속해야 하는 문턱전압 분포의 위치에 따라서 바이어스 옵션 비트(BOB)와, 동작전압 옵션비트(VOB) 및 온도변화 옵션비트(TSOB)를 전압제공부(550)로 인가한다.

상기 전압 제공부(550)는 동작을 위한 전압을 생성하는데, 상기 도 4a와 같은 동작전압 제공 회로를 포함하고 있다. 전압제공부(550)는 제어부(560)가 입력하는 바이어스 옵션 비트(BOB)와, 동작전압 옵션비트(VOB) 및 온도변화 옵션비트(TSOB)에 따라서 독출전압(Vread)을 메모리 셀의 문턱전압 분포의 위치에 따라 온도에 의해 변경되는 정도가 다르게 출력한다.

따라서 앞서 언급한 바와 같이, 문턱전압 분포의 위치에 따라서 온도에 대한 영향이 다른 것을 적용하여 온도와 문턱전압 분포에 따라 변경되는 독출전압 또는 검증전압을 제공하여 동작오류를 최소화할 수 있다.

상기 본 발명의 실시 예에 대한 설명은 데이터 독출전압(Vread)에 대해서 언급했으나, 일반적으로 불휘발성 메모리 소자의 독출동작과 검증동작이 유사한 것을 감안하여 검증전압을 생성하는 회로에도 적용할 수 있다.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

도 2a는 온도에 영향을 받지 않는 독출전압 생성기를 나타낸다.

도 2b는 도 2a의 출력전압과 온도의 관계를 나타낸 그래프이다.

도 3a는 온도에 따른 독출전압을 출력하는 독출전압 생성기이다.

도3b는 도 3a의 온도와 출력간의 관계를 나타낸 그래프이다.

도 4b는 도 4의 제 1 전압 생성부의 회로도이다.

도 4c는 도 4a의 제 3 전압 생성부의 회로도이다.

*도면의 주요 부분의 간단한 설명*

400 : 독출전압 생성기

410 내지 430 : 제 1 내지 제 3 전압 생성부

440 : 버퍼부

450 : 비교 증폭부

Claims

제 1 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 제 1 전압으로 출력하는 제 1 전압 생성부;

제 2 전압을 이용하여 온도에 따라 변경되는 제 3 전압을 출력하는 제 2 전압 생성부;

상기 온도 상에서 출력하기 위한 동작전압의 레벨마다 다르게 정의된 전압변동율을 적용하여 상기 제 3 전압을 제 4 전압으로 변경하여 출력하는 제 3 전압 생성부; 및

상기 제 1 전압과 상기 제 4 전압 및 저항비에 따라 상기 동작전압을 출력하는 비교 증폭부

를 포함하는 전압 생성회로.
제 1항에 있어서,

상기 제 2 전압은 상기 제 1 전압 생성부에서 제 2 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 출력하는 것을 특징으로 하는 전압 생성회로.
제 2항에 있어서,

상기 제 1 전압 생성부는,

상기 입력 전압과 제 1 비교전압의 비교결과에 따라 상기 입력전압을 출력하는 제 1 비교기; 및

상기 제 2 비교기의 출력전압을 분배하여 상기 제 4 전압을 출력하기 위해 상기 제 3 제어 신호에 따라 달라지는 저항값을 갖는 제 1 및 제 2 가변저항 그룹을 포함하는 것을 특징으로 하는 전압 생성회로.
제 3항에 있어서,

상기 제 1 비교전압은 상기 제 1 가변저항 그룹과 상기 제 2 가변저항그룹에 의해서 분배되는 전압인 것을 특징으로 하는 전압 생성회로.
제 3항에 있어서,

상기 제 1 제어신호는,

상기 동작전압 레벨에 따라 상기 제 1 및 제 2 가변저항 그룹의 저항값을 변경시키는 것을 특징으로 하는 전압 생성회로.
제 1항에 있어서,

상기 제 2 전압 생성부는,

상기 제 2 전압에 의해 턴온 또는 턴 오프 되는 스위칭 수단; 및

상기 스위칭 수단과 접지노드 사이에 연결되고 온도에 따라 변경되는 가변저항을 포함하는 것을 특징으로 하는 전압 생성회로.
제 6항에 있어서,

상기 스위칭 수단이 턴 온 되면, 상기 가변저항과 상기 스위칭 수단의 저항비에 따라 온도에 의해 변경되는 제 3 전압이 출력되는 것을 특징으로 하는 전압 생성회로.
제 1항에 있어서,

상기 제 3 전압 생성부는,

상기 제 3 전압과 제 2 비교전압과의 비교결과에 따라 상기 제 3 전압을 출력하는 제 2 비교기; 및

상기 제 2 비교기의 출력전압을 분배하여 상기 제 4 전압을 출력하기 위해 상기 제 3 제어 신호에 따라 달라지는 저항값을 갖는 제 3 및 제 4 가변저항 그룹을 포함하는 것을 특징으로 하는 전압 생성회로.
제 8항에 있어서,

상기 제 2 비교전압은 상기 제 3 가변저항 그룹과 상기 제 4 가변저항그룹에 의해서 분배되는 전압인 것을 특징으로 하는 전압 생성회로.
제 8항에 있어서,

상기 제 3 제어신호는,

상기 동작 전압의 레벨에 따라 정의된 전압변동율에 따라 입력되는 것을 특징으로 하는 전압 생성회로.
제 1항에 있어서,

상기 비교증폭부는,

제 1 및 제 2 저항과,

상기 제 1 및 제 2 저항의 저항비에 따라 상기 제 1 전압과 상기 제 4 전압의 차를 증폭하여 출력하는 비교증폭기를 포함하는 것을 특징으로 하는 전압 생성회로.
데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이;

상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부;

현재 온도에서 독출전압 또는 검증전압 레벨마다 다르게 설정된 전압변경율에 따라 생성되는 제어신호들에 의해 변경되는 독출전압 및 검증전압을 제공하는 전압 제공부; 및

상기 메모리 셀 어레이에 데이터 저장하거나 데이터 독출을 위한 제어신호를 출력하고, 상기 전압 제공부를 제어하는 제어신호들을 출력하는 제어부

를 포함하는 불휘발성 메모리 소자.
제 12항에 있어서,

상기 전압제공부는,

제 1 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 제 1 전압으로 출력하는 제 1 전압 생성부;

제 2 전압을 이용하여 온도에 따라 변경되는 제 3 전압을 출력하는 제 2 전압 생성부;

상기 온도 상에서 출력하기 위한 동작 전압의 레벨마다 다르게 정의된 전압변동율을 적용하여 상기 제 3 전압을 제 4 전압으로 변경하여 출력하는 제 3 전압 생성부; 및

상기 제 1 전압과 상기 제 4 전압 및 저항비에 따라 상기 동작전압을 출력하는 비교 증폭부를 포함하는 전압 생성회로를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
제 13항에 있어서,

상기 제 2 전압은 상기 제 1 전압 생성부에서 제 2 제어신호에 따라 달라지는 저항비에 의해 입력전압을 분배하여 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
제 14항에 있어서,

상기 제 1 전압 생성부는,

상기 입력 전압과 제 1 비교전압의 비교결과에 따라 상기 입력전압을 출력하는 제 1 비교기; 및

상기 제 2 비교기의 출력전압을 분배하여 상기 제 4 전압을 출력하기 위해 상기 제 3 제어 신호에 따라 달라지는 저항값을 갖는 제 1 및 제 2 가변저항 그룹을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
제 15항에 있어서,

상기 제 1 비교전압은 상기 제 1 가변저항 그룹과 상기 제 2 가변저항그룹에 의해서 분배되는 전압인 것을 특징으로 하는 불휘발성 메모리 소자.
제 15항에 있어서,

상기 제 1 제어신호는,

상기 동작전압 레벨에 따라 상기 제 1 및 제 2 가변저항 그룹의 저항값을 변경시키는 것을 특징으로 하는 불휘발성 메모리 소자.
제 13항에 있어서,

상기 제 2 전압 생성부는,

상기 제 2 전압에 의해 턴온 또는 턴 오프 되는 스위칭 수단; 및

상기 스위칭 수단과 접지노드 사이에 연결되고 온도에 따라 변경되는 가변저 항을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
제 18항에 있어서,

상기 스위칭 수단이 턴 온 되면, 상기 가변저항과 상기 스위칭 수단의 저항비에 따라 온도에 의해 변경되는 제 3 전압이 출력되는 것을 특징으로 하는 불휘발성 메모리 소자.
제 13항에 있어서,

상기 제 3 전압 생성부는,

상기 제 3 전압과 제 2 비교전압과의 비교결과에 따라 상기 제 3 전압을 출력하는 제 2 비교기; 및

상기 제 2 비교기의 출력전압을 분배하여 상기 제 4 전압을 출력하기 위해 상기 제 3 제어 신호에 따라 달라지는 저항값을 갖는 제 3 및 제 4 가변저항 그룹을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
제 20항에 있어서,

상기 제 2 비교전압은 상기 제 3 가변저항 그룹과 상기 제 4 가변저항그룹에 의해서 분배되는 전압인 것을 특징으로 하는 불휘발성 메모리 소자.
제 20항에 있어서,

상기 제 3 제어신호는,

상기 동작 전압의 레벨에 따라 정의된 전압변동율에 따라 입력되는 것을 특징으로 하는 불휘발성 메모리 소자.
제 13항에 있어서,

상기 비교증폭부는,

제 1 및 제 2 저항과,

상기 제 1 및 제 2 저항의 저항비에 따라 상기 제 1 전압과 상기 제 4 전압의 차를 증폭하여 출력하는 비교증폭기를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.