KR100331847B1 - 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법 - Google Patents

레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법 Download PDF

Info

Publication number
KR100331847B1
KR100331847B1 KR1019990025469A KR19990025469A KR100331847B1 KR 100331847 B1 KR100331847 B1 KR 100331847B1 KR 1019990025469 A KR1019990025469 A KR 1019990025469A KR 19990025469 A KR19990025469 A KR 19990025469A KR 100331847 B1 KR100331847 B1 KR 100331847B1
Authority
KR
South Korea
Prior art keywords
reference memory
memory cell
current
threshold voltage
program
Prior art date
Application number
KR1019990025469A
Other languages
English (en)
Other versions
KR20010004755A (ko
Inventor
라경만
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990025469A priority Critical patent/KR100331847B1/ko
Priority to US09/472,847 priority patent/US6269022B1/en
Publication of KR20010004755A publication Critical patent/KR20010004755A/ko
Application granted granted Critical
Publication of KR100331847B1 publication Critical patent/KR100331847B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Read Only Memory (AREA)

Abstract

레퍼런스 메모리셀의 문턱전압을 시간소요 없이 정확하게 맞추기 위한 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법을 제공하기 위한 것이다. 이와 같은 목적을 달성하기 위한 레퍼런스 메모리셀의 문턱전압 설정회로는 소오스, 드레인, 컨트롤게이트, 플로팅게이트로 구성된 레퍼런스 메모리셀, 상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부의 제어에 의해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원, 상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원, 상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원, 상기 레퍼런스 메모리셀의 드레인에 연결되어 측정신호에 따라 실제 사용하는 동작조건에서 상기 레퍼런스 메모리셀로 흐르는 전류를 외부패드를 통해 외부에서 직접 측정하기 위한 경로를 제어하는 스위치와, 상기 제 1 전원과 상기 레퍼런스 메모리셀의 드레인 사이에 연결되어 프로그램신호를 받아 상기 레퍼런스 메모리셀을 프로그램할 때 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하면서 상기 모니터링한 전류가 기준스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램동작을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 한다.

Description

레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법{CIRCUIT FOR HOLDING THRESHOLD VOLTAGE OF REFERENCE MEMORY CELL AND METHOD FOR HOLDING THRESHOLD VOLTAGE THEREBY}
본 발명은 반도체 메모리에 대한 것으로, 특히 시간소요없이 정확하게 문턱전압을 설정하기 위한 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법에 관한 것이다.
첨부 도면을 참조하여 종래 레퍼런스 메모리셀의 문턱전압 설정회로에 대하여 설명하면 다음과 같다.
도 1은 종래 레퍼런스 메모리셀의 문턱전압 설정회로를 나타낸 회로구성도이다.
종래의 레퍼런스 메모리셀의 문턱전압 설정 회로는 도 1에 도시한 바와 같이 각 게이트단이 워드라인(3)에 연결되어 있고, 드레인단이 비트라인에 연결되어 있는 메모리소자(2)가 복수개 정렬되어 있다. 이때 각 워드라인(3)의 초기입력단에는 인버터가 부착되어 있다.
그리고 캐스코드소자(6)를 통해서 칼럼로드소자(7)를 소정의 메모리소자(2)에 연결하기 위한 선택트랜지스터(5)가 캐스코드소자(6)와 각 메모리소자(2)의 드레인단 사이에 연결되어 있다. 이때 캐스코드소자(6)의 게이트단과 소오스단 사이에 소오스단의 신호를 반전하여 게이트단에 입력하는 인버터가 있다.
그리고 소오스,드레인, 컨트롤게이트와 플로팅게이트를 구비한 복수개의 레퍼런스 메모리셀(9)은 각각의 선택소자(10)와 캐스코드소자(11)를 통해서 기준 칼럼로드소자(12)에 연결된다. 이때 캐스코드소자(11)의 게이트단과 소오스단 사이에 소오스단의 신호를 반전하여 게이트단에 입력하는 인버터가 있다.
그리고 리드(Read)동작 동안 칼럼로드소자(7)와 캐스코드소자(6)의 콘택노드(CN1)의 전압레벨이 SIN단으로 공급되고, 칼럼로드소자(12)와 캐스코드소자(11)의 콘택노드(CN2)의 전압레벨은 RIN단으로 공급되는 센스앰프(8)가 있다. 이때 콘택노드(CN1)의 신호가 SIN단의 전달되는 경로를 제어하는 스위치(SW)가 콘택노드(CN1)과 SIN 사이에 있고, 스위치(SW)가 닫힐경우 컨트롤러(14)의 제어에 의해서 패드(15)로 신호를 전달하는 앤모스트랜지스터(16)가 있다.
상기 센스앰프(8)는 SIN단으로 들어오는 신호를 RIN단으로 들어오는 신호와 비교하여 출력한다.
그리고 상기 각 레퍼런스 메모리셀(9)의 플로팅게이트는 각각 다른 레벨로 프로그램되는데, 이와 같이 레퍼런스 메모리셀(9)이 각각 다른 레벨로 프로그램되도록 즉, 레퍼런스 메모리셀(9)이 각각의 목표전하량을 저장할 때까지 레퍼런스 메모리셀(9)의 게이트에 차아지 펄스를 제공하는 전압스위치(13)가 있다.
그리고 상기 전압스위치(13)와 선택소자(10) 및 상기 앤모스트랜지스터(16)와 스위치(SW)를 제어하는 컨트롤러(14)가 있다.
상기와 같이 구성된 종래 레퍼런스 메모리셀의 문턱전압 설정회로는 레퍼런스 메모리셀 비트라인에 연결된 로드(load)의 특성곡선을 통해 목표 문턱전압을 정확하게 설정하고, 레퍼런스 메모리셀을 프로그램할 때 프로그램 펄스 조합을 여러개 두어 목표 문턱전압까지 프로그램하는데 소요되는 시간을 최소화하는 것이다.
즉, 처음에는 프로그램 펄스폭을 넓게 하여 문턱전압 이동을 크게 하고, 프로그램이 반복되면서 문턱전압이 목표값에 접근하면 할수록 프로그램 펄스폭을 점차 줄여 정확도를 최대한 확보하면서 목표문턱전압에 도달하기 위한 시간을 최소화 하는 것이다.
상기에서 프로그램 펄스 조합과 프로그램 조회(verify)의 기준 설정은 컨트롤러(14)가 한다.
레퍼런스 메모리셀을 프로그램 한 다음 프로그램 조회를 하여 레퍼런스 메모리셀의 문턱전압이 목표에 도달했는지를 확인하고, 목표에 도달하기 못했을 경우에는 프로그램/프로그램 조회를 레퍼런스 메모리셀의 문턱전압이 목표에 도달할 때까지 반복한다.
다시말해서 서로 다른 문턱전압을 갖는 하나 이상의 레퍼런스 메모리셀을 초기화하기 위해 정확한 조회 기준전압을 컨트롤러(14)를 통해서 외부에서 인가하고 전체적인 프로그램 시간을 줄이기 위해 복수개의 프로그램 펄스 조합을 사용한다.
상기와 같은 종래 레퍼런스 메모리셀의 문턱전압 설정회로는 다음과 같은 문제가 있다.
첫째, 레퍼런스 메모리셀에 프로그램 펄스를 공급할 때 마다 주입된 전하의 양을 조회해야 하기 때문에 목표 문턱전압에 도달하는데 소요되는 시간이 많다.
둘째, 처음에는 프로그램 펄스의 폭을 넓게 하고, 목표 문턱전압에 접근하면 할수록 펄스폭을 줄이는 방법을 사용하기 위해서 컨트롤러가 필요하므로 동작이 복잡해진다.
셋째, 최종 펄스폭 이내의 해상도(resolution) 문제가 해결되지 않는다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 레퍼런스 메모리셀의 문턱전압을 시간소요 없이 정확하게 맞추기 위한 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법을 제공하는 데 그 목적이 있다.
도 1은 종래 레퍼런스 메모리셀의 문턱전압 설정회로를 나타낸 회로구성도
도 2는 본 발명 레퍼런스 메모리셀의 문턱전압 설정회로를 나타낸 회로구성도
도 3은 도 2에서 레퍼런스 메모리셀의 문턱전압을 설정하기 위한 개념을 나타낸 도면
도 4는 본 발명에 따른 레퍼런스 메모리셀의 문턱전압 설정방법을 나타낸 플로우챠트
도면의 주요 부분에 대한 부호의 설명
31: 레퍼런스 메모리셀 32: 제 1 전원(VD)
33: 제 2 전원(VC) 34: 제 3 전원(VS)
35: 전류검출부 36: 외부패드
37: 스위치
상기와 같은 목적을 달성하기 위한 본 발명 레퍼런스 메모리셀의 문턱전압 설정회로는 소오스, 드레인, 컨트롤게이트, 플로팅게이트로 구성된 레퍼런스 메모리셀, 상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부의 제어에 의해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원, 상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원, 상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원, 상기 레퍼런스 메모리셀의 드레인에 연결되어 측정신호에 따라 실제 사용하는 동작조건에서 상기 레퍼런스 메모리셀로 흐르는 전류를 외부패드를 통해 외부에서 직접 측정하기 위한 경로를 제어하는 스위치와, 상기 제 1 전원과 상기 레퍼런스 메모리셀의 드레인 사이에 연결되어 프로그램신호를 받아 상기 레퍼런스 메모리셀을 프로그램할 때 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하면서 상기 모니터링한 전류가 기준스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램동작을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 레퍼런스 메모리셀의 문턱전압 설정회로를 이용한 문턱전압 설정방법은 레퍼런스 메모리셀의 컨트롤게이트를 프로그램하기 위한 전압을 인가하는 스텝, 스위치를 닫아서 상기 레퍼런스 메모리셀에 흐르는 초기 전류(IINIT)를 측정하는 스텝, 상기 초기전류와 같거나 조금작게 첫번째 프로그램 종료 기준전류를 설정하는 스텝, 오토-조회방식으로 설정된 상기 첫번째 프로그램 종료 기준전류를 이용해서 상기 레퍼런스 메모리셀을 프로그램하는 스텝, 상기 레퍼런스 메모리셀의 컨트롤게이트에 인가되는 전압을 고정시키고 리드모드로 전환하여 상기 레퍼런스 메모리셀의 프로그램한 후의 전류(IREAD)를 측정하는 스텝, 목표문턱전압(VTH,TARGET)에서 리드모드시의 트랜스컨덕턴스(gm,READ)에 의해 목표전류(IREF)를 설정하는 스텝, 상기 첫번째 프로그램 종료 기준전류(IPGM)와 목표전류(IREF)와 리드모드 조건에서 측정한 전류(IREAD)를 사용해서 최종 프로그램 종료 기준전류(IFIN)를 계산하는 스텝, 상기 최종 프로그램 종료 기준전류(IFIN)를 이용해서 오토-조회 방식으로 상기 레퍼런스 메모리셀을 프로그램하여 목표문턱전압을 맞추는 스텝을 통하여 진행됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법에 대하여 설명하면 다음과 같다.
본 발명 레퍼런스 메모리셀의 문턱전압 설정회로는 도 2에 도시한 바와 같이 소오스, 드레인, 플로팅게이트, 그리고 컨트롤게이트로 구성된 레퍼런스 메모리셀(31)과, 상기 레퍼런스 메모리셀(31)을 프로그램할 때 상기 레퍼런스 메모리셀(31)에 프로그램 전류를 공급하는 제 1 전원(VD)(32)과, 상기 레퍼런스 메모리셀(31)을 프로그램하거나 상기 레퍼런스 메모리셀(31)의 전류를 읽을 때 상기 레퍼런스 메모리셀(31)의 컨트롤게이트에 전압을 공급하는 제 2 전원(VC)(33)과, 상기 레퍼런스 메모리셀(31)의 소오스에 연결된 제 3 전원(VS)(34)과, 상기 레퍼런스 메모리셀(31)의 드레인에 일단이 연결되고 측정신호(Measure)에 따라 외부에서 레퍼런스 메모리셀(31)로 흐르는 전류를 측정할 수 있는 경로를 제어하는 스위치(S)(37)와, 레퍼런스 메모리셀(31)의 전류를 외부에서 직접측정하기 위해 스위치(37)의 타단에 연결된 외부패드(36)와, 상기 제 1 전원(32)과 상기 레퍼런스 메모리셀(31)의 드레인 사이에 연결되어 제어신호인 프로그램신호(PROGRAM)를 받아서 상기 레퍼런스 메모리셀(31)의 프로그램을 시작하고 상기 레퍼런스 메모리셀(31)로 흐르는 전류를 모니터링하면서 상기 레퍼런스 메모리셀(31)의 전류인 ICELL이 기준전류인 ISTOP와 동일할 때 스톱신호(STOP)를 발생해서 레퍼런스 메모리셀(31)의 프로그램을 강제로 종료시키는 전류검출부(35)로 구성된다.
상기에서 제 2 전원(VC)(33)은 레퍼런스 메모리셀(31)을 프로그램할 때와 리드(read)할 때 인가하는 전압이 같다.
그리고 레퍼런스 메모리셀(31)의 드레인에는 스위치(37)를 통해 외부패드(36)가 연결되어있는데, 이때 스위치(37)는 측정신호(Measure)를 받아서 레퍼런스 메모리셀(31)의 드레인과 외부패드(36) 사이의 연결을 제어하는 것이다. 그리고 이 경로는 레퍼런스 메모리셀(31)을 실제 동작시키는 조건에서 레퍼런스 메모리셀(31)로 흐르는 전류를 측정하기 위한 것이다.
그리고 레퍼런스 메모리셀(31)에 흐르는 전류를 측정할 때 레퍼런스 메모리셀(31)의 컨트롤게이트에는 VC,OPR이 인가되고, 드레인에는 레퍼런스 메모리셀(31)을 초기화할 때 사용하는 전압보다 낮은 전압이 인가된다. 만일 드레인에도 컨트롤게이트와 같이 초기화할 때 사용하는 전압을 그대로 사용하면 레퍼런스 메모리셀(31)을 동작시키자마자 바로 프로그램 동작이 시작되어 애써 맞춰놓은 레퍼런스 메모리셀(31)의 문턱전압이 무의미해진다. 따라서 레퍼런스 메모리셀(31)을 초기화한 다음 실제 동작시킬 때는 드레인에 약 1V정도의 값을 인가하고, 이와 동일한 전압을 외부패드(36)에서 인가하면서 외부패드(36)를 통해 레퍼런스 메모리셀(31)로 흐르는 전류를 측정한다.
이때 전류검출부(35)는 외부에서 레퍼런스 메모리셀(31) 전류를 측정할 때 VD전압의 영향을 배제하고 또한 외부패드(36)로 부터의 측정전류(IMEASURE)가 레퍼런스 메모리셀(31)로만 흐르게 하기 위해서 프로그램신호를 사용하여 디제이블(disable)시킨다.
여기서 VC,OPR은 레퍼런스 메모리셀(31)을 프로그램하고, 리드할 때 사용하는 레퍼런스 메모리셀(31)의 게이트전압으로써, 레퍼런스 메모리셀(31)을 초기화한 다음 실제 사용할 때의 동작전압과 동일하다.
그리고 레퍼런스 메모리셀(31)의 드레인에 연결된 전류검출부(35)는 레퍼런스 메모리셀(31)의 프로그램신호(PROGRAM)의 제어를 받아 프로그램을 제어하는 기능을 한다.
먼저 논리 '0'의 프로그램신호(PROGRAM)를 인가 받으면 전류검출부(35)가 디제이블(disable)되어 레퍼런스 메모리셀(31)의 드레인과 제 1 전원(VD)을 차단한다. 이와 같은 동작은 외부에서 레퍼런스 메모리셀(31)의 전류를 측정하거나 레퍼런스 메모리셀(31)을 소거할 때 사용한다.
그리고 논리 '1'의 프로그램신호(PROGRAM)가 인가되면 제 1 전원(31)의 VD가 레퍼런스 메모리셀(31)의 드레인에 전달되어 레퍼런스 메모리셀(31)의 프로그램을 시작한다. 프로그램 시작과 동시에 레퍼런스 메모리셀(31) 전류를 모니터링하여 레퍼런스 메모리셀(31) 전류가 미리 설정한 기준스톱전류(ISTOP)와 같아지는 순간 출력신호 STOP을 출력한다. 이에따라서 레퍼런스 메모리셀(31)의 드레인과 컨트롤게이트에 전압을 인가하는 제 1, 제 2 전원(32,33)의 동작을 차단하여 프로그램을 강제로 종료시킨다.
이방법은 종래기술이 프로그램 펄스를 사용하여 매번 주입하는 전하의 양을 일정한 양으로 양자화(시간적으로 불연속)하고 주입하는 회수를 반복하면서 목표 문턱전압에 접근한 것과는 달리 전하 주입이 시간적으로 연속되도록 하기 때문에 종래기술과 같은 펄스폭(한번 주입되는 전하의 양)에 의한 문턱전압 해상도(resolution)의 한계 같은 문제가 근본적으로 없다.
본 발명은 오토조회(Auto-verify)방법을 사용해서 레퍼런스 메모리셀의 문턱전압을 두 번의 프로그램만으로 정확하게 목표값에 맞추는 것으로써 그 개념에 대하여 도면을 참조하여 설명하면 다음과 같다.
도 3에 도시한 바와 같이 전류검출부(35)에서 프로그램할 때 레퍼런스 메모리셀(31)로 흐르는 전류인 ICELL이 설정된 기준스톱전류(ISTOP)와 일치하는 순간 프로그램을 강제로 종료했으므로, ISTOP을 원하는 목표 전류인 IREF과 동일하게 하고 프로그램을 시키면 레퍼런스 메모리셀(31)의 전류가 목표값인 IREF과 동일할 것이므로, 한 번의 프로그램으로 목표값에 정확히 맞출 수 있는 것처럼 보인다. 이것은 레퍼런스 메모리셀(31)을 동작시킬 때의 조건(컨트롤게이트와 드레인에 인가하는 전압)과 초기화하기 위한 프로그램 동작의 조건이 동일하다면 맞는다. 그러나 앞서 설명했듯이 레퍼런스 메모리셀(31)의 컨트롤게이트 전압은 프로그램할 때와 리드(Read)할 때 동일하게 할 수 있지만, 드레인전압은 프로그램할 때 보다 리드할 때 상대적으로 훨씬 낮아야 한다. 그렇지 않고 동일한 조건이면 레퍼런스 메모리셀(31)의 전류를 읽기 위해 전원을 인가하면 바로 프로그램 동작을 하므로 초기화의 의미가 사라진다.
이와 같이 레퍼런스 메모리셀(31)을 프로그램할 때와 리드(Read)할 때의 차이점은 레퍼런스 메모리셀(31)의 드레인에 인가되는 전압이 다르다는 것이다.(프로그램할 때는 4∼6V로 높고, 리드할 때는 1V로 낮다.)
만일 레퍼런스 메모리셀(31)의 드레인 컨덕턴스(drain conductance)(gds)가 이상적으로 '0'(레퍼런스 메모리셀(31)의 출력저항이 ∞)이어서 세츄레이션(saturation) 영역에서 드레인 전압에 따른 레퍼런스 메모리셀(31)의 전류 변화가 전혀 없다면 한 번의 프로그램으로 목표전류에 도달하는 것이 가능하다.
그러나 실제적으로 gds=0인 이상적인 레퍼런스 메모리셀(31)은 존재하지 않으므로, 결국 컨트롤게이트의 전압이 동일하다 하더라도 드레인 전압이 프로그램 조건일 때와 리드 조건일 때 서로 다르므로, 두 경우 레퍼런스 메모리셀(31)의 전류가 달라진다. 그리고 gds값이 포지티브(positive)이므로 프로그램 조건에서의 전류가 리드 조건보다 더 많이 흐른다. 따라서 ISTOP에 목표전류인 IREF을 인가하고 프로그램한 다음 리드 조건에서 전류를 읽으면 읽은 전류는 목표전류보다 항상작다.
그리고 기준스톱전류(ISTOP)이 크면 레퍼런스 메모리셀(31) 전류가 클 때 프로그램을 종료하므로, 프로그램하는데 소요되는 시간이 짧아지고 따라서 레퍼런스 메모리셀(31)의 플로팅게이트에 주입되는 전하양이 작아 결과적으로 문턱전압이 낮게 프로그램된다.
반대로 ISTOP이 작으면 레퍼런스 메모리셀(31) 전류가 작을 때 프로그램을 종료하므로 프로그램 시간이 길어져 상대적으로 많은 전하가 플로팅게이트로 주입되고 그 결과 문턱전압이 높게 프로그램된다.
그리고 레퍼런스 메모리셀(31)의 문턱전압이 낮으면 같은 조건으로 읽을 때 레퍼런스 메모리셀(31) 전류가 크고 반대로 문턱전압이 높으면 레퍼런스 메모리셀(31) 전류가 작아진다.
본 발명은 첫 번째 프로그램 동작을 통해 gds로 인한 차이로 인한 차이를 보상하는 값을 계산하고 이것을 사용해서 두 번째 프로그램을 하여 레퍼런스 메모리셀의 문턱전압을 두 번의 프로그램 동작만으로 정확하게 목표값과 일치시키는 것이다.
도 3에서 X축은 레퍼런스 메모리셀(31)의 컨트롤게이트에 인가되는 전압인 VC를 나타내고 Y축은 레퍼런스 메모리셀(31)로 흐르는 전류인 ICELL을 나타낸 것이다.
도 3에서 VC,OPR은 레퍼런스 메모리셀(31)을 프로그램하거나 리드할 때 레퍼런스 메모리셀(31)의 컨트롤게이트에 안가되는 전압을 나타내고, VTH,TARGET은 목표 문턱전압을 나타내고, VTH,INIT는 레퍼런스 메모리셀(31)의 초기 문턱전압을 나타낸 것이다. 그리고 VTH,M은 IPGM을 프로그램 종료 기준으로 하여 프로그램 하였을 때의 레퍼런스 메모리셀(31)의 문턱전압을 나타내고, VC,M은 첫 번째 프로그램한 문턱전압에 의한 전류가 목표전류(IREF)와 동일한 크기를 갖도록 하는 컨트롤게이트 전압을 나타낸다.
그리고 Y축의 IINIT는 레퍼런스 메모리셀(31)의 초기전류값이고, IPGM은 레퍼런스 메모리셀(31)의 첫 번째 프로그램 종료기준전류이고, IREAD은 첫 번째 프로그램한 후에 측정한 전류이고, IFIN은 레퍼런스 메모리셀(31)의 두 번째 프로그램 종료 기준 전류이며, IREF는 레퍼런스 메모리셀(31)의 목표 문턱전압에 해당하는 목표전류이다.
상기와 같은 본 발명 레퍼런스 메모리셀의 문턱전압 설정방법에 대하여 도 2와 3과 도 4를 참조하여 설명하면 다음과 같다.
먼저 제 2 전원(VC)(33)에 VC,OPR을 인가하고(S100) 측정신호(Measure)를 인에이블하여 레퍼런스 메모리셀(31)의 전류를 측정한다. 이때 외부패드(PAD)(36)에서 공급하는 레퍼런스 메모리셀(31)의 드레인 전압은 레퍼런스 메모리셀(31)의 리드 조건에서 동작하도록 설정되어야 한다.
이에따라서 도 3에서와 같이 VTH,INIT에서 리드모드 gm인 gm,READ와 VC,OPR이 만나는 점인 IINIT을 측정한다.(S110)
이후에 첫 번째 프로그램 기준스톱전류(ISTOP)인 IPGM을 측정한 전류인 IINIT과 같거나 조금작게 설정한다.(S120) 이때 주의할 것은 설정한 IPGM이 너무 작아 첫 번째 프로그램을 한 후의 레퍼런스 메모리셀(31)의 문턱전압이 목표값보다 켜져서는 않된다. 즉, 도 3에 도시한 바와 같이 첫 번째 프로그램한 후의 문턱전압이 VTH,INIT과 VTH,TARGET사이인 VTH,M정도가 되도록 IPGM을 설정한다. 이때 이론적으로는 IPGM을 IINIT과 동일하게 해도된다.
이후에 설정된 IPGM을 ISTOP으로한 오토-조회(Auto-verify) 방식으로 셀을 프로그램한다.(S130) 이와 같이 프로그램하면 도 3에서와 같이 VC,OPR과 IPGM이 만나는 점에서 프로그램이 종료될 것이다. 그리고 VC,OPR과 IPGM이 만나는 점에서 프로그램 모드의 gm을 따라 X축과 만나는 점을 찾으면 프로그램 후의 문턱전압인 VTH,M이 된다.
그리고 레퍼런스 메모리셀(31)의 컨트롤게이트 전압인 VC,OPR은 고정하고 측정모드(Measure mode)로 전환하여 레퍼런스 메모리셀(31) 전류를 측정하면 VTH,M에서 출발한 리드모드 gm 곡선이 VC,OPR과 만나는 점, 즉 IREAD가 측정된다.(S140)
목폭문턱전압인 VTH,TARGET이 리드모드 gm으로 측정되는 목표전류 IREF을 만드므로 목표 문턱전압에서 프로그램 모드 gm에 의한 전류 IFIN을 알 수 있다면 이 전류를 ISTOP로 설정하여 오토-조회 방식으로 프로그램 하면 문턱전압이 정확하게 VTH,TARGET이 된다는 것을 알 수 있다.
상기에서와 같이 IPGM, IREAD, IREF그리고 VC,OPR을 사용해서 ISTOP이 될 IFIN을 계산하여 설정한다.(S150)
상기와 같이 ISTOP이 될 IFIN이 설정되면, 설정된 ISTOP을 이용한 한번의 프로그램으로 목표 문턱전압을 맞춘다. (S160)
상기의 IFIN은 다음과 같은 수학식에 의해서 계산할 수 있다.
트랜스컨덕턴스인 gm은 컨트롤게이트 전압의 변화에 대한 레퍼런스 메모리셀(31)의 전류의 변화인데, 도 3에서 보면 Y축의 변화를 X축의 변화로 나눈 값이다. 따라서 VTH,M과 VC,OPR변화에 대한 프로그램 모드 및 리드 모드에서의 gm은 각각 수학식1과 수학식2와 같이 나타낸다.
그리고 VC,M과 VC,OPR변화에 대한 gm은 수학식3과 수학식4와 같이 나타낸다.
그리고 수학식1, 수학식2, 수학식3, 수학식4에 의해서
이 되므로 수학식6을 VC,OPR- VTH,M로 표현하고 이것을 수학식5에 대입하면,다음과 같다.
{I_PGM·{(I_READ- I_REF)}} over {I_READ·{(V_C,OPR- V_C,M)} } = {I_PGM- I_FIN} over {V_C,OPR- V_C,M}
이 된다. 위의 수학식을 정리하면
가 되어 처음 프로그램 할 때의 종료 기준전류인 IPGM과 목표전류인 IREF그리고 첫 번째 프로그램 종료후 리드 모드 조건에서 측정한 전류 IREAD를 사용해 최종 목표 종료전류인 IFIN을 간단히 계산할 수 있다. 이 계산된 전류를 ISTOP으로 사용하여 앞서 설명한 오토-조회 방식으로 프로그램하면 정확히 원하는 위치에 레퍼런스 메모리셀(31)의 문턱전압을 설정할 수 있다.(S160)
다음에 둘이상의 레퍼런스 메모리셀에 대해서 상기 방법을 적용하기 위해서 각 레퍼런스 메모리셀의 드레인에 임의의 레퍼런스 메모리셀을 선택할 수 있도록 Y-selector(스위치 트랜지스터)를 삽입한다.
그리고 둘이상의 레퍼런스 메모리셀을 초기화할 때, 처음 선택한 레퍼런스 메모리셀을 사용하여 IFIN을 계산하고, 이 계산값을 나머지 모든 레퍼런스 메모리셀을 초기화할 때 공통으로 사용할 수도 있다. 이때는 IFIN계산을 처음 선택한 레퍼런스 메모리셀에서 한번만 하면 되므로 전체 레퍼런스 메모리셀을 초기화하는데 필요한 프로그램 회수는 초기화할 셀의 전체개수+1이 된다. 이때는 각 레퍼런스 메모리셀 마다 gm의 차이만큼 에러가 발생될 수 있다.
또한 둘이상의 레퍼런스 메모리셀을 초기화할 때에 모든 레퍼런스 메모리셀에 대해서 각각 IFIN을 계산한 후에 레퍼런스 메모리셀을 초기화시킬 수 있다. 이경우에 초기화를 위해 필요한 프로그램회수는 초기화할 레퍼런스 메모리셀의 전체개수×2가 된다. 이때는 모든 레퍼런스 메모리셀을 정확하게 초기화시킬 수 있다.
상기와 같은 본 발명 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법은 다음과 같은 효과가 있다.
한 개의 레퍼런스 메모리셀의 문턱전압을 실제 레퍼런스 메모리셀이 동작하는 조건에서 원하는 수준으로 두 번의 프로그램 동작에 의해 정확하고 빠르게 설정할 수 있다.

Claims (9)

  1. 소오스, 드레인, 컨트롤게이트, 플로팅게이트로 구성된 레퍼런스 메모리셀,
    상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부의 제어에 의해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원,
    상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원,
    상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원,
    상기 레퍼런스 메모리셀의 드레인에 연결되어 측정신호에 따라 실제 사용하는 동작조건에서 상기 레퍼런스 메모리셀로 흐르는 전류를 외부패드를 통해 외부에서 직접 측정하기 위한 경로를 제어하는 스위치와,
    상기 제 1 전원과 상기 레퍼런스 메모리셀의 드레인 사이에 연결되어 프로그램신호를 받아 상기 레퍼런스 메모리셀을 프로그램할 때 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하면서 상기 모니터링한 전류가 기준스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램동작을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로.
  2. 제 1 항에 있어서, 상기 레퍼런스 메모리셀을 복수개 형성하고, 상기 복수개의 레퍼런스 메모리셀의 드레인과 상기 전류검출부의 사이에 상기 복수개의 레퍼런스 메모리셀 중 하나를 선택하기 위한 선택트랜지스터(Y-selector)를 더 구비하여구성됨을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로.
  3. 소오스,드레인,컨트롤게이트,플로팅게이트로 구성된 복수개의 레퍼런스 메모리셀,
    상기 레퍼런스 메모리셀을 프로그램할 때 전류검출부를 통해서 상기 레퍼런스 메모리셀의 드레인에 전압을 공급하는 제 1 전원,
    상기 레퍼런스 메모리셀을 프로그램하거나 리드할 때 상기 레퍼런스 메모리셀의 컨트롤게이트에 전압을 공급하는 제 2 전원,
    상기 레퍼런스 메모리셀의 소오스에 연결된 제 3 전원,
    일측 단자는 상기 복수개의 레퍼런스 메모리셀의 드레인에 각각 연결되어 있고 타측 단자는 하나의 비트라인에 연결되어 하나의 레퍼런스 메모리셀을 선택하기 위한 선택트랜지스터와,
    상기 선택트랜지스터에 연결되어 측정신호에 따라 상기 선택된 레퍼런스 메모리셀로 흐르는 전류를 외부에서 측정하기 위한 경로를 제어하는 스위치와,
    상기 제 1 전원과 상기 선택트랜지스터 사이에 연결되어서 프로그램 신호를 받아서 상기 선택된 레퍼런스 메모리셀의 프로그램을 시작하고 상기 레퍼런스 메모리셀로 흐르는 전류를 모니터링하면서 상기 레퍼런스 메모리셀 전류가 기준스톱전류와 동일할 때 상기 제 1, 제 2 전원에 스톱신호를 출력하여 상기 레퍼런스 메모리셀의 프로그램을 강제로 종료시키는 전류검출부로 구성됨을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로.
  4. 레퍼런스 메모리셀의 컨트롤게이트를 프로그램하기 위한 전압을 인가하는 스텝,
    스위치를 닫아서 상기 레퍼런스 메모리셀에 흐르는 초기 전류(IINIT)를 측정하는 스텝,
    상기 초기전류와 같거나 조금작게 첫번째 프로그램 종료 기준전류를 설정하는 스텝,
    오토-조회방식으로 설정된 상기 첫번째 프로그램 종료 기준전류를 이용해서 상기 레퍼런스 메모리셀을 프로그램하는 스텝,
    상기 레퍼런스 메모리셀의 컨트롤게이트에 인가되는 전압을 고정시키고 리드모드로 전환하여 상기 레퍼런스 메모리셀의 프로그램한 후의 전류(IREAD)를 측정하는 스텝,
    목표문턱전압(VTH,TARGET)에서 리드모드시의 트랜스컨덕턴스(gm,READ)에 의해 목표전류(IREF)를 설정하는 스텝,
    상기 첫번째 프로그램 종료 기준전류(IPGM)와 목표전류(IREF)와 리드모드 조건에서 측정한 전류(IREAD)를 사용해서 최종 프로그램 종료 기준전류(IFIN)를 계산하는 스텝,
    상기 최종 프로그램 종료 기준전류(IFIN)를 이용해서 오토-조회 방식으로 상기 레퍼런스 메모리셀을 프로그램하여 목표문턱전압을 맞추는 스텝을 통하여 진행됨을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로를 이용한 문턱전압 설정방법.
  5. 제 4 항에 있어서, 상기 첫 번째 프로그램 종료 기준전류는 첫 번째 프로그램한 후의 문턱전압(VTH,M)이 초기문턱전압(VTH,INIT)과 목표문턱전압(VTH,TARGET) 사이의 값을 갖도록 설정한 후에 설정하는 것을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로를 이용한 문턱전압 설정방법.
  6. 제 4 항에 있어서, 상기 최종 프로그램 종료 기준전류는 첫 번재 프로그램 종료 기준전류(IPGM)와 목표전류(IREF)를 곱한 값을 리드모드 조건에서 측정한 전류(IREAD)로 나누어서 구하는 것을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로를 이용한 문턱전압 설정방법.
  7. 제 4 항에 있어서, 상기 프로그램한 후에 상기 레퍼런스 메모리셀의 전류(IREAD) 측정은 상기 레퍼런스 메모리셀의 드레인에 연결된 상기 스위치를 닫아서 외부패드로 측정함을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로를 이용한 문턱전압 설정방법.
  8. 제 4 항에 있어서, 상기 레퍼런스 메모리셀이 복수개일 경우 복수개의 레퍼런스 메모리셀의 드레인과 연결된 선택트랜지스터를 이용하여서 레퍼런스 메모리셀을 하나씩 선택해서 상기 방법으로 각각의 레퍼런스 메모리셀의 목표문턱전압을 맞추는 것을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로를 이용한 문턱전압 설정방법.
  9. 제 4 항에 있어서, 상기 레퍼런스 메모리셀이 복수개일 경우 선택트랜지스터를 이용하여 한 개의 레퍼런스 메모리셀을 선택하는 스텝, 선택된 한 개의 레퍼런스 메모리셀의 최종목표전류값을 구한후 목표문턱전압을 맞추는 스텝, 선택되지 않은 나머지 레퍼런스 메모리셀은 상기 선택된 레퍼런스 메모리셀로부터 구한 최종목표전류값을 이용해서 한번 프로그램하므로써 각각 목표문턱전압을 맞추는 것을 특징으로 하는 레퍼런스 메모리셀의 문턱전압 설정회로를 이용한 문턱전압 설정방법.
KR1019990025469A 1999-06-29 1999-06-29 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법 KR100331847B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990025469A KR100331847B1 (ko) 1999-06-29 1999-06-29 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법
US09/472,847 US6269022B1 (en) 1999-06-29 1999-12-28 Threshold voltage setting circuit for reference memory cell and method for setting threshold voltage using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025469A KR100331847B1 (ko) 1999-06-29 1999-06-29 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법

Publications (2)

Publication Number Publication Date
KR20010004755A KR20010004755A (ko) 2001-01-15
KR100331847B1 true KR100331847B1 (ko) 2002-04-09

Family

ID=19597229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025469A KR100331847B1 (ko) 1999-06-29 1999-06-29 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법

Country Status (2)

Country Link
US (1) US6269022B1 (ko)
KR (1) KR100331847B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449190B1 (en) * 2001-01-17 2002-09-10 Advanced Micro Devices, Inc. Adaptive reference cells for a memory device
US6466480B2 (en) * 2001-03-27 2002-10-15 Micron Technology, Inc. Method and apparatus for trimming non-volatile memory cells
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
US6925011B2 (en) * 2002-12-26 2005-08-02 Micron Technology, Inc. Programming flash memories
JP2006294135A (ja) * 2005-04-12 2006-10-26 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7589989B2 (en) * 2006-10-24 2009-09-15 Sandisk 3D Llc Method for protecting memory cells during programming
US7391638B2 (en) 2006-10-24 2008-06-24 Sandisk 3D Llc Memory device for protecting memory cells during programming
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
KR101030617B1 (ko) * 2010-04-22 2011-04-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US8427877B2 (en) 2011-02-11 2013-04-23 Freescale Semiconductor, Inc. Digital method to obtain the I-V curves of NVM bitcells
CN103426478B (zh) * 2012-05-18 2016-12-21 北京兆易创新科技股份有限公司 一种快闪存储器的读电路
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
CN113488097B (zh) * 2021-06-30 2024-03-29 恒烁半导体(合肥)股份有限公司 一种用于存储器芯片的参考电流高效调整方法、装置及应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608679A (en) 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
US5966330A (en) * 1998-04-30 1999-10-12 Eon Silicon Devices, Inc. Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
EP0987715B1 (en) * 1998-09-15 2005-02-09 STMicroelectronics S.r.l. Method for maintaining the memory of non-volatile memory cells
IT1305182B1 (it) * 1998-11-13 2001-04-10 St Microelectronics Srl Circuito di lettura analogico ad alta precisione per celle di memorianon volatile, in particolare analogiche o multilivello flash o eeprom.

Also Published As

Publication number Publication date
US6269022B1 (en) 2001-07-31
KR20010004755A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100331847B1 (ko) 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법
US6396739B2 (en) Reference voltage generator using flash memory cells
US7432744B2 (en) Comparator circuit with built-in programmable floating gate voltage reference
US6078518A (en) Apparatus and method for reading state of multistate non-volatile memory cells
WO2004070783A2 (en) Output voltage compensating circuit and method for a floating gate reference voltage generator
EP1588377B1 (en) Differential dual floating gate circuit and method for programming
KR20050032124A (ko) 기억 장치내에 과소거된 비트를 복구하는 방법
KR100301817B1 (ko) 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법
US7379338B2 (en) Method and system for regulating a program voltage value during multilevel memory device programming
US6466481B1 (en) Device and method for programming nonvolatile memory cells with automatic generation of programming voltage
US6914812B2 (en) Tunnel device level shift circuit
KR100443792B1 (ko) 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법
EP1588374B1 (en) Floating gate analog voltage feedback circuit
US6815983B2 (en) Analog floating gate voltage sense during dual conduction programming
US6847551B2 (en) Apparatus for feedback using a tunnel device
WO2004075260A2 (en) Differential floating gate circuit and method for programming
US6867622B2 (en) Method and apparatus for dual conduction analog programming
KR100198619B1 (ko) 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법
JP2000322897A (ja) 基準電圧発生回路、および基準電圧設定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150316

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 18

EXPY Expiration of term