KR100198619B1 - 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 - Google Patents

플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 Download PDF

Info

Publication number
KR100198619B1
KR100198619B1 KR1019950058876A KR19950058876A KR100198619B1 KR 100198619 B1 KR100198619 B1 KR 100198619B1 KR 1019950058876 A KR1019950058876 A KR 1019950058876A KR 19950058876 A KR19950058876 A KR 19950058876A KR 100198619 B1 KR100198619 B1 KR 100198619B1
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
cell
floating gate
programming
Prior art date
Application number
KR1019950058876A
Other languages
English (en)
Other versions
KR970051369A (ko
Inventor
이성철
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950058876A priority Critical patent/KR100198619B1/ko
Publication of KR970051369A publication Critical patent/KR970051369A/ko
Application granted granted Critical
Publication of KR100198619B1 publication Critical patent/KR100198619B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리(Flash Memory)소자에 관한 것으로, 플로팅 게이트와 플로팅 게이트 상측의 컨트롤 게이트 그리고 전원 전압(VD) 단자에 연결되는 소오스를 포함하는 메모리 셀과, 컨트롤 게이트와 플로팅 게이트가 단락(Short)되고 플로팅 게이트에 메모리 셀의 프로그래밍에 필요한 레벨의 전압(VF)이 인가되고 소오스에 전원 전압이 인가되어 메모리 셀의 프로그램 동작시에 기준이 되는 전류값을 가변하는 기준 셀과, 상기 기준 셀과 메모리 셀의 드레인 전류값을 비교 출력하는 비교기와, 상기 비교기의 비교값에 따라 상기 메모리 셀의 컨트롤 게이트에 인가되는 전압(VCG)을 스위칭하는 스위칭부로 이루어져 상기 기준 셀의 게이트 전압을 변화시키는 것에 따라 문턱 전압이 여러값을 가질 수 있으므로 상사형 메모리 소자(Analog Memory Device)나 다상태 메모리 소자(Multi-state Memory Device)에 응용 가능하며, 현재 주로 사용하고 있는 프로그램/프로그램 확인(Program/Program Verify) 알고리듬에 따른 복잡한 회로, 시간 지연 등을 개선할 수 있다.

Description

플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법
제1도(a)는 ETOX 구조의 플래쉬 메모리 소자의 구조도.
(b)는 종래의 프로그래밍 방법을 나타낸 구성도.
제2도는 본 발명의 프로그래밍 회로의 구성도.
제3도는 ETOX 구조의 플래쉬 메모리 등가 회로도.
제4도는 본 발명의 플래쉬 메모리 소자의 셀 전류 특성도.
제5도는 본 발명의 플래쉬 메모리 소자의 프로그래밍 방법을 나타낸 플로우챠트.
* 도면의 주요부분에 대한 부호의 설명
19 : 스위칭부 20 : 기준 셀
21 : 메모리 셀 22 : 비교기
23 : 컨트롤 게이트 24 : 플로팅 게이트
25 : 소오스 영역 26 : 드레인 영역
본 발명은 프래쉬 메모리(Flash Memory) 소자에 관한 것으로, 특히 기준 전압을 가변할 수 있는 기준 셀을 구성하여 메모리 소자에 원하는 문턱전압까지만 효율적으로 프로그램이 가능하도록 한 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법에 관한 것이다.
일반적으로 플래쉬 이이피롬(Flash EEPROM)은 플로팅 게이트에 행해지는 전자주입 여부에 따라 프로그램이 된 상태와 소거된 상태로 되어 정보를 기억하는 비휘발성 기억 소자이다.
이하, 첨부된 도면을 참고하여 종래의 플래쉬 메모리 소자의 프로그래밍 방법에 대하여 설명하면 다음과 같다.
제1도(a)는 ETOX 구조의 플래쉬 메모리 소자의 구조도이고, (b)는 종래의 프로그래밍 방법을 나타낸 구성도이다.
종래의 기술에 있어서는 플로팅 게이트에 전자가 주입되어진 양을 고려하지 않고, 단순히 전자가 일정량 이상 주입되면 기억되어진 상태, 그 이하로 주입되면 소거된 상태로 정의한다.
그러나 최근 상사형 메모리 소자(Analog Memory Device) 혹은 다상태 메모리 소자(Multi-state Memory Device)의 개발에 따라 플로우팅 게이트에 주입된 전자의 양에 따라 여러 단계의 문턱 전압을 정의하는 방식이 개발되고 있다.
이러한 경우 원하는 문턱 전압을 선택적으로 갖도록 하는 프로그래밍 방법이 필요하다.
이를 위해 종래의 기술에서 가장 많이 사용되는 방법으로는 동일한 펄스를 반복해서 가하는 방법을 들 수 있다.
즉, 일정한 드레인 전압을 가하고 콘트롤 게이트에 일정전압 및 폭(Width)을 갖는 펄스를 반복해서 가할 경우 가해지는 펄스의 개수에 따라 문턱 전압이 증가하게 된다.
이러한 일정펄스를 반복 인가하여 문턱 전압을 갖도록 하는 방식은 일정 횟수의 펄스인가 후에 문턱전압을 측정하고 그 측정 결과가 원하는 문턱 전압과 다를 경우 다시 인가하는 방식의 프로그램/프로그램 확인(Program/Program Verify)방식을 택하고 있다.
그러나 상기와 같은 종래의 플래쉬 메모리 소자의 프로그래밍 방법에 있어서는 원하는 문턱전압을 얻기 위하여 일정펄스를 반복적으로 인가해야 하고, 또 이를 확인하는 과정을 거쳐야 하므로 프로그램/프로그램 확인(Program/program Verify)에 필요한 회로 및 동작 알고리듬이 필요하게 된다.
그러므로 회로의 구성이 복잡하고, 프로그램에 소요되는 시간이 길어지는 문제점이 있었다.
본 발명은 상기와 같은 종래의 플래쉬 메모리 소자의 프로그래밍 방법의 문제점을 해결하기 위한 것으로, 기준 전압을 가변할 수 있는 기준 셀을 구성하여 메모리 소자에 원하는 문턱전압까지만 프로그램이 가능하도록 하여 복잡한 회로 및 검색 알고리듬이 필요없는 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 플래쉬 메모리 소자의 프로그래밍 회로는 플로팅 게이트와 플로팅 게이트상측의 컨트롤 게이트 그리고 전원 전압(VD) 단자에 연결되는 소오스를 포함하는 메모리 셀과, 컨트롤 게이트와 플로팅 게이트가 단락(Short)되고 플로팅 게이트에 메모리 셀의 프로그래밍에 필요한 레벨의 전압(VF)이 인가되고 소오스에 전원 전압이 인가되어 메모리 셀의 프로그램 동작시에 기준이 되는 전류값을 가변하는 기준 셀과, 상기 기준 셀과 메모리 셀의 드레인 전류값을 비교 출력하는 비교기와, 상기 비교기의 비교값에 따라 상기 메모리 셀의 컨트롤 게이트에 인가되는 전압(VCG)을 스위칭하는 스위칭부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법에 대하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 프로그래밍 회로의 구성도이고, 제3도는 ETOX 구조의 플래쉬 메모리의 등가 회로도이다.
본 발명의 기술은 프로그램이 되고 있는 메모리 셀의 흐르는 전류와 원하는 셀 전류를 항상 흘려주는 기준 셀(Reference Cell)의 전류를 비교하여 원하는 문턱 전압까지만 프로그래밍이 되도록 한 방식이다.
즉, 본 발명의 플래쉬 메모리의 프로그래밍 회로의 구성은 제2도에서와 같이, 프로그램되어질 메모리 셀(21)의 문턱전압에 따른 전압(VF)이 플로팅 게이트(24)에 인가되는 기준 셀(20)과, 소오스 전극이 상기 기준 셀(20)이 소오스 전극과 전원전압(VD)단자에 공통으로 연결되는 프로그램 되어질 메모리 셀(21)과, 상기 기준 셀(20)과 메모리 셀(21)의 드레인 전류값을 비교 출력하는 비교기(22)와, 상기 비교기(22)의 비교값에 따라 상기 메모리 셀(21)의 컨트롤 게이트(23)에 인가되는 전압(VCG)을 스위칭하는 스위칭부(19)를 포함하여 구성된다.
이때, 기준 셀(20)의 드레인 전류값은 비교기(22)의 -단자로 입력되고, 메모리 셀(21)의 드레인 전류값은 비교기(22)의 +단자로 입력된다.
그리고 스위칭부(19)는 NMOS 트랜지스터로 이루어져 비교기(22)의 HIGH값에 의해 VCG를 메모리 셀(21)의 컨트롤 게이트에 인가하게 된다.
그리고 기준 셀(20)과 메모리 셀(21)의 드레인 전극은 비트선 저항을 통하여 공동 접지된다.
상기와 같은 플래쉬 메모리 소자의 프로그래밍 회로에 따른 프로그래밍 방법을 플래쉬 메모리 소자의 가장 대표적인 셀인 ETOX 구조의 셀과 이의 간략화된 등가 회로(소오스/드레인의 영향을 고려하지 않은)인 제3도를 참고하여 설명하면 다음과 같다.
플로팅 게이트(24)전압 VF는 컨트를 게이트(23)전압 VCG및 플로팅 게이트(24)에 충전된 전하량 Q에 있어서, 다음과 같이 나타낼 수 있다.
●
여기서, Cpp와 Cox는 등가회로에 나타낸 컨트롤 게이트(23)와 플로팅 게이트(24), 플로팅 게이트(24)와 기판간의 충전 용량을 나타낸 것이다.
상기 식①에서 플로팅 게이트(24) 전압이 기판 표면에 반전층(Inversion Layer)을 형성시키는 전압 VT,F가 되면 이때, 컨트롤 게이트(23)에서의 프로그램 후의 문턱전압 VT,CG는 다음과 같이 나타낼 수 있다.
●
그러므로 프로그램후 문턱전압이 VT.CG가 되게 하려면 이에 필요한 전하 Q가 플로팅 게이트(24)에 필요하고 플로팅 게이트(24)에는 식①에서 나타낸 전압(VP)이 유기되어야 한다.
상기와 같은 프로그래밍 알고리듬에 의해 본 발명의 플래쉬 메모리 소자의 프로그래밍 방법에 대하여 설명하면 다음과 같다.
제4도는 본 발명의 플래쉬 메모리 소자의 셀 전류특성도이고, 제5도는 본 발명의 플래쉬 메모리 소자의 프로그래밍 방법을 나타낸 플로우챠트이다.
먼저, 프로그램 후의 원하는 메모리 셀(21)의 문턱 전압과 이에 필요한 플로팅 게이트 전하량, 그에 따른 프로그래밍 조건에서의 플로팅 게이트 전압(VP)을 상기의 식①②를 이용하여 산출한다.(501S)
이어, 기준 셀(20)의 게이트(플로팅 게이트와 컨트롤 게이트가 단락된 구조)에 산출되어진 플로팅 게이트 전압(VF)을 인가한다.(502S)
상기의 플로팅 게이트 전압(VP)에 따라 기준 셀(20)의 드레인에는 프로그램시에 필요한 원하는 전류가 계속 흐르게 된다.
그리고 메모리 셀(21)을 프로그램하기 위해 컨트롤 게이트 전압(VCG)을 메모리 셀(21)의 컨트롤 게이트에 인가하여 프로그램 동작을 시작하게 된다.(503S)
이때, 해당 셀의 전류는 초기에는 플로팅 게이트에 전하가 없다가 점차 전자가 채워지므로 전류가 제4도에서와 같이 시간이 지남에 따라 감소하게 된다.
이어, 상기 메모리 셀(21) 전류가 기준 셀(20)의 전류보다 줄어들게 되면(504S) 메모리 셀(21)의 플로팅 게이트에 원하는 전하가 충전되었음을 의미하는 것으로 비교기(22)에서 LOW 값이 출력되면 메모리 셀(21)의 컨트롤 게이트에 가해지는 전압(VCG)을 차단한다. (505S)
즉, 기준 셀(20)의 비트선 저항에 의한 전압 강하(Vref)와 프로그램을 원하는 셀의 비트선 저항 전압 강하(Vcell)를 비교하여 Vcell이 Vref보다 작아지면 비교기(22)의 출력이 낮은(Low) 상태로 변하여 프로그램되는 셀의 컨트롤 게이트에 더 이상 전압이 가해지지 않도록 한다.
상기와 같은 본 발명의 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법은 기준 셀의 기준 전류와 메모리 셀의 전류값을 비교하는 방식으로 원하는 문턱 전압까지 정확하게 프로그램시킬 수 있고, 상기 기준 셀의 게이트 전압을 변화시키는 것에 따라 문턱 전압이 여러값을 가질 수 있으므로 상사형 메모리 소자(Analog memory Device)나 다상태 메모리 소자(Multi-state Memory Device)에 응용 가능하며, 현재 주로 사용하고 있는 프로그램/프로그램 확인(Program/Program Verify) 알고리듬에 따른 복잡한 회로, 시간 지연 등을 개선할 수 있다.

Claims (6)

  1. 플로팅 게이트와 플로팅 게이트상측의 컨트롤 게이트 그리고 전원 전압(VD) 단자에 연결되는 소오스를 포함하는 메모리 셀과, 컨트롤 게이트와 플로팅 게이트가 단락(Short)되고 플로팅 게이트에 메모리 셀의 프로그래밍에 필요한 레벨의 전압(VF)이 인가되고 소오스에 전원 전압이 인가되어 메모리 셀의 프로그램 동작시에 기준이 되는 전류값을 가변하는 기준 셀과, 상기 기준 셀과 메모리 셀의 드레인 전류값을 비교 출력하는 비교기와, 상기 비교기의 비교값에 따라 상기 메모리 셀의 컨트롤 게이트에 인가되는 전압(VCG)을 스위칭하는 스위칭부를 포함하여 구성됨을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
  2. 제1항에 있어서, 기준 셀의 전류값은 비교기의 -단자로 입력되는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
  3. 제1항에 있어서, 메모리 셀의 전류값은 비교기의 +단자로 입력되는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
  4. 제1항에 있어서, 스위칭부는 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
  5. 제1항에 있어서, 기준 셀과 메모리 셀의 드레인 전극은 비트선 저항을 통하여 공통 접지되는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
  6. 전원 전압(VD) 단자에 연결되는 소오스를 포함하는 메모리 셀과 프로팅 게이트에 메모리 셀의 프로그래밍에 필요한 레벨의 전압(VF)이 인가되고 소오스에 전원 전압이 인가되는 기준 셀을 포함하는 플래쉬 메모리 소자의 데이터 프로그래밍 방법에 있어서, 프로그램 되어질 메모리 셀의 문턱 전압(VT,CG)과 그에 따른 기준 셀의 플로팅 게이트의 전하량(Q) 및 인가해야할 전압(VF)을 구하는 스텝과, 상기 기준 셀의 플로팅 게이트에 전압(VF)을 인가하고 메모리 셀의 컨트롤 게이트에 전압(VCG)을 인가하여 프로그램 동작을 시작하는 스텝과, 상기 기준 셀과 메모리 셀의 전류값을 비교하여 메모리 셀의 전류값이 기준 셀의 전류값 보다 작아지면 메모리 셀의 컨트롤 게이트에 가해지는 전압을 차단하는 스텝으로 이루어짐을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 방법.
KR1019950058876A 1995-12-27 1995-12-27 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 KR100198619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950058876A KR100198619B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058876A KR100198619B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법

Publications (2)

Publication Number Publication Date
KR970051369A KR970051369A (ko) 1997-07-29
KR100198619B1 true KR100198619B1 (ko) 1999-06-15

Family

ID=19445103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058876A KR100198619B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법

Country Status (1)

Country Link
KR (1) KR100198619B1 (ko)

Also Published As

Publication number Publication date
KR970051369A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0753859B1 (en) Method for setting the threshold voltage of a reference memory cell
EP1264315B1 (en) Reference cell trimming verification circuit
KR100635203B1 (ko) 플래쉬 메모리 장치 및 그 구동 방법
JPH11260080A (ja) 不揮発性メモリデバイスのプログラムシステム
KR980011498A (ko) 비휘발성 메모리를 프로그램하는 방법
JPH06251592A (ja) フラッシュセルにおける過剰消去の防止方法および装置
US6735125B2 (en) Nonvolatile semiconductor memory device and method of erasing the same
US6724662B2 (en) Method of recovering overerased bits in a memory device
JPH05151789A (ja) 電気的に書込・一括消去可能な不揮発性半導体記憶装置
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
US6711062B1 (en) Erase method of split gate flash memory reference cells
US5488586A (en) Method and apparatus for erasing an array of electrically erasable programmable read only memory cells
JP3225258B2 (ja) 不揮発性メモリセルのしきい値電圧検出回路及びこれを用いた不揮発性メモリセルのプログラム及び消去状態の確認方法
KR100198619B1 (ko) 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법
JP2004164700A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
US6621737B2 (en) Circuit and associated method for the erasure or programming of a memory cell
JP2002050187A (ja) しきい値電圧変更方法及び回路構造
CN111667869A (zh) 非易失性半导体存储器装置及其擦除控制电路、方法
US7012837B2 (en) Method for erasing/programming a non-volatile electrically erasable memory
US6970384B2 (en) Programming method of flash memory device
KR100614237B1 (ko) 음의 고전압 비교 회로를 구비한 플래시 메모리 장치
KR100192567B1 (ko) 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치
KR19990067410A (ko) Eeprom 프로그래밍/소거를 위해 요구되는 고전압의 자동결정 방법 및 장치
JPH09180480A (ja) 不揮発性メモリデバイス用スナッププログラミング予調整手順
KR100277809B1 (ko) 비휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee