KR970051369A - 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 - Google Patents
플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 Download PDFInfo
- Publication number
- KR970051369A KR970051369A KR1019950058876A KR19950058876A KR970051369A KR 970051369 A KR970051369 A KR 970051369A KR 1019950058876 A KR1019950058876 A KR 1019950058876A KR 19950058876 A KR19950058876 A KR 19950058876A KR 970051369 A KR970051369 A KR 970051369A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- voltage
- reference cell
- cell
- programming
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Abstract
본 발명은 플래쉬 메모리(Flash Memory) 소자에 관한 것으로, 프로그램 되어질 메모리 셀의 문턱전압에 따른 전암(VF)이 플로팅 게이트에 인가되는 기준 셀과, 소오스 전극이 상기 기준 셀의 소오스 전극과 전원전압(VD)단자에 공통으로 연결되는 프로그램 되어질 메모리 셀과, 상기 기준 셀과 메모리 셀의 드레인 전류값을 비교 출력하는 비교기와, 상기 비교기의 비교값에 따라 상기 메모리 셀의 컨트롤 게이트에 인가되는 전압(VCG)을 스위칭하는 스의칭부로 이루어져 상기 기준 셀의 게이트 전압을 변하시키는 것에 따라 문턱전압이 여러값을 가질 수 있으므로 상사형 메모리 소자(Analog Memory Device)나 다상태 메모리 소자(Multi-state Memeouy Device)에 응용 가능하며, 현재 주로 사용하고 있는 프로그램/프로그램 확인 (Program/Program Verify)알고리듬에 따른 복잡한 회로, 시간지연 등을 개선할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 프로그래밍 회로의 구성도,
제5도는 본 발명의 플래쉬 메모리 소자의 프로그래밍 방법을 나타낸 플로우챠트.
Claims (7)
- 프로그램 되어질 메모리 셀의 문턱전압에 따른 전암(VF)이 플로팅 게이트에 인가되는 기준 셀과, 소오스 전극이 상기 기준 셀의 소오스 전극과 전원전압(VD)단자에 공통으로 연결되는 프로그램 되어질 메모리 셀과, 상기 기준 셀과 메모리 셀의 드레인 전류값을 비교 출력하는 비교기와, 상기 비교기의 비교값에 따라 상기 메모리 셀의 컨트롤 게이트에 인가되는 전압(VCG)을 스위칭하는 스의칭부는 포함하여 구성됨을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
- 제1항에 있어서, 기준 셀은 컨트롤 게이트와 프로팅 게이트가 단락(Short)되어진 것을 특징으로 플래쉬 메모리 소자의 프로그래밍 회로.
- 제1항에 있어서, 기준 셀은 전류값은 비교기의 -단자로 입력되는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
- 제1항에 있어서, 메모리 셀은 전류값은 비교기의 +단자로 입력되는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
- 제1항에 있어서, 스위칭부는 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
- 제1항에 있어서, 기준 셀과 메모리 셀의 드레인 전극은 비트선 저항을 통하여 공통 접지되는것을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 회로.
- 프로그램 되어질 메모리 셀의 문턱전압에 따른 전압(VT, CG)과 그에 따른 기준 셀의 플로팅 게이트의 전하량(Q) 및 인가 해야할 전압(VF)을 구하는 스텝과, 상기 기준 셀의 프로팅 게이트에 전압(VF)을 인가하고 메모리 셀의 컨트롤 게이트에 전압(VCG)을 인가하여 프로그램 동작을 시작하는 스텝과, 상기 기준 셀과 메모리셀의 전류값을 비교하여 메모리 셀의 전류값이 기준 셀의 전류값 보다 작아지면 메모리 셀의 컨트롤 게이트에 가해지는 전압을 차단하는 스텝으로 이루어짐을 특징으로 하는 플래쉬 메모리 소자의 프로그래밍 방법..※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058876A KR100198619B1 (ko) | 1995-12-27 | 1995-12-27 | 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058876A KR100198619B1 (ko) | 1995-12-27 | 1995-12-27 | 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051369A true KR970051369A (ko) | 1997-07-29 |
| KR100198619B1 KR100198619B1 (ko) | 1999-06-15 |
Family
ID=19445103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950058876A KR100198619B1 (ko) | 1995-12-27 | 1995-12-27 | 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100198619B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950058876A patent/KR100198619B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100198619B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60100752D1 (de) | Prüfungsschaltung zum trimmen von referenzzellen | |
| KR980005018A (ko) | 불휘발성 메모리 셀과 불휘발성 메모리에서의 2진 상태 프로그래밍 방법 | |
| KR970023451A (ko) | 불휘발성 반도체 메모리 장치 | |
| KR950021713A (ko) | 반도체 집적회로장치 | |
| US4667312A (en) | Charge pump method and apparatus | |
| KR970029852A (ko) | 불휘발성 반도체 기억장치 | |
| KR890007296A (ko) | 반도체 집적회로 장치 | |
| KR970063265A (ko) | 반도체 기억 장치 | |
| CN109164863B (zh) | Sonos栅端控制电压产生电路 | |
| JP5308721B2 (ja) | レベルシフト回路 | |
| US5736891A (en) | Discharge circuit in a semiconductor memory | |
| EP0377840A2 (en) | Nonvolatile semiconductor memory device having reference potential generating circuit | |
| JP2606941B2 (ja) | 不揮発性メモリの書込み回路 | |
| KR970051369A (ko) | 플래쉬 메모리 소자의 프로그래밍 회로 및 그에 따른 프로그래밍 방법 | |
| KR960035649A (ko) | 플래쉬이이피롬셀의 문턱전압 자동 검증회로 | |
| KR100287884B1 (ko) | 반도체 메모리소자의 센싱회로 및 그를 이용한센싱방법 | |
| KR20030001611A (ko) | 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법 | |
| US6195293B1 (en) | Method and circuit of erasing a flash memory | |
| KR930009064A (ko) | Nand구조의 셀어레이를 가진 eeprom | |
| KR930020470A (ko) | 불휘발성 반도체기억장치 | |
| KR970017668A (ko) | 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터시스템 | |
| KR960042758A (ko) | 낸드형 플래쉬 메모리의 리드전압 인가 방법 | |
| KR100192581B1 (ko) | 고전압 발생회로 | |
| KR100624284B1 (ko) | 플래시 셀의 사이클링 테스트 회로 및 그 방법 | |
| KR100614237B1 (ko) | 음의 고전압 비교 회로를 구비한 플래시 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |