KR20030001611A - 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법 - Google Patents

플래쉬 메모리 장치 및 이를 이용한 프로그램 방법 Download PDF

Info

Publication number
KR20030001611A
KR20030001611A KR1020010036388A KR20010036388A KR20030001611A KR 20030001611 A KR20030001611 A KR 20030001611A KR 1020010036388 A KR1020010036388 A KR 1020010036388A KR 20010036388 A KR20010036388 A KR 20010036388A KR 20030001611 A KR20030001611 A KR 20030001611A
Authority
KR
South Korea
Prior art keywords
flash memory
memory cells
high voltage
voltage generated
pumping circuit
Prior art date
Application number
KR1020010036388A
Other languages
English (en)
Inventor
정재헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036388A priority Critical patent/KR20030001611A/ko
Publication of KR20030001611A publication Critical patent/KR20030001611A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명은 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법에 관한 것으로, 소정 비트에 해당하는 플래쉬 메모리 셀을 프로그램한 후 다음 소정 비트에 해당하는 플래쉬 메모리 셀을 프로그램하는 동안에 이전 프로그램 과정에서 불량 셀에 대한 프로그램을 재실시함으로써 프로그램 검증을 위한 디스차지 과정을 생략할 수 있어 플래쉬 메모리 셀이 프로그램 시간을 줄일 수 있는 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법이 제시된다.

Description

플래쉬 메모리 장치 및 이를 이용한 프로그램 방법{Flash memory device and method of programing using the same}
본 발명은 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법에 관한 것으로, 특히 소정 비트에 해당하는 플래쉬 메모리 셀을 프로그램한 후 다음 소정 비트에 해당하는 플래쉬 메모리 셀을 프로그램하는 동안에 이전 프로그램 과정에서 불량 셀에 대한 프로그램을 재실시함으로써 프로그램 검증을 위한 디스차지 과정을 생략할 수 있어 플래쉬 메모리 셀이 프로그램 시간을 줄일 수 있는 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법에 관한 것이다.
플래쉬 메모리 셀은 전기적으로 소거 및 프로그램이 가능한 메모리 셀로서, 전기적인 소거 및 프로그램에 의해 셀에 데이터를 저장하거나 제거하는 과정을 반복 수행한다. 이러한 플래쉬 메모리 셀을 프로그램하기 위해서는 소정의 전압을 인가하여 셀에 프로그램하고, 셀의 프로그램 상태가 양호한지를 검증하는 과정을 실시해야 한다. 플래쉬 메모리 셀을 프로그램시키기 위해서는 일반적으로 셀의 게이트에 9V 정도의 고전압을 인가하고, 셀의 드레인에 5V 정도의 고전압을 인가하며, 소오스와 기판은 접지 전압을 인가한다. 그리고, 프로그램 검증을 위해서는 셀의 게이트에 5V 정도의 고전압을 인가한다. 상기와 같이 플래쉬 메모리 셀을 프로그램 또는 소거시키기 위해서는 전원 전압으로 고전압을 생성할 수 없어 펌핑 회로를 사용하여 사용하려는 고전압을 펌핑하여 생성하게 된다.
그럼, 종래의 플래쉬 메모리 소자의 프로그램 방법을 도 1의 흐름도를 이용하여 설명하면 다음과 같다.
프로그램 명령이 인가되면(11) 셀의 게이트 및 드레인에 인가하기 위한 고전압을 생성하기 위해 펌핑 동작을 수행한다(12). 셀의 게이트와 드레인에 인가하기 위한 펌핑 동작으로 고전압이 생성되었으면 셀의 게이트 및 드레인 각각에 고전압을 인가하여 프로그램 동작을 수행한다(13). 프로그램 동작은 플래쉬 메모리 소자를 이루는 16비트를 모두 수행해야 하는데, 4비트 정도로 나누어서 실시하는 것이 일반적이다. 16비트까지 프로그램되었는지 확인하여(14) 모두 프로그램되지 않았으면, 펌핑 동작 및 프로그램 동작을 16비트가 모두 프로그램될 때까지 실시한다. 16비트에 해당하는 셀들을 프로그램한 후 셀의 게이트 및 드레인에 인가된 고전압을 디스차지한다(15). 게이트에 인가되는 고전압을 소정 전압까지 강하시킨 후 게이트에 인가하여 프로그램 검증 동작을 수행한다(16). 프로그램 검증은 플래쉬 메모리 셀의 게이트에 소정의 전압을 인가하고 이때 센싱 노드에 걸리는 전위와 기준 셀의 전위를 센스 증폭기에서 입력하고 비교하여 셀의 프로그램 상태를 검증한다. 프로그램 검증이 성공되었는지 확인하여(17) 검증이 성공되었으면 셀에 정상적으로 프로그램된 것으로 판단하여 프로그램 성공 판정하고, 프로그램 검증이 성공되지 않으면 해당 셀에 대하여 프로그램 및 검증이 성공할 때가지 상기 과정을 반복한다.
상기와 같이 수행되는 프로그램 동작은 프로그램 동작을 위한 고전압 펌핑 과정과 디스차지를 통한 프로그램 검증 과정을 통해 이루어진다. 따라서, 검증 과정을 거쳐야 하기 때문에 펌핑 전압을 디스차지하는 동안의 프로그램 시간이 소모된다. 이러한 시간 소모는 저전압 소자일수록 프로그램 효율을 증가시키기 위해 4비트 프로그램을 실시해야 하므로 더욱더 프로그램 시간이 길어지게 된다.
본 발명의 목적은 프로그램 시간을 줄일 수 있는 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법을 제공하는데 있다.
본 발명의 다른 목적은 4비트의 셀에 대하여 프로그램을 실시한 후 다음 4비트의 셀에 대하여 프로그램을 실시할 때 이전 4비트의 셀에 대하여 프로그램 검증을 동시에 실시함으로써 프로그램 시간을 줄일 수 있는 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법을 제공하는데 있다.
도 1은 종래의 플래쉬 메모리 장치의 프로그램 방법을 설명하기 위한 흐름도.
도 2는 본 발명에 따른 프로그램을 위한 플래쉬 메모리 장치의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
21 : 제 1 펌핑 회로22 : 제 2 펌핑 회로
23 : 4비트 제어 블럭24 : 제 1 래치 수단
25 : 기준 셀26 : 제 2 래치 수단
SA1 내지 SA16 : 제 1 내지 제 16 센스 증폭기
M1 내지 M16 : 제 1 내지 제 16 플래쉬 메모리 셀
N1 내지 N16 : 제 1 내지 제 16 NMOS 트랜지스터
본 발명에 따른 플래쉬 메모리 장치는 제 1 및 제 2 고전압을 생성하기 위한 제 1 및 제 2 펌핑 회로와, 상기 제 2 펌핑 회로로부터 생성된 상기 제 2 고전압을 입력하고, 소정 비트에 해당하는 다수의 플래쉬 메모리 셀을 선택하기 위한 제어 수단과, 상기 제 1 펌핑 회로로부터 생성된 상기 제 1 고전압을 각각 게이트 입력으로 하고, 상기 제 2 펌핑 회로로부터 생성된 상기 제 2 고전압을 각각 드레인 입력으로 하여 프로그램이 수행되는 다수의 플래쉬 메모리 셀과, 상기 제 1 펌핑 회로로부터 생성된 상기 제 1 고전압에 따라 상기 제 2 펌핑 회로로부터 생성된 상기제 2 고전압을 상기 다수의 플래쉬 메모리 셀의 드레인에 인가하기 위한 다수의 스위칭 수단과, 상기 제어 수단으로부터 상기 다수의 플래쉬 메모리 셀의 정보를 저장하기 위한 제 1 래치 수단과, 상기 제 1 래치 수단의 출력에 따라 상기 다수의 플래쉬 메모리 셀 각각과 기준 셀을 비교하여 상기 다수의 플래쉬 메모리 셀 각각의 상태를 센싱하기 위한 다수의 센스 증폭기와, 상기 다수의 센스 증폭기의 출력 정보를 저장하고, 이를 상기 제어 수단에 전달하여 이후 프로그램되지 않은 플래쉬 메모리 셀을 재프로그램하기 위해 이용하기 위한 제 2 래치 수단을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 플래쉬 메모리 장치를 이용한 프로그램 방법은 다수의 플래쉬 메모리 셀 각각의 게이트에 제 1 펌핑 회로에서 생성된 제 1 고전압을 인가하고, 각각의 드레인에 제 2 펌핑 회로에서 생성된 제 2 고전압을 제어 수단을 통하여 인가하여 제 1 비트에 해당하는 다수의 플래쉬 메모리 셀을 프로그램시키는 단계와, 상기 제어 수단으로부터 프로그램되는 상기 플래쉬 메모리 셀의 정보를 제 1 래치 수단에서 저장하는 단계와, 상기 제 1 래치 수단의 출력에 의해 다수의 센스 증폭기를 인에이블시키고 상기 센스 증폭기가 상기 다수의 플래쉬 메모리 셀의 상태를 기준 셀과 비교하여 센싱하는 단계와, 상기 센스 증폭기의 출력 정보를 제 2 래치 수단에서 저장하는 단계와, 상기 제 2 비트에 해당하는 다수의 플래쉬 메모리 셀을 프로그램하는 동안에 상기 제 2 래치 수단에 저장된 상기 센스 증폭기의 출력 정보를 이용하여 상기 제 1 비트의 프로그램 불량 셀을 재프로그램시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 장치의 회로도로서, 그 구성을 설명하면 다음과 같다.
제 1 펌핑 회로(21)는 4비트에 해당하는 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)을 프로그램시키기 위해 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)의 각 게이트에 인가하기 위한 고전압을 생성하고, 제 1 내지 제 16 NMOS 트랜지스터(N1 내지 N16)를 구동시키기 위해 제 1 내지 제 16 NMOS 트랜지스터(N1 내지 N16)의 각 게이트에 인가하기 위한 고전압을 생성한다. 제 2 펌핑 회로(22)는 4비트에 해당하는 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)을 프로그램시키기 각 드레인에 인가하기 위한 고전압을 생성한다. 제 2 펌핑 회로(22)에서 생성된 고전압은 4비트 제어 블럭(23)으로 인가되고, 제 1 내지 제 16 NMOS 트랜지스터(N1 내지 N16)를 통해 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)의 드레인에 인가된다. 4비트 제어 블럭(23)은 제 2 펌핑 회로(22)로부터 공급된 고전압을 제 1 내지 제 16 NMOS 트랜지스터(N1 내지 N16)를 통해 4비트에 해당하는 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)의 비트라인에 고전압을 인가한다. 제 1 래치 수단(24)은 4비트 제어 블럭(23)을 통해 프로그램되는 플래쉬 메모리 셀의 정보를 저장하고, 이 정보를 이용하여 제 1 내지 제 16 센스 증폭기(SA1 내지 SA16)를 인에이블시킨다. 제 1 내지 제 16 센스 증폭기(SA1 내지 SA16)는 제 1 래치 수단(24)의 출력에 따라 인에이블되어 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)의 상태를 기준 셀(25)과 비교하여 센싱한다. 제 2 래치 수단(26)은 제 1 내지 제 6 센스증폭기(SA1 내지 SA16)의 센싱 결과를 저장하고, 이 정보를 4비트 제어 블럭(23)에 인가하여 이후 검증을 실시할 때 이용되도록 한다.
상기와 같이 구성되는 본 발명에 따른 프로그램을 위한 플래쉬 메모리 장치의 구동 방법을 설명하면 다음과 같다.
제 1 펌핑 회로(21)에서는 플래쉬 메모리 셀을 프로그램시키기 위한 고전압을 생성하여 4비트에 해당하는 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16) 각각의 게이트에 인가한다. 한편, 제 1 펌핑 회로(21)에서 생성된 고전압은 제 1 내지 제 16 NMOS 트랜지스터(N1 내지 N16)의 게이트로 인가되어 이들을 턴온시킨다. 그리고, 제 2 펌핑 회로(22)에서 생성된 고전압은 4비트 제어 블럭(23)으로 인가된다. 4비트 제어 블럭(23)은 턴온된 제 1 내지 제 16 NMOS 트랜지스터(N1 내지 N16)를 통해 제 2 펌핑 회로(22)에서 생성된 고전압을 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)의 비트라인으로 공급한다. 이에 의해 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)은 프로그램된다. 제 1 래치 수단(24)은 4비트 제어 블럭(23)으로부터의 프로그램 정보를 저장하고, 이를 이용하여 제 1 내지 제 16 센스 증폭기(SA1 및 SA16)를 인에이블시킨다. 제 1 내지 제 16 센스 증폭기(SA1 내지 SA16)는 제 1 래치 수단(24)의 출력 신호에 따라 인에이블되어 제 1 내지 제 16 플래쉬 메모리 셀(M1 내지 M16)의 상태를 기준 셀(25)과 비교하여 센싱하고, 그 결과를 출력한다. 제 2 래치 수단(26)은 제 1 내지 제 16 센스 증폭기(SA1 내지 SA16)의 출력 정보를 저장한다. 제 2 래치 수단(26)에 저장되는 정보는 제 1 내지 제 16 센스증폭기(SA1 내지 SA16)의 센싱 결과 실패한 셀의 정보를 저장한다.
상기와 같은 4비트 해당하는 플래쉬 메모리 셀을 프로그램 및 검증한 후 다음 4비트에 해당하는 플래쉬 메모리 셀을 프로그램하는 과정에서 상기 제 2 래치 수단(26)의 정보를 이용하여 프로그램 및 검증에 실패한 셀에 대하여 프로그램을 재실시한다. 상기와 같은 과정을 16비트에 해당하는 플래쉬 메모리 셀을 프로그램 및 검증할 때까지 실시한다.
그런데, 상기와 같은 플래쉬 메모리 셀의 프로그램중에 검증을 가능하게 하기 위해 검증을 9V에서 할 수 있도록 기준 셀의 문턱 전압을 조절해주어야 한다.
상술한 바와 같이 본 발명에 의하면 소정 비트에 해당하는 플래쉬 메모리 셀을 프로그램한 후 다음 소정 비트에 해당하는 플래쉬 메모리 셀을 프로그램하는 도중에 이전 프로그램 과정에서 불량 셀에 대한 프로그램을 재실시함으로써 프로그램 검증을 위한 디스차지 과정을 생략할 수 있어 플래쉬 메모리 셀이 프로그램 시간을 줄일 수 있다.

Claims (4)

  1. 제 1 및 제 2 고전압을 생성하기 위한 제 1 및 제 2 펌핑 회로와,
    상기 제 2 펌핑 회로로부터 생성된 상기 제 2 고전압을 입력하고, 소정 비트에 해당하는 다수의 플래쉬 메모리 셀을 선택하기 위한 제어 수단과,
    상기 제 1 펌핑 회로로부터 생성된 상기 제 1 고전압을 각각 게이트 입력으로 하고, 상기 제 2 펌핑 회로로부터 생성된 상기 제 2 고전압을 각각 드레인 입력으로 하여 프로그램이 수행되는 다수의 플래쉬 메모리 셀과,
    상기 제 1 펌핑 회로로부터 생성된 상기 제 1 고전압에 따라 상기 제 2 펌핑 회로로부터 생성된 상기 제 2 고전압을 상기 다수의 플래쉬 메모리 셀의 드레인에 인가하기 위한 다수의 스위칭 수단과,
    상기 제어 수단으로부터 상기 다수의 플래쉬 메모리 셀의 정보를 저장하기 위한 제 1 래치 수단과,
    상기 제 1 래치 수단의 출력에 따라 상기 다수의 플래쉬 메모리 셀 각각과 기준 셀을 비교하여 상기 다수의 플래쉬 메모리 셀 각각의 상태를 센싱하기 위한 다수의 센스 증폭기와,
    상기 다수의 센스 증폭기의 출력 정보를 저장하고, 이를 상기 제어 수단에 전달하여 이후 프로그램되지 않은 플래쉬 메모리 셀을 재프로그램하기 위해 이용하기 위한 제 2 래치 수단을 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 제 1 항에 있어서, 상기 스위칭 수단은 상기 다수의 플래쉬 메모리 셀의 각각의 드레인 단자와 상기 제어 수단 사이에 접속되어 상기 제 1 펌핑 회로로부터 생성된 제 1 고전압에 따라 구동되는 다수의 NMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 제 1 항에 있어서, 상기 기준 셀의 문턱 전압은 9V인 것을 특징으로 하는 플래쉬 메모리 장치.
  4. 다수의 플래쉬 메모리 셀 각각의 게이트에 제 1 펌핑 회로에서 생성된 제 1 고전압을 인가하고, 각각의 드레인에 제 2 펌핑 회로에서 생성된 제 2 고전압을 제어 수단을 통하여 인가하여 제 1 비트에 해당하는 다수의 플래쉬 메모리 셀을 프로그램시키는 단계와,
    상기 제어 수단으로부터 프로그램되는 상기 플래쉬 메모리 셀의 정보를 제 1 래치 수단에서 저장하는 단계와,
    상기 제 1 래치 수단의 출력에 의해 다수의 센스 증폭기를 인에이블시키고 상기 센스 증폭기가 상기 다수의 플래쉬 메모리 셀의 상태를 기준 셀과 비교하여 센싱하는 단계와,
    상기 센스 증폭기의 출력 정보를 제 2 래치 수단에서 저장하는 단계와,
    상기 제 2 비트에 해당하는 다수의 플래쉬 메모리 셀을 프로그램하는 동안에 상기 제 2 래치 수단에 저장된 상기 센스 증폭기의 출력 정보를 이용하여 상기 제 1 비트의 프로그램 불량 셀을 재프로그램시키는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 장치를 이용한 소거 방법.
KR1020010036388A 2001-06-25 2001-06-25 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법 KR20030001611A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036388A KR20030001611A (ko) 2001-06-25 2001-06-25 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036388A KR20030001611A (ko) 2001-06-25 2001-06-25 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20030001611A true KR20030001611A (ko) 2003-01-08

Family

ID=27711032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036388A KR20030001611A (ko) 2001-06-25 2001-06-25 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20030001611A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453853B1 (ko) * 2001-08-28 2004-10-20 삼성전자주식회사 저전압 불 휘발성 반도체 메모리 장치 및 그것의 독출 방법
KR100585628B1 (ko) * 2005-01-24 2006-06-07 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 구동방법
KR100697142B1 (ko) * 2003-05-09 2007-03-20 가부시끼가이샤 도시바 반도체 기억 장치
KR100713992B1 (ko) * 2006-05-12 2007-05-04 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
KR100823175B1 (ko) * 2007-02-27 2008-04-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US7394700B2 (en) 2005-06-17 2008-07-01 Samsung Electronics Co., Ltd. Programming methods for a nonvolatile memory device using a Y-scan operation during a verify read operation
US7489557B2 (en) 2006-12-13 2009-02-10 Samsung Electronics Co., Ltd. Methods for reducing write time in nonvolatile memory devices and related devices
US7672170B2 (en) 2007-01-25 2010-03-02 Samsung Electronics Co., Ltd Flash memory device and program method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453853B1 (ko) * 2001-08-28 2004-10-20 삼성전자주식회사 저전압 불 휘발성 반도체 메모리 장치 및 그것의 독출 방법
KR100697142B1 (ko) * 2003-05-09 2007-03-20 가부시끼가이샤 도시바 반도체 기억 장치
KR100585628B1 (ko) * 2005-01-24 2006-06-07 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 구동방법
US7394700B2 (en) 2005-06-17 2008-07-01 Samsung Electronics Co., Ltd. Programming methods for a nonvolatile memory device using a Y-scan operation during a verify read operation
KR100713992B1 (ko) * 2006-05-12 2007-05-04 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
US7489557B2 (en) 2006-12-13 2009-02-10 Samsung Electronics Co., Ltd. Methods for reducing write time in nonvolatile memory devices and related devices
US7672170B2 (en) 2007-01-25 2010-03-02 Samsung Electronics Co., Ltd Flash memory device and program method thereof
KR100823175B1 (ko) * 2007-02-27 2008-04-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것을 포함한 메모리 시스템

Similar Documents

Publication Publication Date Title
JP4652319B2 (ja) プログラム及び消去検証機能を有する非揮発性半導体メモリ装置
US8189388B2 (en) Fuse circuit and flash memory device having the same
US7072221B2 (en) Flash memory device and method for driving the same
KR100287545B1 (ko) 불 휘발성 반도체 메모리 장치
JP2755936B2 (ja) ブロック単位でストレス印加可能なストレス電圧印加回路
KR960005370B1 (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
KR100875006B1 (ko) 플래시 메모리 장치 및 프로그램 전압 제어 방법
US6906952B2 (en) Nonvolatile semiconductor memory device and data writing method therefor
US20020126529A1 (en) Memory with row redundancy
US6404680B1 (en) Circuit to check overerasing of repair fuse cells
US8406061B2 (en) Semiconductor memory apparatus
KR20030001611A (ko) 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법
KR100296329B1 (ko) 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
KR0182868B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
US8296499B2 (en) Flash memory device and program method thereof
KR20080038924A (ko) 플래시 메모리 소자의 프로그램 동작 검출 회로
KR19980018548A (ko) 비휘발성 메모리
KR100321166B1 (ko) 불휘발성메모리를이용한자동리페어회로
US6208558B1 (en) Acceleration circuit for fast programming and fast chip erase of non-volatile memory
KR100687396B1 (ko) 플래쉬 메모리 장치
KR100463585B1 (ko) 플래쉬메모리의센스앰프
KR100217918B1 (ko) 플래쉬 메모리 장치
KR100541165B1 (ko) 플래쉬 메모리 소자의 프로그램 및 소거 검증 방법
KR20090000379A (ko) 고전압 발생회로 및 이를 구비한 플래시 메모리 소자
KR100368308B1 (ko) 플래시 이이피롬의 워드라인 리페어 제어회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination