KR100321166B1 - 불휘발성메모리를이용한자동리페어회로 - Google Patents

Abstract

본 발명의 목적은 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서, 퓨즈 대신에불휘발성메모리(Non-Volatile Memory)를 사용하여 라이트/리드 테스트시에 리페어 모드신호를 인에이블시켜 자동으로 리페어를 실시하도록 하는불휘발성메모리를 이용한 자동 리페어회로를 제공함에 있다. 이와 같은 발명의 목적을 달성하기 위한 수단은 외부에서 입력되는 리페어 요청신호와 리페어 모드신호 및 리페어 전압에 의해 제1 내지 제4 리페어 전압(F1-F4)을 발생하여 리페어신호의 레벨을 제어하는 제어수단과; 프리차지신호에 의해 스위칭되어 전원전압을 리페어신호로 제공하는 스위칭수단과; 상기 제어수단에 의해 제어된 상기 스위칭수단에서 제공된 리페어신호를 기억시켜 출력라인을 거쳐 출력하는불휘발성메모리부를 포함하여 구성된다.

Description

불휘발성 메모리를 이용한 자동 리페어회로

본 발명은 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는불휘발성메모리를 이용한 자동 리페어회로에 있어서, 특히 퓨즈 대신에불휘발성메모리(Non-Volatile Memory)를 사용하여 라이트/리드 테스트시에리페어 모드신호를 인에이블시켜 자동으로 리페어를 실시하도록 하는불휘발성메모리를 이용한 자동 리페어회로에 관한 것이다.

도 1은 종래의 리페어회로이다.

도 1에 도시된 바와 같이, 종래의 리페어회로는 프리차지신호(precharge)에 의해 스위칭되어 전원전압(VCC)을 공급하는 피모스 트랜지스터(PM1)와, 외부에 의해 절단(cutting)되어 상기 피모스 트랜지스터(PM1)에서 공급된 전원전압(VCC)을 리페어신호로 출력라인(out)을 거쳐 출력하는 퓨즈(F1-F4)와, 입력되는 어드레스신호(addr0-addr3)에 의해 스위칭되어 상기 퓨즈(F1-F4)를 거친 전압을 접지시키는 엔모스 트랜지스터(NM1-NM4)로 구성된다.

이와 같이 구성된 종래의 리페어회로의 동작을 상세히 설명하면 다음과 같다.

먼저, 피모스 트랜지스터(PM1)의 게이트에 로우상태의 프리차지신호(precharge)가 입력되면 피모스 트랜지스터(PM1)는 턴-온되어 전원전압(VCC)을 리페어신호로 출력라인(out)을 거쳐 출력하게 된다.

이때, 어드레스신호(addr0-addr3)가 엔모스 트랜지스터(NM1-NM3)의 각 게이트에 입력되면,상기 출력라인(out)를 거쳐 출력되는 하이상태의 리페어신호는 상기 퓨즈(F1-F4) 및 엔모스 트랜지스터(NM1-NM3)를 순차 거쳐 접지되므로, 출력라인(out)을 거쳐 로우상태의 리페어신호가 출력되게 된다.

이때, 리페어가 실시되면, 즉 외부에 의해 상기 퓨즈(F1-F3)가 절단된 후, 리페어된 어드레스신호가 입력되면, 상기 리페어신호는 로우상태로 바뀌지 않고 하이상태를 유지하게 된다.

정상 동작상태에서 어드레스 입력시에 상기 리페어신호가 하이상태를 유지하면, 메모리의 경우 정상적인 로우(row,워드라인)이나 컬럼(column,비트라인) 대신에 스페어(spare) 워드라인이나 스페어 비트라인이 동작하게 된다. 이것이 일반적인 리페어 과정이다.

그러나, 종래의 리페어회로는 리페어시에 퓨즈를 물리적으로 절단시켜 리페어를 실시함으로 인해서 리페어시에 시간이 많이 소모되며, 디바이스에 손상을 입힐 수 있고, 또한 퓨즈를 1회 사용으로 더 이상 사용할 수 없으며, 퓨즈를 일일이 찾아서 리페어를 해야하는 번거로운 작업이 필요하다는 문제점이 있었다.

따라서, 본 발명의 목적은 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서, 퓨즈 대신에불휘발성메모리를 사용하여 라이트/리드 테스트시에 리페어 모드신호를 인에이블시켜 자동으로 리페어를 실시하도록 하는불휘발성메모리를 이용한 자동 리페어회로를 제공함에 있다.

도 1은 종래의 리페어 회로도.

도 2는 본 발명의 제1 실시예에 의한불휘발성메모리를 이용한 자동 리페어회로도.

도 3은 본 발명의 제2 실시예에 의한불휘발성메모리를 이용한 자동 리페어회로도.

도 4는 도 2 및 도 3에서의 비교기의 상세 회로도.

(도면의 주요부분에 대한 부호의 설명)

100 : 비교부 200 : 제어부

201 : 리페어신호 발생부 202 : 리페어전압 전달부

300 :불휘발성메모리부

이와 같은 발명의 목적을 달성하기 위한 수단은 외부에서 입력되는 리페어 요청신호와 리페어 모드신호 및 리페어 전압에 의해 제1 내지 제2 리페어 전압을 발생하여 리페어신호의 레벨을 제어하는 제어수단과; 프리차지 신호에 의해 스위칭되어 전원전압을 리페어신호로 제공하는 스위칭수단과; 상기 제어수단에 의해 제어된 상기 스위칭수단에서 제공된 리페어 신호를 출력라인을 거쳐 출력하는 불휘발성 메모리부를 포함하여 구성된다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명의 제1 실시예에 의한불휘발성메모리를 이용한 자동 리페어회로이다.

도 2에 도시된 바와 같이,불휘발성메모리를 이용한 자동 리페어회로는 리드 데이터(READ_DATA)와 라이트 데이터(WRITE_DATA)를 비교하고, 그 비교결과에 따라 리페어 요청신호를 발생하는 비교부(100)와, 상기 비교부(100)에서 발생된 리페어 요청신호와 리페어 모드신호(REPAIR_MODE) 및 리페어 전압(Repair_Voltage)에 의해 제1 내지 제4 리페어 전압(F1-F4)을 발생하여 리페어신호의 레벨을 제어하는 제어부(200)와, 프리차지신호(precharge)에 의해 스위칭되어 전원전압(VCC)을 리페어신호로 제공하는 엔모스 트랜지스터(NM5)와, 상기 제어부(200)에 의해 제어된 상기 엔모스 트랜지스터(NM5)에서 제공된 리페어신호를 출력라인(out)을 거쳐 출력하는불휘발성메모리부(300)로 구성된다.

상기 제어부(200)는 상기 비교부(100)에서 발생된 리페어 요구신호와 리페어 모드신호(REPAIR_MODE)를 논리 연산하여 리페어 제어신호(REPAIR)를 발생하는 리페어신호 발생부(201)와, 상기 리페어신호 발생부(201)에서 발생된 리페어신호(REPAIR), 어드레스신호(addr0-addr3) 및 리페어 전압(Repair_Voltage)에 의해 리페어신호의 레벨을 제어하기 위한 제1 내지 제4 리페어 전압을 선택적으로 전달하는 리페어전압 전달부(202)로 구성된다.

상기 리페어신호 발생부(201)는 낸드 게이트(ND1)로 구성된다.

상기 리페어전압 전달부(202)는 리페어 제어신호(REPAIR)에 의해 제어되어 어드레스신호(addr0)가 출력라인(F1)으로 전달되는 것을 단속되는 엔모스 트랜지스터(NM203)와, 리페어 전압(Repair_Voltage)이 출력라인(F1)으로 전달되는 것을 단속하는 엔모스 트랜지스터(NM202)와, 전원전압에 의해 작동되어 어드레스신호(addr0)를 전달하여 엔모스 트랜지스터(NM202)를 작동시키는 엔모스트랜지스터(NM201)와, 리페어 제어신호(REPAIR)에 의해 제어되어 어드레스신호(addr1)가 출력라인(F2)으로 전달되는 것을 단속되는 엔모스 트랜지스터(NM206)와, 리페어 전압(Repair_Voltage)이 출력라인(F2)으로 전달되는 것을 단속하는 엔모스 트랜지스터(NM205)와, 전원전압에 의해 작동되어 어드레스신호(addr1)를 전달하여 엔모스 트랜지스터(NM205)를 작동시키는 엔모스트랜지스터(NM204)와, 리페어 제어신호(REPAIR)에 의해 제어되어 어드레스신호(addr2)가 출력라인(F3)으로 전달되는 것을 단속되는 엔모스 트랜지스터(NM209)와, 리페어 전압(Repair_Voltage)이 출력라인(F3)으로 전달되는 것을 단속하는 엔모스 트랜지스터(NM208)와, 전원전압에 의해 작동되어 어드레스신호(addr2)를 전달하여 엔모스 트랜지스터(NM208)를 작동시키는 엔모스트랜지스터(NM207)와, 리페어 제어신호(REPAIR)에 의해 제어되어 어드레스신호(addr3)가 출력라인(F4)으로 전달되는 것을 단속되는 엔모스 트랜지스터(NM212)와, 리페어 전압(Repair_Voltage)이 출력라인(F4)으로 전달되는 것을 단속하는 엔모스 트랜지스터(NM211)와, 전원전압에 의해 작동되어어드레스신호(addr3)를 전달하여 엔모스 트랜지스터(NM211)를 작동시키는 엔모스트랜지스터(NM210)로 구성된다.

상기불휘발성메모리부(300)는 드레인에 상기 엔모스 트랜지스터(NM5)의 드레인이 공통 연결되고, 각각의 게이트에 상기 제어부(200)에서 발생된 제1 내지 제4 리페어 전압이 각각 공급되고, 소스에 접지단자가 공통 연결되는불휘발성메모리(301,302,303,304)로 구성된다.

도 3은 본 발명의 제2 실시예에 의한불휘발성메모리를 이용한 자동 리페어회로이다.

도 3에 도시된 바와 같이, 제2 실시예에서의 리페어신호 발생부(201)는 상기 비교부(100)에서 발생된 리페어 요구신호(REPAIR_req)와 리페어 모드신호(REPAIR_MODE)를 입력하는 낸드 게이트(ND200)와, 상기 낸드 게이트(ND200)의 출력신호를 인버팅하는 인버터(IN200)로 구성된다.

제2 실시예에서의 리페어전압 전달부(202)는 상기 리페어신호 발생부(201)에서 발생된 리페어 제어신호(REPAIR)가 일측단자에 인가되고, 어드레스신호(addr0)가 타측단자에 인가되는 낸드 게이트(ND201)와, 소스에 상기 낸드 게이트(ND201)의 일측단자가 연결되고, 게이트에 상기 낸드 게이트(ND201)의 출력단자가 연결되는 피모스 트랜지스터(PM300)과, 드레인에 상기 낸드 게이트(ND201)의 타측단자가 연결되고, 게이트에 상기 피모스 트랜지스터(PM300)의 게이트가 연결되며, 소스에 상기 피모스 트랜지스터(PM300)의 드레인이 연결되는 엔모스 트랜지스터(NM300)와,

상기 리페어신호 발생부(201)에서 발생된 리페어 제어신호(REPAIR)가 일측단자에 인가되고, 어드레스신호(addr1)가 타측단자에 인가되는 낸드 게이트(ND202)와, 소스에 상기 낸드 게이트(ND202)의 일측단자가 연결되고, 게이트에 상기 낸드 게이트(ND202)의 출력단자가 연결되는 피모스 트랜지스터(PM301)과, 드레인에 상기 낸드 게이트(ND202)의 타측단자가 연결되고, 게이트에 상기 피모스 트랜지스터(PM301)의 게이트가 연결되며, 소스에 상기 피모스 트랜지스터(PM301)의 드레인이 연결되는 엔모스 트랜지스터(NM301)와, 상기 리페어신호 발생부(201)에서 발생된 리페어 제어신호(REPAIR)가 일측단자에 인가되고, 어드레스신호(addr2)가 타측단자에 인가되는 낸드 게이트(ND203)와, 소스에 상기 낸드 게이트(ND203)의 일측단자가 연결되고, 게이트에 상기 낸드 게이트(ND203)의 출력단자가 연결되는 피모스 트랜지스터(PM302)과, 드레인에 상기 낸드 게이트(ND203)의 타측단자가 연결되고, 게이트에 상기 피모스 트랜지스터(PM302)의 게이트가 연결되며, 소스에 상기 피모스 트랜지스터(PM302)의 드레인이 연결되는 엔모스 트랜지스터(NM302)와, 상기 리페어신호 발생부(201)에서 발생된 리페어 제어신호(REPAIR)가 일측단자에 인가되고, 어드레스신호(addr3)가 타측단자에 인가되는 낸드 게이트(ND204)와, 소스에 상기 낸드 게이트(ND204)의 일측단자가 연결되고, 게이트에 상기 낸드 게이트(ND204)의 출력단자가 연결되는 피모스 트랜지스터(PM303)과, 드레인에 상기 낸드 게이트(ND204)의 타측단자가 연결되고, 게이트에 상기 피모스 트랜지스터(PM303)의 게이트가 연결되며, 소스에 상기 피모스 트랜지스터(PM303)의 드레인이 연결되는 엔모스 트랜지스터(NM303)로 구성된다.

상기 제1 실시예 및 제2 실시예에서의 상기 비교부(100)는 라이트데이터(WRITE_DATA)와 리드 데이터(READ_DATA)를 입력하는 낸드 게이트(ND101)과, 라이트 데이터(WRITE_DATA)와 리드 데이터(READ_DATA)를 입력하는 노아 게이트(NOR101)와, 상기 낸드 게이트(ND101)의 출력신호와 상기 노아 게이트(NOR101)의 출력신호를 입력하여 리페어 요구신호(REPAIR_req)를 발생하는 낸드 게이트(ND102)로 구성된다.

이와 같이 구성된 본 발명의 제1,제2 실시예에 의한불휘발성메모리를 이용한 자동 리페어회로의 동작을 설명하면 다음과 같다.

먼저, 본 발명은 퓨즈대신에불휘발성메모리부(300)가 사용되었으며, 제어부(200)가 추가되었다. 그 제어부(200)는 어떤불휘발성메모리가 사용되었냐에 따라 달라질 수 있다.

예를 들어,불휘발성메모리에 플래쉬 메모리가 사용될 때, PROM이 사용될 때, EPROM이 사용될 때, EEPROM이 사용될 때 제어부(200)의 회로 구성이 달라 질 수 있으며, 각각불휘발성메모리의 문턱전압(Threshold Voltage)을 높이는 방법에 귀속된다.

종래의 출력전압과 같은 출력결과를 얻기 위해서는 퓨즈를 절단하는 대신 각각의불휘발성메모리부(300)에서 각불휘발성메모리(301,302,303,304)의 문턱전압을 높여주면 된다.

도 2 및 도 3에 도시된 본 발명은 라이트 동작과 리드 동작을 한번씩 실행시킨 후, 리페어 모드신호(REPAIR_MODE)를 인에이블시키면 자동으로 리페어가 이루어진다.

이를 보다 상세하게 설명하면 다음과 같다.

먼저, 라이트 동작을 실시한다. 그러면 라이트 데이터 래치에 라이트 데이터가 래치되게 된다. 그 후 리드 동작을 실시하면 메모리에 저장되 있는 데이터가 리드된다. 이 데이터는 리드 데이터 래치에 저장된다.

이 때에 리페어 모드신호(REPAIR_MODE)가 인에이블되고, 그 후 비교부(100)에서 라이트 데이터(WRITE_DATA)와 리드 데이터(READ_DATA)를 비교하여 같으면 다음 어드레스를 라이트/리드 동작이 넘어가고, 다르면 그 어드레스를 리페어하기 위해 제어부(200)가불휘발성메모리부(300)을 제어하여 그 불휘발성 메모리부(300)에서 각불휘발성메모리(301,302,303,304)의 문턱전압을 높게 하며 이것으로 이 어드레스에 대한 리페어는 완료된다.

한편, 상기 비교부(100)에서 발생되는 리페어 요구신호(REPAIR_req)를 외부에서 강제로 인에이블시키거나 디세이블시킬 수 있다.

도 2에서의 제어부(200)는 리페어 요구신호(REPAIR_req)와 리페어 모드신호(REPAIR_MODE)가 동시에 인에이블되어야 실제로 리페어를 실시하기 위한 신호인 리페어 제어신호(REPAIR)가 인에이블된다.

상기 리페어 모드신호(REPAIR_MODE)는 내부회로에서 발생시킬 수도 있다.

도 3에서 이 제어부(200)는 실제 리페어시에 비휘발성 메모리부(300)에서의 각각의불휘발성메모리(301,302,303,304)의 문턱전압을 높이기 위해 사용되는 전압인 리페어전압(Repair_Voltage)을 리페어 어드레스(addr0-addr3)가 입력되을 때, 그 어드레스를 담당하는불휘발성메모리(301,302,303,304)으로 전달하게 한다.

리페어 전압(Repair_Voltage)은 어떤 종류의불휘발성메모리을 사용하는 가에 따라 달라질 수 있으며, 흔히 구동전압 이상의 높은 전압이 요구된다.불휘발성메모리에서는 보통 리페어 전압(Repair_Voltage)을 프로그래머블 전압(programable voltage)라고 한다.

상기 어드레스는 리페어시에는 프로그램밍 전압으로 입력되고, 정상 동작시에는 일반 구동전위로 입력된다.

본 발명은 퓨즈 대신에불휘발성메모리를 사용함으로써 테스트와 리페어시에 퓨즈를 끊기 위한 추가의 장비가 필요치 않으며, 라이트/리드 동작만으로 리페어가 가능함으로 기존의 리페어 회로 보다 빠른 시간내에 리페어가 가능하다.

또한, 본 발명은 물리적인 손상을 주는 것이 아니므로 디바이스에 리페어로 인한 또 다른 문제점을 줄일 수 있어 수율을 높일 수 있다.

Claims (8)

1. 제어수단과, 비교수단과, 스위칭수단 및 불휘방성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서, 상기 비교수단은,

   라이트 데이터와 리드 데이터를 입력하는 제1 낸드 게이트와;

   라이트 데이터와 리드 데이터를 입력하는 노아 게이트와;

   상기 낸드 게이트의 출력신호와 상기 노아 게이트의 출력신호를 입력하여 리페어 요구신호를 발생하는 제2 낸드 게이트로 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.
2. 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서,

   리드데이터 및 라이트 데이터를 논리 연산하여 리페어 모드신호 발생하여 상기 제어수단에 인가하는 리페어 모드신호 발생수단을 더 포함하여 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.
3. 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서, 상기 제어수단은

   리페어 요구신호와 리페어 모드신호를 논리 연산하여 리페어 제어신호를 발생하는 리어신호 발생수단과;

   상기 리페어신호 발생수단에서 발생된 리페어 제어신호, 어드레스신호 및 리페어 전압에 의해 리페어신호의 레벨을 제어하기 위한 다수의 리페어전압을 전달하는 리페어전압 전달수단으로 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.
4. 제3항에 있어서, 상기 리페어신호 발생수단은

   리페어 요구신호와 리페어 모드신호를 입력하는 낸드 게이트와;

   상기 낸드 게이트의 출력신호를 인버팅하는 인버터로 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.
5. 제3항에 있어서, 상기 리페어전압 전달수단은

   리페어 제어신호에 의해 제어되어 어드레스신호가 출력라인으로 전달되는 것을 단속되는 제1 엔모스 트랜지스터와;

   리페어 전압이 출력라인으로 전달되는 것을 단속하는 제2 엔모스 트랜지스터와;

   전원전압에 의해 작동되어 어드레스신호를 전달하여 상기 제2 엔모스 트랜지스터를 작동시키는 제3 엔모스트랜지스터로 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.
6. 제3항에 있어서, 상기 리페어전압 전달수단은

   상기 리페어 제어신호 발생수단에서 발생된 리페어 제어신호가 일측단자에 인가되고, 어드레스신호가 타측단자에 인가되는 낸드 게이트와;

   소스에 상기 낸드 게이트의 일측단자가 연결되고, 게이트에 상기 낸드 게이트의 출력단자가 연결되는 피모스 트랜지스터와;

   드레인에 상기 낸드 게이트의 타측단자가 연결되고, 게이트에 상기 피모스 트랜지스터의 게이트가 연결되며, 소스에 상기 피모스 트랜지스터의 드레인이 연결되는 엔모스 트랜지스터로 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.
7. 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서, 상기 비휘발성 메모리부는

   상기 스위칭수단의 출력라인과 접지단자 사이에 공통 연결되고, 상기 제어수단에서 발생된 리페어 전압에 제어되도록 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.
8. 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서,

   상기 불휘발성 메모리부는 플래쉬 메모리나 PROM이나 EPROM이나 EEPROM중 어느 하나로 구성되는 것을 특징으로 하는불휘발성메모리를 이용한 자동 리페어회로.