KR20020061193A - 불량 메모리 블락을 리페어하는 반도체 메모리 장치의자동 리페어 방법 - Google Patents

불량 메모리 블락을 리페어하는 반도체 메모리 장치의자동 리페어 방법 Download PDF

Info

Publication number
KR20020061193A
KR20020061193A KR1020010002105A KR20010002105A KR20020061193A KR 20020061193 A KR20020061193 A KR 20020061193A KR 1020010002105 A KR1020010002105 A KR 1020010002105A KR 20010002105 A KR20010002105 A KR 20010002105A KR 20020061193 A KR20020061193 A KR 20020061193A
Authority
KR
South Korea
Prior art keywords
memory cell
memory
block
address
normal
Prior art date
Application number
KR1020010002105A
Other languages
English (en)
Inventor
최원재
Original Assignee
(주)실리콘세븐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘세븐 filed Critical (주)실리콘세븐
Priority to KR1020010002105A priority Critical patent/KR20020061193A/ko
Publication of KR20020061193A publication Critical patent/KR20020061193A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

불량 메모리 블락을 리페어하는 반도체 메모리 장치의 자동 리페어 방법이 게시된다. 본 발명에 따른 반도체 메모리 장치의 자동 리페어 방법은 (a) 테스트 데이터를 노말 메모리 셀 어레이의 각 메모리 셀에 기입하는 단계; (b) 노말 메모리 블락에 포함되는 각 메모리 셀로부터 기입된 데이터를 독출하는 단계; (c) (b) 단계에서 독출된 데이터와 (a) 단계에서의 테스트 데이터가 동일한 지를 비교하는 단계; (d) (c) 단계의 비교 결과에 근거하여, 불량인 노말 메모리 셀을 검출하는 단계; 및 (e) (d) 단계에서 얻어진 검출 결과를 이용하여, 불량인 노말 메모리 셀을 상기 리던던트 메모리 셀로 대체하는 단계를 구비하며, (a) 내지 (d) 단계는 반도체 메모리 장치의 내부의 회로들에 의해 자동적으로 수행되며, (e) 단계의 대체는 메모리 블락 단위로 수행된다. 이와 같은 본 발명에 따른 반도체 메모리 장치의 자동 리페어 방법에 의하면, 메모리 블락 단위로 자동 리페어되므로, 반도체 메모리 장치의 수율이 현저히 증가될 수 있다. 또한, 반도체 메모리 장치의 내부에서 어드레스가 자동으로 발생하므로, 반도체 메모리 장치의 핀의 수도 현저히 감소될 수 있다.

Description

불량 메모리 블락을 리페어하는 반도체 메모리 장치의 자동 리페어 방법{AUTO REFAIR METHOD FOR REPAIRING FAILURE MEMORY BLOCK IN SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히, 메모리 블락으로 구획되는 반도체 메모리 장치에서 불량 메모리 블락을 검출하여, 자동으로 리페어하는 방법에 관한 것이다.
최근에는 반도체 메모리 장치의 집적도가 크게 증가하여, 반도체 메모리 장치에 포함된 메모리 셀들이 불량일 가능성이 매우 높다. 그리고, 반도체 메모리 장치의 초기 테스트에서 불량인 메모리 셀들이 존재하지 않더라도, 반복되는 데이터 기입/독출(write/read)에 의한 메모리 셀들의 불량 가능성도 존재한다. 일반적으로, 반도체 메모리 장치는 다수의 메모리 셀들을 포함하는 메모리 블락들로 구획된다. 이와 같은 경우, 반도체 메모리 장치의 불량 가능성이 상기 소정의 메모리 블락에 집중될 수 있다.
일반적으로, 외부 테스트 장비가 데이터를 반도체 메모리 장치에 포함된 메모리 셀들에 입력한 후, 다시 데이터를 출력하여 입력된 데이터와 출력된 데이터를 비교함으로서 불량 메모리 셀들을 검출한다. 그리고, 상기 검출된 불량 메모리 셀들이 반도체 메모리 장치의 내부에 포함된 리던던트(redundant) 메모리 셀들로 리페어(repair)된다. 반도체 메모리 장치의 수율(yield)은 상기의 리던던트 메모리 셀들의 수와 불량 메모리 셀들을 리던던트 메모리 셀들로 대체하는 방법에 의하여 크게 영향을 받는다.
현재 사용되고 있는 리페어 방법으로는, 레이저로 퓨즈를 절단(open)하여 불량 메모리 셀들을 리던던트 메모리 셀들로 대체하는 방법 및 전기적인 제어 신호로 퓨즈를 절단하거나 단락(short)시켜 불량 메모리 셀들을 리던던트 메모리 셀들로 대체하는 방법이 있다. 상기의 방법들은 외부 테스트 장비가 모든 메모리 셀들을 테스트한 후, 불량인 메모리 셀들의 주소가 외부 테스트 장비에 저장된다. 계속하여, 불량 메모리 셀들을 지정하는 주소에 따라, 반도체 메모리 장치 내부의 리던던트 메모리 셀들에 대응되는 퓨즈가 절단되거나 단락되어 리페어된다. 그리고, 반도체 메모리 장치의 모든 메모리 셀들을 테스트하기 위하여, 메모리 셀들의 모든 번지를 호출할 수 있는 어드레스 핀과 데이터를 기입/독출할 수 있는 데이터 입력핀/출력핀이 필요하다.
그런데, 종래의 리페어 방법은 다음과 같은 문제점이 있다. 테스트 시간의 단축을 위해 다수의 반도체 메모리 장치가 한번에 테스트되므로, 테스트 장비에서 제어할 수 있는 핀의 제약이 따른다는 문제점이 있다. 그리고, 리페어를 위한 소요 시간이 길다는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 반도체 메모리 장치의 리페어 방법의 문제점을 해결하기 위한 것으로, 적은 수의 제어핀를 가지며, 메모리 블락 단위로 리페어하는 반도체 메모리 장치의 자동 리페어 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 자동 리페어 기능을 내장하는 반도체 메모리 장치를 나타내는 블락도이다.
도 2는 도 1에 도시된 기입 제어 회로부를 보다 상세히 나타내는 블락도이다.
도 3은 도 1에 도시된 독출 제어 회로부를 보다 상세히 나타내는 블락도이다.
도 4는 도 1에 도시된 리페어 제어 회로부를 보다 상세히 나타내는 블락도이다.
도 5는 본 발명의 일실시예에 따른 반도체 메모리 장치의 자동 리페어 방법을 나타내는 흐름도이다.
상기의 목적을 달성하기 위하여 본 발명은 다수의 로우 라인들과 칼럼 라인들로 이루어지는 매트릭스 구조에 배열되는 복수개의 메모리셀들을 가지며, 다수의 상기 메모리 셀들을 각각 포함하는 다수의 노말 메모리 블락들로 구획되는 노말 메모리 셀 어레이와, 다수의 로우 라인들과 칼럼 라인들로 이루어지는 매트릭스 구조에 배열되는 복수개의 메모리셀들을 가지며, 소정 개수의 리던던트 메모리 블락들로 구획되는 리던던트 메모리 셀 어레이를 가지는 반도체 메모리 장치의 내부에서 수행되는 자동 리페어 방법에 관한 것이다. 본 발명에 따른 반도체 메모리 장치의 자동 리페어 방법은 (a) 테스트 데이터를 상기 노말 메모리 셀 어레이의 각 메모리 셀에 기입하는 단계; (b) 상기 각각의 노말 메모리 블락에 포함되는 상기 각 메모리 셀로부터 상기 기입된 데이터를 독출하는 단계; (c) 상기 (b) 단계에서 독출된 데이터와 상기 (a) 단계에서의 테스트 데이터가 동일한 지를 비교하는 단계; (d) 상기 (c) 단계의 비교 결과에 근거하여, 불량인 노말 메모리 셀을 검출하는 단계; 및 (e) 상기 (d) 단계에서 얻어진 검출 결과를 이용하여, 상기 불량인 노말 메모리 셀을 상기 리던던트 메모리 셀로 대체하는 단계를 구비하며, 상기 (a) 내지 (d) 단계는 상기 반도체 메모리 장치의 내부의 회로들에 의해 자동적으로 수행되며, 상기 (e) 단계의 대체는 메모리 블락 단위로 수행된다.
전술한 본 발명의 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통해 보다 분명하게 인식될 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에서, 동일한 참조 부호는 동일한 구성요소임을 나타낸다.
도 1은 본 발명의 일실시예에 따른 자동 리페어 기능을 내장하는 반도체 메모리 장치를 나타내는 블락도이다. 도 1을 참조하면, 본 발명의 일실시예에 따른 자동 리페어 기능을 내장하는 반도체 메모리 장치는 제어 신호 발생 회로(200), 테스트 데이터 레지스터(220), 기입 제어 회로부(240), 어드레스 디코더(260), 독출 제어 회로부(280), 블락 어드레스 디코더(300), 리페어 제어 회로부(320), 노말 메모리 셀 어레이(340), 리던던트 메모리 셀 어레이(360), 노말 퓨즈들(NF1, …, NFn) 및 리던던트 퓨즈들(RF1, …, RFm)을 구비한다. 여기서, n은 2 이상의 자연수이며, m은 n 보다 작은 2 이상의 자연수이다.
노말 메모리 셀 어레이(340)는 노말 메모리 블락들(NMB1, …, NMBn)로 구획되며, 상기 노말 메모리 블락 각각(NMBi, 여기서 i = 1 ~ n)은 다수의 로우 라인들과 칼럼 라인들로 이루어지는 매트릭스 구조에 배열되는 복수개의 메모리 셀들을 구비한다.
리던던트 메모리 셀 어레이(360)는 리던던트 메모리 블락들(RMB1, …, RMBm)로 구획되며, 상기 리던던트 메모리 블락 각각(RMBj, 여기서 j = 1 ~ m)은 다수의 로우 라인들과 칼럼 라인들로 이루어지는 매트릭스 구조에 배열되는 복수개의 메모리 셀들을 구비한다.
제어 신호 발생 회로(200)는 주 제어 명령, 기입 제어 명령 및 독출 제어 명령 (MN, WE, RD)에 응답하여, 기입 제어 신호 및 독출 제어 신호(PWE, PRD)을 활성화시킨다. 바람직하기로는, 주 제어 신호(MN)의 활성화에 응답하여, 데이터 입/출력 버퍼(미도시)가 턴오프되며, 주 제어 명령, 기입 제어 명령 및 독출 제어 명령 (MN, WE, RD)은 본 발명의 일실시예에 따른 반도체 메모리 장치의 주 제어 핀, 기입 제어 핀 및 독출 제어 핀으로 각각 인가된다.
테스트 데이터 레지스터(220)는 기입 제어 신호 및 독출 제어 신호(PWE, PRD)의 활성화에 응답하여, 테스트 데이터(T_DAT)를 기입 제어 회로부 및 독출 제어 신호부(240, 280)에 전송한다.
기입 제어 회로부(240)는 기입 제어 신호 및 테스트 데이터의 활성화(PWE, T_DAT)에 응답하여, 내부 어드레스 및 기입 데이터(I_ADDR, W_DAT)를 활성화시킨다. 상기 활성화된 내부 어드레스(I_ADDR)가 어드레스 디코더(260)에 인가되면, 어드레스 디코더(260)는 노말 메모리 셀 어레이(340)에 포함된 메모리 셀들 중 어느하나를 선택한다. 그러면, 상기 활성화된 기입 데이터(W_DAT)가 상기 선택된 메모리 셀에 기입된다.
독출 제어 회로부(280)는 독출 제어 신호 및 테스트 데이터(PRD, T_DAT)의 활성화에 응답하여, 기입 제어 회로부(240)에서 내부 어드레스(I_ADDR)가 활성화되는 것과는 달리 내부 블락 어드레스(I_B_ADDR)를 활성화시킨다. 상기 활성화된 내부 블락 어드레스(I_B_ADDR)가 블락 어드레스 디코더(300)에 인가되면, 블락 어드레스 디코더(300)는 노말 메모리 셀 어레이(340)에 포함된 노말 메모리 블락들(NM1, …, NMn) 중 어느 하나(NMi)를 선택한다. 그러면, 독출 제어 회로부(280)는 상기 선택된 노말 메모리 블락(NMBi)에 포함된 메모리 셀들로부터기입 데이터(W_DAT)를 독출한다.
리페어 제어 회로부(320)는 독출 제어 회로부(280)으로부터 내부 블락 어드레스 및 불량 신호(I_B_ADDR, PFAIL)를 수신하여, 독출 제어 회로부(280)에 독출 종료 신호 및 내부 블락 어드레스 증가 신호(PEXC, PBINCF)를 공급한다. 그리고, 리페어 제어 회로부(320)는 전원 전압(VCC)이 인가된 노말 퓨즈들(NF1,…, NFn) 및 리던던트 퓨즈들(RF1, …, RFm)에 인가되는 퓨즈 제어 신호(PFUSE)를 활성화시킨다. 상기 활성화된 퓨즈 제어 신호(PFUSE)에 의하여, 리던던트 메모리 블락(RMBj)에 각각 대응되는 리던던트 퓨즈(RFj)가 단락(short)되어, 불량인 노말 메모리 블락(NMBi)이 리던던트 메모리 블락(RMBj)으로 대체된다. 또한, 상기 활성화된 퓨즈 제어 신호(PFUSE)에 의하여, 불량인 노말 메모리 블락(NMBi)에 각각 대응되는 노말 퓨즈(NFi)가 절단(open)된다. 그러면, 불량인 노말 메모리 블락(NMBi)에 공급되는 전원 전압(VCC)이 차단된다.
도 2는 도 1에 도시된 기입 제어 회로부(240)를 보다 상세히 나타내는 블락도이다. 도 2를 참조하면, 기입 제어 회로부(240)는 어드레스 발생 회로(242), 어드레스 비교 회로(244), 어드레스 증가 신호 발생 회로(246) 및 기입 제어 회로(248)를 구비한다.
기입 제어 신호(PWE)가 활성화될 때, 어드레스 발생 회로(242)는 리셋되어 내부 어드레스(I_ADDR) 중 시작 어드레스를 활성화시킨다. 이 때, 기입 제어 회로(248)도 테스트 데이터(T_DAT)를 수신하여, 기입 데이터(W_DAT)를 상기 시작 어드레스가 지정하는 노말 메모리 셀 어레이(340)의 메모리 셀에 전송한다. 그리고, 상기 활성화된 시작 어드레스에 응답하여, 어드레스 비교 회로(244)는 상기 시작 어드레스와 어드레스 비교 회로(244)에 저장된 마지막 어드레스가 동일한 지를 비교한다. 상기 시작 어드레스와 마지막 어드레스가 상이하면, 상이 신호(PCOT)가 활성화된다. 계속하여, 활성화된 상이 신호(PCOT)에 응답하여, 어드레스 증가 신호 발생 회로(246)는 어드레스 증가 신호(PINC)를 활성화시킨다. 활성화된 어드레스 증가 신호(PINC)에 응답하여, 어드레스 발생 회로(242)는 상기 시작 어드레스보다 증가된 어드레스를 활성화시킨다. 이와 같은 과정은 내부 어드레스(I_ADDR)가 마지막 어드레스로 될 때까지 반복된다. 한편, 상기 시작 어드레스와 마지막 어드레스가 동일하면, 기입 종료 신호(PEND)가 활성화된다. 그러면, 기입 제어 회로(248)의 동작이 해제된다. 바람직하기로는, 기입 종료 신호(PEND)가 출력되는 출력 핀 1 개가 본 발명의 일실시예에 따른 반도체 메모리 장치에 포함된다.
도 3은 도 1에 도시된 독출 제어 회로부(280)를 보다 상세히 나타내는 블락도이다. 도 3을 참조하면, 독출 제어 회로부(280)는 블락 어드레스 발생 회로(282), 블락 어드레스 비교 회로(284), 블락 어드레스 증가 신호 발생 회로(286), 독출 제어 회로(288), 데이터 비교 회로(290) 및 양호/불량 신호 발생 회로(292)를 구비한다.
독출 제어 신호(PRD)가 활성화될 때, 블락 어드레스 발생 회로(282)는 리셋되어 내부 블락 어드레스(I_B_ADDR) 중 시작 블락 어드레스를 활성화시킨다. 이 때, 독출 제어 회로(288)는 상기 시작 블락 어드레스가 지정하는 노말 메모리 블락(NMBi)로부터 기입 데이터(W_DAT)를 수신하여, 독출 데이터(R_DAT)를 데이터비교 회로(288)에 전송한다. 데이터 비교 회로(290)는 테스트 데이터(T_DAT)와 독출 데이터(R_DAT)를 수신하여, 상기 테스트 데이터(T_DAT)와 독출 데이터(R_DAT)가 동일한 지를 비교하여 비교 결과 신호(PCOMP)를 출력한다. 양호/불량 신호 발생 회로(292)는 비교 결과 신호(PCOMP)에 응답하여, 비교 결과가 동일하면, 양호 신호(PPASS)를 출력한다. 그리고, 비교 결과가 상이하면, 불량 신호(PFAIL)가 리페어 제어 회로부(320)에 인가된다. 상기 양호 신호(PPASS)의 활성화에 응답하여, 블락 어드레스 비교 회로(284)는 동작한다. 블락 어드레스 비교 회로, 블락 어드레스 증가 신호 발생 회로 및 블락 어드레스 발생 회로(284, 286, 282)의 다음 동작은 기입 제어 회로부(240)의 어드레스 비교 회로, 어드레스 증가 신호 발생 회로 및 어드레스 발생 회로(244, 246, 242)의 동작과 유사하므로, 기입 제어 회로부(240)의 어드레스 비교 회로, 어드레스 증가 신호 발생 회로 및 어드레스 발생 회로(244, 246, 242)의 동작을 참조한다. 다만, 리페어 제어 회로부(282)의 블락 어드레스 증가 신호(PBINCF)가 블락 어드레스 발생 회로(320)에 인가되어, 내부 블락 어드레스(I_B_ADDR)가 증가된다는 점에서 차이가 있다. 또한, 독출 제어 회로(288)는 리페어 제어 회로부(320)의 독출 종료 신호(PEXC)의 활성화에 응답하여, 동작이 해제된다.
도 4는 도 1에 도시된 리페어 제어 회로부(320)를 보다 상세히 나타내는 블락도이다. 도 4를 참조하면, 리페어 제어 회로부(320)는 리페어 제어 회로(322), 리던던트 메모리 블락 카운터(324), 블락 어드레스 비교 회로(326) 및 블락 어드레스 증가 신호 발생 회로(328)를 구비한다.
활성화된 불량 신호 및 불량인 노말 메모리 블락을 지정하는 내부 블락 어드레스(PFAIL, I_B_ADDR)에 응답하여, 리페어 제어 회로(322)는 불량인 노말 메모리 블락(NMBi) 및 상기 노말 메모리 블락(NMBi)를 대체하는 리던던트 메모리 블락(RBj)의 주소를 지정하는 퓨즈 제어 신호(PFUSE)를 활성화시킨다. 상기 활성화된 퓨즈 제어 신호(PPUSE)는 리던던트 메모리 블락 카운터(324)를 구동시켜, 사용된 리던던트 메모리 블락의 수를 카운팅한다. 그리고, 리던던트 메모리 블락(RMBj)이 모두 사용되면, 리던던트 메모리 블락 카운터(324)는 독출 종료 신호(PEXC)를 활성화시킨다. 바람직하기로는, 독출 종료 신호(PEXC)가 출력되는 출력 핀 1 개가 본 발명의 일실시예에 따른 반도체 메모리 장치에 포함된다. 활성화된 불량 신호(PFAIL)에 응답하여, 블락 어드레스 비교 회로(326)는 동작한다. 블락 어드레스 비교 회로, 블락 어드레스 증가 신호 발생 회로(326, 328)의 동작은 기입 제어 회로부(240)의 어드레스 비교 회로, 어드레스 증가 신호 발생 회로(244, 246)의 동작과 유사하므로, 기입 제어 회로부(240)의 어드레스 비교 회로, 어드레스 증가 신호 발생 회로(244, 246)의 동작을 참조한다.
도 5는 본 발명의 일실시예에 따른 반도체 메모리 장치의 자동 리페어 방법을 나타내는 흐름도이다. 이를 참조하여, 본 발명의 일실시예에 따른 반도체 메모리 장치의 자동 리페어 방법을 전체적으로 기술하면 다음과 같다. 주 제어 명령(MN)의 활성화(S100)에 의하여, 테스트 데이터 레지스터(220)가 턴온되고, 어드레스 발생 회로(242)가 리셋된다. 그러면, 어드레스 발생 회로(242)의 출력값이 시작 어드레스로 되고(S102), 테스트 데이터(T_DAT)가 출력된다(S104). 상기 주 제어 명령(MN)이 활성화된 상태에서, 기입 제어 명령(WE)가 활성화된다(S106). 그러면, 상기 출력된 테스트 데이터(T_DAT)가 시작 어드레스가 지정하는 노말 메모리 셀 어레이(340)의 메모리 셀에 기입된다(S108). 계속하여, 내부 어드레스(I_ADDR)를 증가시켜(S112), 상기 테스트 데이터(T_DAT)가 증가된 내부 어드레스가 지정하는 메모리 셀에 테스트 데이터(T_DAT)가 기입된다(S108). 이와 같은 과정은 어드레스 발생회로(242)의 출력값이 마지막 어드레스로 될 때까지 반복된다(S110).
주 제어 명령(MN)의 활성화(S100)에 의하여, 블락 어드레스 발생회로(282)의 출력값이 시작 블락 어드레스로 된다(S114). 상기 주 제어 명령(MN)이 활성화된 상태(S100)에서, 독출 제어 명령(RN)이 활성화된다(S116). 그러면, 시작 블락 어드레스가 지정하는 각각의 노말 메모리 블락(NMBi)에 포함되는 메모리 셀들로부터 상기 기입된 데이터(W_DAT)가 독출된다(S118). 계속하여, 상기 독출 데이터(R_DAT)와 테스트 데이터(T_DAT)가 동일한 지를 비교한다(S120). 상기 독출 데이터(R_DAT)와 테스트 데이터(T_DAT)가 동일하면, 내부 블락 어드레스(I_B_ADDR)를 증가시켜(S124), 상기 증가된 내부 블락 어드레스(I_B_ADDR)가 지정하는 노말 메모리 블락(NMBi)에 포함된 메모리 셀들로부터 기입된 데이터(W_DAT)를 독출하고(S118), 상기 독출 데이터(R_DAT)와 테스트 데이터(T_DAT)가 동일한 지를 다시 비교한다(S120). 이와 같은 과정은 블락 어드레스 발생회로(282)의 출력값이 마지막 블락 어드레스로 될 때까지 반복된다(S122).
한편, 상기 독출 데이터(W_DAT)와 테스트 데이터(T_DAT)가 상이하면, 불량인 노말 메모리 블락이 검출된다(S126). 상기 불량인 노말 메모리 블락이 존재하면,사용가능한 리던던트 메모리 블락(RMBj)이 존재하는 지를 체크한다(S128). 사용가능한 리던던트 메모리 블락(RMBj)이 있으면, 리던던트 메모리 블락(RMBj)에 대응되는 리던던트 퓨즈(RFj)를 활성화시켜, 해당 리던던트 메모리 블락(RMBj)에 대한 리페어가 이루어진다(S130). 계속하여, 상기 불량인 노말 메모리 블락의 내부 블락 어드레스(I_B_ADDR)를 증가시켜(S124), 상기 증가된 내부 블락 어드레스가 지정하는 노말 메모리 블락에 포함되는 메모리 셀들로부터 기입된 데이터를 다시 독출한다(S118). 이와 같은 과정이 블락 어드레스 발생회로(282)의 출력값이 마지막 블락 어드레스가 될 때까지 반복된다. 만약, 사용가능한 리던던트 메모리 블락(RMBj)이 존재하지 않으면, 반도체 메모리 장치는 불량(failure)으로 판정된다.
상기와 같은 본 발명의 반도체 메모리 장치의 자동 리페어 방법은 다음과 같은 장점을 가진다. 첫째, 반도체 메모리 장치의 내부 신호들에 의하여, 불량 메모리 셀들이 자동적으로 검출되어 리페어된다. 그러므로, 종래기술에서와 같이 불량 메모리 셀들을 검출하고, 별도의 리페어 단계를 수행해야하는 번거로움이 해소된다. 둘째, 본 발명에서의 불량 메모리 셀의 리페어는 메모리 블락 단위로 수행된다. 그러므로, 반도체 메모리 장치에서 발생하는 불량이 특정의 메모리 블락에 집중되는 점을 감안하면, 메모리 블락 단위로의 리페어는 반도체 메모리 장치의 수율 증가를 가져올 수 있다. 셋째, 퓨즈 제어 신호(PPUSE)에 의하여, 본 발명에서의 불량 메모리 셀들에 공급되는 전원 전압(VCC)이 차단된다. 그러므로, 불량 메모리 셀들에서 발생할 수 있는 누설 전류가 차단되어, 안정적인 리페어가 가능하다.
본 발명은 도면에 도시된 일실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 본 발명의 일실시예에서는 내부 어드레스가 자동으로 발생되는 것으로 기술되었지만, 예를 들면, 프로그램된 외부 제어 명령에 의해서도 어드레스를 발생시킬 수 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기와 같은 본 발명에 따른 반도체 메모리 장치의 자동 리페어 방법에 의하면, 메모리 블락 단위로 자동 리페어되므로, 반도체 메모리 장치의 수율이 현저히증가될 수 있다. 또한, 반도체 메모리 장치의 내부에서 어드레스가 자동으로 발생하므로, 반도체 메모리 장치의 핀의 수도 현저히 감소될 수 있다.

Claims (3)

  1. 다수의 로우 라인들과 칼럼 라인들로 이루어지는 매트릭스 구조에 배열되는 복수개의 메모리셀들을 가지며, 다수의 상기 메모리 셀들을 각각 포함하는 다수의 노말 메모리 블락들로 구획되는 노말 메모리 셀 어레이와, 다수의 로우 라인들과 칼럼 라인들로 이루어지는 매트릭스 구조에 배열되는 복수개의 메모리셀들을 가지며, 소정 개수의 리던던트 메모리 블락들로 구획되는 리던던트 메모리 셀 어레이를 가지는 반도체 메모리 장치의 내부에서 수행되는 자동 리페어 방법에 있어서,
    (a) 테스트 데이터를 상기 노말 메모리 셀 어레이의 각 메모리 셀에 기입하는 단계;
    (b) 상기 노말 메모리 블락에 포함되는 상기 각 메모리 셀로부터 상기 기입된 데이터를 독출하는 단계;
    (c) 상기 (b) 단계에서 독출된 데이터와 상기 (a) 단계에서의 테스트 데이터가 동일한 지를 비교하는 단계;
    (d) 상기 (c) 단계의 비교 결과에 근거하여, 불량인 노말 메모리 셀을 검출하는 단계; 및
    (e) 상기 (d) 단계에서 얻어진 검출 결과를 이용하여, 상기 불량인 노말 메모리 셀을 상기 리던던트 메모리 셀로 대체하는 단계를 구비하며,
    상기 (a) 내지 (d) 단계는 상기 반도체 메모리 장치의 내부의 회로들에 의해 자동적으로 수행되며, 상기 (e) 단계의 대체는 메모리 블락 단위로 수행되는 것을특징으로 하는 반도체 메모리 장치의 자동 리페어 방법.
  2. 제1 항에 있어서, 상기 (a) 단계는
    상기 노말 메모리 셀 어레이의 각 메모리 셀에 액세스하기 위하여 상기 로우라인 및 칼럼 라인을 지정하는 내부 어드레스를 발생하는 단계를 포함하고,
    상기 (b) 단계는
    상기 노말 메모리 블락에 액세스하기 위하여 상기 로우 라인 및 칼럼 라인을 지정하는 내부 블락 어드레스를 발생하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 자동 리페어 방법.
  3. 제1 항에 있어서, 상기 (e) 단계는
    상기 불량인 노말 메모리 블락으로 공급되는 전원 전압을 차단하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 자동 리페어 방법.
KR1020010002105A 2001-01-15 2001-01-15 불량 메모리 블락을 리페어하는 반도체 메모리 장치의자동 리페어 방법 KR20020061193A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010002105A KR20020061193A (ko) 2001-01-15 2001-01-15 불량 메모리 블락을 리페어하는 반도체 메모리 장치의자동 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010002105A KR20020061193A (ko) 2001-01-15 2001-01-15 불량 메모리 블락을 리페어하는 반도체 메모리 장치의자동 리페어 방법

Publications (1)

Publication Number Publication Date
KR20020061193A true KR20020061193A (ko) 2002-07-24

Family

ID=27691675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010002105A KR20020061193A (ko) 2001-01-15 2001-01-15 불량 메모리 블락을 리페어하는 반도체 메모리 장치의자동 리페어 방법

Country Status (1)

Country Link
KR (1) KR20020061193A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609540B1 (ko) * 2005-03-18 2006-08-08 주식회사 하이닉스반도체 불량 셀 처리 회로를 포함하는 불휘발성 강유전체 메모리장치 및 제어 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182492A (ja) * 1992-01-07 1993-07-23 Sharp Corp 誤り訂正可能な半導体記憶装置
KR960005623A (ko) * 1994-07-08 1996-02-23 배순훈 데이터메모리소자의 자기진단방법
JPH0982099A (ja) * 1995-09-18 1997-03-28 Nec Corp 半導体記憶装置およびその冗長メモリセル部の置換方法
KR19990079785A (ko) * 1998-04-09 1999-11-05 윤종용 내장 자기 테스트 회로
KR20000004714A (ko) * 1998-06-30 2000-01-25 김영환 비휘발성 메모리를 이용한 자동 리페어회로
KR100375998B1 (ko) * 2000-11-17 2003-03-15 (주)실리콘세븐 자동 테스트 및 리페어 기능을 내장하는 반도체 메모리장치 및 그 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182492A (ja) * 1992-01-07 1993-07-23 Sharp Corp 誤り訂正可能な半導体記憶装置
KR960005623A (ko) * 1994-07-08 1996-02-23 배순훈 데이터메모리소자의 자기진단방법
JPH0982099A (ja) * 1995-09-18 1997-03-28 Nec Corp 半導体記憶装置およびその冗長メモリセル部の置換方法
KR19990079785A (ko) * 1998-04-09 1999-11-05 윤종용 내장 자기 테스트 회로
KR20000004714A (ko) * 1998-06-30 2000-01-25 김영환 비휘발성 메모리를 이용한 자동 리페어회로
KR100375998B1 (ko) * 2000-11-17 2003-03-15 (주)실리콘세븐 자동 테스트 및 리페어 기능을 내장하는 반도체 메모리장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609540B1 (ko) * 2005-03-18 2006-08-08 주식회사 하이닉스반도체 불량 셀 처리 회로를 포함하는 불휘발성 강유전체 메모리장치 및 제어 방법

Similar Documents

Publication Publication Date Title
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US6085334A (en) Method and apparatus for testing an integrated memory device
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US7721163B2 (en) JTAG controlled self-repair after packaging
CN111312321A (zh) 一种存储器装置及其故障修复方法
US6826098B2 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
KR100395031B1 (ko) 리던던트의 메모리 셀 유닛을 포함하는 집적 반도체 메모리
JPH11120787A (ja) 自己修理回路を用い、且つ記憶位置を永久に不能としてメモリ動作を検査する方法
JPH08147995A (ja) 半導体記憶装置
US7549098B2 (en) Redundancy programming for a memory device
US7076699B1 (en) Method for testing semiconductor devices having built-in self repair (BISR) memory
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
KR20010030543A (ko) 리던던트 메모리 셀 유닛을 포함하는 집적 다이내믹반도체 메모리 및 자기 복구 방법
US20230315918A1 (en) Unused redundant enable disturb protection circuit
US20220139479A1 (en) Memory test circuit
JP2003100094A (ja) 半導体記憶装置
KR20020068768A (ko) 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치
KR20020061193A (ko) 불량 메모리 블락을 리페어하는 반도체 메모리 장치의자동 리페어 방법
US5966335A (en) Semiconductor memory device having circuit for changing electrical characteristics
CN106710632B (zh) 存储器装置
TWI724937B (zh) 記憶體測試電路
KR100631911B1 (ko) 반도체 메모리 장치에서의 리던던시 메모리 셀 테스트 방법
KR20030058256A (ko) 플래시 메모리 소자 및 그의 리페어 방법
US6754113B2 (en) Topography correction for testing of redundant array elements
JPH05314791A (ja) 冗長回路を有する半導体装置の動作試験方法及び冗長回路を有する半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application