KR20090103328A - 플래시 메모리 소자 및 그 블록 선택 회로 - Google Patents
플래시 메모리 소자 및 그 블록 선택 회로Info
- Publication number
- KR20090103328A KR20090103328A KR1020080028863A KR20080028863A KR20090103328A KR 20090103328 A KR20090103328 A KR 20090103328A KR 1020080028863 A KR1020080028863 A KR 1020080028863A KR 20080028863 A KR20080028863 A KR 20080028863A KR 20090103328 A KR20090103328 A KR 20090103328A
- Authority
- KR
- South Korea
- Prior art keywords
- block
- control signal
- signal
- output
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
- G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (9)
- 다수의 메모리 셀들, 드레인 및 소스 선택 트랜지스터들이 스트링 구조로 연결되어 있는 메모리 셀 블록;상기 메모리 셀 블록의 선택을 위해 입력 어드레스 신호를 이용하여 블록 어드레스 신호를 생성하여 출력하는 어드레스 카운터를 포함하는 제어부; 및상기 블록 어드레스 신호에 응답하여 상기 드레인 및 소스 선택 트랜지스터를 제어하고, 상기 메모리 셀 블록을 인에이블 또는 디스에이블 하는 블록 선택 회로;를 포함하는 플래시 메모리 소자.
- 제 1항에 있어서,상기 블록 선택 회로는,입력 어드레스에 의해 디코딩되어 제공되는 블록 어드레스신호들을 이용하여 연결되는 메모리 블록을 인에이블 또는 디스에이블하기 위한 제어신호를 출력하는 제어 신호 출력부;상기 제어신호가 블록 선택 제어신호로서 입력되도록 스위칭 하여 연결하는 스위칭 수단; 및상기 제 1 제어 신호의 논리 레벨에 따라 연결되는 메모리 블록의 드레인 및 소스 선택 트랜지스터를 턴오프 시키는 동작 제어부를 포함하는 플래시 메모리 소자.
- 제 2항에 있어서,상기 블록 어드레스 신호들을 논리 조합하여 조합신호를 출력하는 논리 조합수단; 및상기 논리조합 수단의 출력 신호를 반전하여 상기 제어신호로서 출력하는 반전수단을 포함하는 플래시 메모리 소자.
- 제 3항에 있어서,상기 스위칭 수단은 프리차지 제어신호에 따라 동작하는 것을 특징으로 하는 플래시 메모리 소자.
- 제 3항에 있어서,상기 동작 제어부는,상기 논리 조합부의 출력 신호에 따라 동작하는 것을 특징으로 하는 플래시 메모리 소자.
- 복수개의 메모리 블록을 포함하는 플래시 메모리소자의 각각의 메모리 블록을 선택하는 메모리 블록 선택 회로에 있어서,입력 어드레스에 의해 디코딩되어 제공되는 블록 어드레스신호들을 이용하여 연결되는 메모리 블록을 인에이블 또는 디스에이블하기 위한 제어신호를 출력하는 제어 신호 출력부;상기 제어신호가 블록 선택 제어신호로서 입력되도록 스위칭 하여 연결하는 스위칭 수단; 및상기 제 1 제어 신호의 논리 레벨에 따라 연결되는 메모리 블록의 드레인 및 소스 선택 트랜지스터를 턴오프 시키는 동작 제어부를 포함하는 블록 선택 회로.
- 제 6항에 있어서,상기 블록 어드레스 신호들을 논리 조합하여 조합신호를 출력하는 논리 조합수단; 및상기 논리조합 수단의 출력 신호를 반전하여 상기 제어신호로서 출력하는 반전수단을 포함하는 블록 선택 회로.
- 제 6항에 있어서,상기 스위칭 수단은 프리차지 제어신호에 따라 동작하는 것을 특징으로 하는 블록 선택 회로.
- 제 6항에 있어서,상기 동작 제어부는,상기 논리 조합부의 출력 신호에 따라 동작하는 것을 특징으로 하는 블록 선택 회로.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080028863A KR100965066B1 (ko) | 2008-03-28 | 2008-03-28 | 플래시 메모리 소자 및 그 블록 선택 회로 |
JP2008146548A JP2009245574A (ja) | 2008-03-28 | 2008-06-04 | フラッシュメモリ素子及びそのブロック選択回路 |
US12/134,141 US7760579B2 (en) | 2008-03-28 | 2008-06-05 | Flash memory device and block selection circuit thereof |
CN2008101257722A CN101546603B (zh) | 2008-03-28 | 2008-06-25 | 闪速存储器件及其块选择电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080028863A KR100965066B1 (ko) | 2008-03-28 | 2008-03-28 | 플래시 메모리 소자 및 그 블록 선택 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090103328A true KR20090103328A (ko) | 2009-10-01 |
KR100965066B1 KR100965066B1 (ko) | 2010-06-21 |
Family
ID=41116968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080028863A KR100965066B1 (ko) | 2008-03-28 | 2008-03-28 | 플래시 메모리 소자 및 그 블록 선택 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7760579B2 (ko) |
JP (1) | JP2009245574A (ko) |
KR (1) | KR100965066B1 (ko) |
CN (1) | CN101546603B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170035151A (ko) * | 2015-09-22 | 2017-03-30 | 삼성전자주식회사 | 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100769772B1 (ko) * | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이를 이용한 소거 방법 |
KR100918299B1 (ko) * | 2007-04-25 | 2009-09-18 | 삼성전자주식회사 | 배드 블록 정보를 저장하지 않는 행 디코더를 갖는 플래시메모리 장치 및 그것의 제어 방법 |
JP5106151B2 (ja) * | 2008-01-28 | 2012-12-26 | 株式会社東芝 | 積層型スタックnandメモリ及び半導体装置 |
KR101083680B1 (ko) * | 2010-05-31 | 2011-11-16 | 주식회사 하이닉스반도체 | 면적을 줄일 수 있는 반도체 집적 회로 장치 |
CN102681943B (zh) * | 2011-03-16 | 2015-07-08 | 华邦电子股份有限公司 | 内存装置以及其存取方法 |
US8614918B2 (en) | 2011-05-02 | 2013-12-24 | Micron Technology, Inc. | Memory apparatus and methods |
US9007860B2 (en) * | 2013-02-28 | 2015-04-14 | Micron Technology, Inc. | Sub-block disabling in 3D memory |
KR20140139265A (ko) | 2013-05-27 | 2014-12-05 | 에스케이하이닉스 주식회사 | 블록 선택 회로 및 이를 포함하는 반도체 장치 |
JP6416141B2 (ja) | 2016-03-11 | 2018-10-31 | 東芝メモリ株式会社 | メモリデバイス |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960008823B1 (en) * | 1993-11-30 | 1996-07-05 | Samsung Electronics Co Ltd | Non-volatile semiconductor memory device |
JP3764184B2 (ja) * | 1995-03-15 | 2006-04-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2000076880A (ja) * | 1998-08-27 | 2000-03-14 | Toshiba Corp | 半導体記憶装置 |
JP3913952B2 (ja) * | 1999-12-28 | 2007-05-09 | 株式会社東芝 | 半導体記憶装置 |
JP2002170389A (ja) * | 2000-06-30 | 2002-06-14 | Toshiba Corp | 不揮発性半導体記憶装置とその動作方法 |
KR100399351B1 (ko) * | 2001-08-07 | 2003-09-26 | 삼성전자주식회사 | 공유된 선택 라인 구조를 갖는 낸드형 플래시 메모리 장치 |
JP3857642B2 (ja) * | 2001-12-25 | 2006-12-13 | 株式会社東芝 | 不揮発性半導体記憶装置及びその消去シーケンス |
JP4270832B2 (ja) * | 2002-09-26 | 2009-06-03 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4289026B2 (ja) * | 2003-05-28 | 2009-07-01 | 日本電気株式会社 | 半導体記憶装置 |
JP4203372B2 (ja) * | 2003-08-26 | 2008-12-24 | 富士雄 舛岡 | 不揮発性半導体記憶装置及びそれを備えてなる液晶表示装置 |
KR100559716B1 (ko) * | 2004-04-01 | 2006-03-10 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자 및 이의 독출 방법 |
EP1626413B1 (en) * | 2004-08-11 | 2007-02-21 | STMicroelectronics S.r.l. | A row decoder for nand memoiries |
KR100705221B1 (ko) * | 2004-09-03 | 2007-04-06 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법 |
KR100673170B1 (ko) * | 2005-03-10 | 2007-01-22 | 주식회사 하이닉스반도체 | 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법 |
JP4584760B2 (ja) * | 2005-04-13 | 2010-11-24 | オリンパスメディカルシステムズ株式会社 | 看護支援システムおよび携帯端末装置、管理コンピュータ |
JP2006337698A (ja) * | 2005-06-01 | 2006-12-14 | Nippon Sheet Glass Co Ltd | 光散乱体物品の製造方法、およびそれにより製造された物品 |
KR100769772B1 (ko) * | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이를 이용한 소거 방법 |
-
2008
- 2008-03-28 KR KR1020080028863A patent/KR100965066B1/ko active IP Right Grant
- 2008-06-04 JP JP2008146548A patent/JP2009245574A/ja active Pending
- 2008-06-05 US US12/134,141 patent/US7760579B2/en active Active
- 2008-06-25 CN CN2008101257722A patent/CN101546603B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170035151A (ko) * | 2015-09-22 | 2017-03-30 | 삼성전자주식회사 | 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20090244975A1 (en) | 2009-10-01 |
JP2009245574A (ja) | 2009-10-22 |
KR100965066B1 (ko) | 2010-06-21 |
CN101546603B (zh) | 2012-05-30 |
US7760579B2 (en) | 2010-07-20 |
CN101546603A (zh) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100965066B1 (ko) | 플래시 메모리 소자 및 그 블록 선택 회로 | |
US6407950B2 (en) | Semiconductor memory device capable of implementing redundancy-based repair efficiently in relation to layout and operating speed and semiconductor integrated circuit device having such semiconductor memory device | |
KR100716667B1 (ko) | 반도체 기억 소자의 리던던시 회로 | |
KR100507379B1 (ko) | 워드라인 구동 회로 | |
KR101409375B1 (ko) | 반도체 메모리장치의 블록 디코딩 회로 | |
US9087564B2 (en) | Semiconductor storage having different operation modes | |
US9142325B2 (en) | Semiconductor memory device for performing repair operation | |
US9293181B2 (en) | Block selection circuit and semiconductor device having the same | |
JP2004192796A (ja) | 全てのコラム選択トランジスタを選択することができるコラムプリデコーダを有するフラッシュメモリ装置とそのストレステスト方法 | |
KR100938024B1 (ko) | 플래시 메모리 소자 | |
US8295103B2 (en) | Level shifting circuit and nonvolatile semiconductor memory apparatus using the same | |
JP3978591B2 (ja) | 半導体メモリ装置のカラムリペア回路及びカラムリペア方法 | |
US7649801B2 (en) | Semiconductor memory apparatus having column decoder for low power consumption | |
KR100361863B1 (ko) | 반도체 메모리 장치 | |
KR20080040207A (ko) | 반도체 메모리 장치 | |
KR100919575B1 (ko) | 반도체 메모리 소자의 병렬 테스트회로 | |
US8885436B2 (en) | Semiconductor memory device and method of driving the same | |
US7099225B2 (en) | Semiconductor memory device with reduced leak current | |
JPH10199287A (ja) | 半導体メモリ装置及びその不良セル救済方法 | |
US7012844B2 (en) | Device information writing circuit | |
JPH10199279A (ja) | フラッシュメモリ用デコーダ回路 | |
KR100356484B1 (ko) | 플래쉬 메모리의 로우 디코더 회로 | |
JP2001184884A (ja) | ポジティブ・チャージ・ポンピング電圧スイッチング回路及びそれを用いたフラッシュ・メモリのローデコーダ回路 | |
KR100323199B1 (ko) | 반도체 메모리 | |
JPH1145591A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130523 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 5 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 10 |