JPH07192493A - 冗長救済用不揮発性メモリ - Google Patents
冗長救済用不揮発性メモリInfo
- Publication number
- JPH07192493A JPH07192493A JP33634193A JP33634193A JPH07192493A JP H07192493 A JPH07192493 A JP H07192493A JP 33634193 A JP33634193 A JP 33634193A JP 33634193 A JP33634193 A JP 33634193A JP H07192493 A JPH07192493 A JP H07192493A
- Authority
- JP
- Japan
- Prior art keywords
- spare
- data
- memory cell
- transistor
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ヒューズの切断の不良を防ぎ、チップ面積を
小さくできる冗長救済回路とマスクＲＯＭの冗長救済用
不揮発性メモリを提供する。 【構成】 予備ワード線選択用のトランジスタＤＣ２０
〜ＤＣ３５は冗長による置き換えを行うアドレスに対応
して書き込みを行う。しきい値がコントロールされてい
る。しきい値の低いトランジスタのゲート電位が上がっ
たとき、ドレインからソース電極へ電流が流れ、予備ワ
ード線ＲＷＬ０〜ＲＷＬｍの電位を引き下げる。しきい
値の高いトランジスタのゲート電位はハイレベル、しき
い値の低いトランジスタのゲート電位がロウレベルとす
るワード線選択回路だけが予備ワード線ＲＷＬ０〜ＲＷ
Ｌｍの電位をハイレベルに保たれる。
小さくできる冗長救済回路とマスクＲＯＭの冗長救済用
不揮発性メモリを提供する。 【構成】 予備ワード線選択用のトランジスタＤＣ２０
〜ＤＣ３５は冗長による置き換えを行うアドレスに対応
して書き込みを行う。しきい値がコントロールされてい
る。しきい値の低いトランジスタのゲート電位が上がっ
たとき、ドレインからソース電極へ電流が流れ、予備ワ
ード線ＲＷＬ０〜ＲＷＬｍの電位を引き下げる。しきい
値の高いトランジスタのゲート電位はハイレベル、しき
い値の低いトランジスタのゲート電位がロウレベルとす
るワード線選択回路だけが予備ワード線ＲＷＬ０〜ＲＷ
Ｌｍの電位をハイレベルに保たれる。
Description
【０００１】
【産業上の利用分野】本発明は、メモリなど記憶装置の
冗長救済用不揮発性メモリに関するものである。
冗長救済用不揮発性メモリに関するものである。
【０００２】
【従来の技術】近年、メモリ容量の増大につれ、工程中
のダストなどに起因するメモリセルの不良の発生が問題
となっている。これを解決する不良メモリセルを予備の
メモリセルに置き換える冗長救済回路の技術が不可欠に
なった。
のダストなどに起因するメモリセルの不良の発生が問題
となっている。これを解決する不良メモリセルを予備の
メモリセルに置き換える冗長救済回路の技術が不可欠に
なった。
【０００３】以下に従来の技術について図３を参照しな
がら説明する。図３において、ＲＷＬ０〜ＲＷＬｍは予
備ワード線、ＲＢＬ０〜ＲＢＬｎは予備データビット
線、ＤＣ０〜ＤＣ１５はワード線選択用Ｎチャネルトラ
ンジスタ、ＭＣ０〜ＭＣ１５はＮチャネルトランジスタ
の予備メモリセル、１〜４はワード線選択回路の負荷用
Ｐチャネルトランジスタである。そのＰチャネルトラン
ジスタ１〜４のゲート電極はチップコントロール信号
がら説明する。図３において、ＲＷＬ０〜ＲＷＬｍは予
備ワード線、ＲＢＬ０〜ＲＢＬｎは予備データビット
線、ＤＣ０〜ＤＣ１５はワード線選択用Ｎチャネルトラ
ンジスタ、ＭＣ０〜ＭＣ１５はＮチャネルトランジスタ
の予備メモリセル、１〜４はワード線選択回路の負荷用
Ｐチャネルトランジスタである。そのＰチャネルトラン
ジスタ１〜４のゲート電極はチップコントロール信号
【０００４】
【外１】
【０００５】に接続されている。このチップコントロー
ル信号
ル信号
【０００６】
【外２】
【０００７】は、動作時がロウレベル、スタンバイ時は
ハイレベルとなる。さらに、５〜８はデータビット線の
負荷用Ｐチャネルトランジスタである。このＰチャネル
トランジスタ５〜８は、トランジスタ１〜４と同様にゲ
ート電極はチップコントロール信号
ハイレベルとなる。さらに、５〜８はデータビット線の
負荷用Ｐチャネルトランジスタである。このＰチャネル
トランジスタ５〜８は、トランジスタ１〜４と同様にゲ
ート電極はチップコントロール信号
【０００８】
【外３】
【０００９】に接続されている。９〜１２は予備ワード
線の選択検知用Ｎチャネルトランジスタ、ＳＬは予備メ
モリセルの選択検知データ線。１３は前記データ線ＳＬ
の負荷用Ｐチャネルトランジスタ。Ｆ０〜Ｆ３１はトラ
ンジスタのソース電極とグランドとの間に形成されたヒ
ューズスイッチである。Ａ０，ＡＸはアドレスデータ
線、ＤＩ０〜ＤＩｎは通常メモリセルからのデータであ
る。
線の選択検知用Ｎチャネルトランジスタ、ＳＬは予備メ
モリセルの選択検知データ線。１３は前記データ線ＳＬ
の負荷用Ｐチャネルトランジスタ。Ｆ０〜Ｆ３１はトラ
ンジスタのソース電極とグランドとの間に形成されたヒ
ューズスイッチである。Ａ０，ＡＸはアドレスデータ
線、ＤＩ０〜ＤＩｎは通常メモリセルからのデータであ
る。
【００１０】今、アドレス信号が全ての入力されると、
アドレスデータ線
アドレスデータ線
【００１１】
【外４】
【００１２】に入力信号に応じたハイレベルまたはロウ
レベルが印加される。予備ワード線選択用のトランジス
タＤＣ０〜ＤＣ１５は冗長による置き換えを行うアドレ
スに対応して書き込みを行う。この処理はトランジスタ
ＤＣ０〜ＤＣ１５のソース電極とグランドレベルの間に
接続されているヒューズスイッチＦ０〜Ｆ１５をレーザ
などによって切断することである。ソース電極のヒュー
ズスイッチＦ０〜Ｆ１５が切断されているトランジスタ
ＤＣ０〜ＤＣ１５のゲート電位がハイレベルになるとド
レインからグランドへの電流が流れ、予備ワード線ＲＷ
Ｌ０〜ＲＷＬｍの電位を引き下げる。ソース電極のヒュ
ーズスイッチＦ０〜Ｆ１５が切断されているトランジス
タＤＣ０〜ＤＣ１５のゲート電位がハイレベル、ソース
電極のヒューズスイッチＦ０〜Ｆ１５が切断されていな
いトランジスタＤＣ０〜ＤＣ１５のゲート電位がロウレ
ベルとなるワード線選択回路だけが予備ワード線の電位
をハイレベルに保たれる。いま予備ワード線ＲＷＬ０の
みハイレベル、それ以外の予備ワード線ＲＷＬ１〜ＲＷ
Ｌｍはロウレベルであるとすると、予備ワード線ＲＷＬ
０をゲート電極にもつメモリセルすなわち、予備メモリ
セルＭＣ０〜ＭＣ３のデータが読み出されることにな
る。予備メモリセルについても先ほどの予備ワード線選
択用のトランジスタＤＣ０〜ＤＣ１５と同様にソース電
極とグランド間のヒューズスイッチＦ０〜Ｆ１５も置き
換えを行うデータに従って切断されている。ソース電極
のヒューズスイッチＦ０〜Ｆ１５が切断されていれば、
メモリセルを通して電流は流れず、予備データビット線
ＲＢＬ０〜ＲＢＬｎの電位はハイレベルとなる。また、
ソース電極のヒューズスイッチＦ０〜Ｆ１５が切断され
ていなければ、メモリセルに電流が流れ、データビット
線の電位はロウレベルとなる。さらに、各予備ワード線
ＲＷＬ０〜ＲＷＬｍには、選択時にオン状態となるワー
ド線をゲート電極とする、Ｎチャネルトランジスタ９〜
１２が接続されている。データ切り替え回路は、この選
択検知データ線ＳＬの電位がハイレベルのときには、通
常メモリセルのデータＤＩ０〜ＤＩｎを出力回路に送
り、データ線ＳＬの電位がロウレベルのときには、予備
データビット線ＲＢＬ０〜ＲＢＬｎのデータを出力回路
に送る。
レベルが印加される。予備ワード線選択用のトランジス
タＤＣ０〜ＤＣ１５は冗長による置き換えを行うアドレ
スに対応して書き込みを行う。この処理はトランジスタ
ＤＣ０〜ＤＣ１５のソース電極とグランドレベルの間に
接続されているヒューズスイッチＦ０〜Ｆ１５をレーザ
などによって切断することである。ソース電極のヒュー
ズスイッチＦ０〜Ｆ１５が切断されているトランジスタ
ＤＣ０〜ＤＣ１５のゲート電位がハイレベルになるとド
レインからグランドへの電流が流れ、予備ワード線ＲＷ
Ｌ０〜ＲＷＬｍの電位を引き下げる。ソース電極のヒュ
ーズスイッチＦ０〜Ｆ１５が切断されているトランジス
タＤＣ０〜ＤＣ１５のゲート電位がハイレベル、ソース
電極のヒューズスイッチＦ０〜Ｆ１５が切断されていな
いトランジスタＤＣ０〜ＤＣ１５のゲート電位がロウレ
ベルとなるワード線選択回路だけが予備ワード線の電位
をハイレベルに保たれる。いま予備ワード線ＲＷＬ０の
みハイレベル、それ以外の予備ワード線ＲＷＬ１〜ＲＷ
Ｌｍはロウレベルであるとすると、予備ワード線ＲＷＬ
０をゲート電極にもつメモリセルすなわち、予備メモリ
セルＭＣ０〜ＭＣ３のデータが読み出されることにな
る。予備メモリセルについても先ほどの予備ワード線選
択用のトランジスタＤＣ０〜ＤＣ１５と同様にソース電
極とグランド間のヒューズスイッチＦ０〜Ｆ１５も置き
換えを行うデータに従って切断されている。ソース電極
のヒューズスイッチＦ０〜Ｆ１５が切断されていれば、
メモリセルを通して電流は流れず、予備データビット線
ＲＢＬ０〜ＲＢＬｎの電位はハイレベルとなる。また、
ソース電極のヒューズスイッチＦ０〜Ｆ１５が切断され
ていなければ、メモリセルに電流が流れ、データビット
線の電位はロウレベルとなる。さらに、各予備ワード線
ＲＷＬ０〜ＲＷＬｍには、選択時にオン状態となるワー
ド線をゲート電極とする、Ｎチャネルトランジスタ９〜
１２が接続されている。データ切り替え回路は、この選
択検知データ線ＳＬの電位がハイレベルのときには、通
常メモリセルのデータＤＩ０〜ＤＩｎを出力回路に送
り、データ線ＳＬの電位がロウレベルのときには、予備
データビット線ＲＢＬ０〜ＲＢＬｎのデータを出力回路
に送る。
【００１３】また、マスクＲＯＭの記憶データは製造工
程の途中でフォトマスクによってチップに作り込まれ、
記憶データの内容は製品ごとに異なったものとなる。マ
スクＲＯＭでのデータの作り込みの方法は種々である
が、いずれの方式でも選択されたワード線下のトランジ
スタのみ活性化あるいは非活性化しデータビット線の電
位を記憶データに相当するパターンの有無によって変化
させ、データビット線の電位を増幅回路で増幅して出力
回路から外部端子に出力する。ところで、このマスクＲ
ＯＭの冗長救済方法には、数種類の予備データを予備メ
モリセルの中に予め作り込んでおいてそれを通常メモリ
セルに置き換える方式もある。
程の途中でフォトマスクによってチップに作り込まれ、
記憶データの内容は製品ごとに異なったものとなる。マ
スクＲＯＭでのデータの作り込みの方法は種々である
が、いずれの方式でも選択されたワード線下のトランジ
スタのみ活性化あるいは非活性化しデータビット線の電
位を記憶データに相当するパターンの有無によって変化
させ、データビット線の電位を増幅回路で増幅して出力
回路から外部端子に出力する。ところで、このマスクＲ
ＯＭの冗長救済方法には、数種類の予備データを予備メ
モリセルの中に予め作り込んでおいてそれを通常メモリ
セルに置き換える方式もある。
【００１４】
【発明が解決しようとする課題】しかしながら、上述の
ような構成の冗長救済回路では、予備メモリセルへの切
り替えは通常ヒューズスイッチＦ０〜Ｆ３１の切断によ
って行なう。しかし、この場合、ヒューズの切断不良が
発生しやすく、歩留りが下がる。また、チップを封止し
た後では、ヒューズスイッチＦ０〜Ｆ３１の切断をする
ことができないため、使用中に発生した不良ビットにつ
いては救済することができない。さらに、ヒューズスイ
ッチを多数使用するため、チップ面積が増大してしまう
という問題点があった。
ような構成の冗長救済回路では、予備メモリセルへの切
り替えは通常ヒューズスイッチＦ０〜Ｆ３１の切断によ
って行なう。しかし、この場合、ヒューズの切断不良が
発生しやすく、歩留りが下がる。また、チップを封止し
た後では、ヒューズスイッチＦ０〜Ｆ３１の切断をする
ことができないため、使用中に発生した不良ビットにつ
いては救済することができない。さらに、ヒューズスイ
ッチを多数使用するため、チップ面積が増大してしまう
という問題点があった。
【００１５】次に、前記のような構成のマスクＲＯＭ
で、工程中に予備メモリセルの中にあらかじめ数種のデ
ータを作り込んでおき、不良となったメモリセルのデー
タに合うものをその中から選択して置き換えることがで
きる。しかし、不良メモリセルと予備メモリセルとのデ
ータが一致しているかどうかを確認しなければならず、
自由度の制約から歩留り向上を期待できない。
で、工程中に予備メモリセルの中にあらかじめ数種のデ
ータを作り込んでおき、不良となったメモリセルのデー
タに合うものをその中から選択して置き換えることがで
きる。しかし、不良メモリセルと予備メモリセルとのデ
ータが一致しているかどうかを確認しなければならず、
自由度の制約から歩留り向上を期待できない。
【００１６】本発明では、上記の課題に鑑み、ヒューズ
スイッチの切断による冗長救済の失敗をなくし、使用中
のチップについても冗長できる最適な不揮発性メモリを
提供することを目的とする。
スイッチの切断による冗長救済の失敗をなくし、使用中
のチップについても冗長できる最適な不揮発性メモリを
提供することを目的とする。
【００１７】
【課題を解決するための手段】この課題を解決するため
に本発明の冗長救済用不揮発性メモリは、フローティン
グゲートを有する不揮発性メモリトランジスタで構成さ
れた予備ワード線選択回路と、予備メモリセルおよび予
備メモリセルと通常メモリセルからのデータを切り替え
る切り替え回路とを有する。
に本発明の冗長救済用不揮発性メモリは、フローティン
グゲートを有する不揮発性メモリトランジスタで構成さ
れた予備ワード線選択回路と、予備メモリセルおよび予
備メモリセルと通常メモリセルからのデータを切り替え
る切り替え回路とを有する。
【００１８】また、予備ワード線選択回路とフローティ
ングゲートを有する不揮発性メモリトランジスタで構成
された予備メモリセルおよび予備メモリセルと通常メモ
リセルからのデータを切り替える切り替え回路とを有す
る。
ングゲートを有する不揮発性メモリトランジスタで構成
された予備メモリセルおよび予備メモリセルと通常メモ
リセルからのデータを切り替える切り替え回路とを有す
る。
【００１９】また、フローティングゲートを有する不揮
発性メモリトランジスタで構成された予備ワード線選択
回路とフローティングゲートを有する不揮発性メモリト
ランジスタで構成された予備メモリセルおよび予備メモ
リセルと通常メモリセルからのデータを切り替える切り
替え回路とを有する。
発性メモリトランジスタで構成された予備ワード線選択
回路とフローティングゲートを有する不揮発性メモリト
ランジスタで構成された予備メモリセルおよび予備メモ
リセルと通常メモリセルからのデータを切り替える切り
替え回路とを有する。
【００２０】
【作用】上記の構成により、ヒューズスィッチを使う必
要がないため、チップ面積を小さくできる。またし、製
品使用中に特性劣化を起こしたメモリセルを予備メモリ
セルに置き換えることを効率的に行なうことができる。
さらにヒューズスィッチの切断不良が発生することはな
く、高歩留りと高い耐久性を実現できる。
要がないため、チップ面積を小さくできる。またし、製
品使用中に特性劣化を起こしたメモリセルを予備メモリ
セルに置き換えることを効率的に行なうことができる。
さらにヒューズスィッチの切断不良が発生することはな
く、高歩留りと高い耐久性を実現できる。
【００２１】また、この不揮発性メモリの構成により、
マスクＲＯＭ中に予めデータを書き込んだ予備メモリセ
ルを配置する必要がなくなり、マスクＲＯＭの高歩留り
と低コスト化が実現できる。
マスクＲＯＭ中に予めデータを書き込んだ予備メモリセ
ルを配置する必要がなくなり、マスクＲＯＭの高歩留り
と低コスト化が実現できる。
【００２２】
【実施例】以下、本発明の第一の実施例について図面を
参照しながら説明する。
参照しながら説明する。
【００２３】図１は、本発明の一実施例に係る冗長救済
用不揮発性メモリの回路図である。図１において、ＲＷ
Ｌ０〜ＲＷＬｍは予備ワード線、ＲＢＬ０〜ＲＢＬｎは
予備データビット線、ＤＣ２０〜ＤＣ３５はフローティ
ングゲートを有するワード線選択不揮発性メモリトラン
ジスタ、ＭＣ２０〜ＭＣ３５はフローティングゲートを
有する予備メモリセル、１〜４はワード線選択回路の負
荷となるＰチャネルトランジスタである。そのゲート電
極はチップコントロール信号
用不揮発性メモリの回路図である。図１において、ＲＷ
Ｌ０〜ＲＷＬｍは予備ワード線、ＲＢＬ０〜ＲＢＬｎは
予備データビット線、ＤＣ２０〜ＤＣ３５はフローティ
ングゲートを有するワード線選択不揮発性メモリトラン
ジスタ、ＭＣ２０〜ＭＣ３５はフローティングゲートを
有する予備メモリセル、１〜４はワード線選択回路の負
荷となるＰチャネルトランジスタである。そのゲート電
極はチップコントロール信号
【００２４】
【外５】
【００２５】に接続されている。このチップコントロー
ル信号
ル信号
【００２６】
【外６】
【００２７】は、動作時がロウレベル、スタンバイ時は
ハイレベルとなる。さらに、５〜８はデータビット線の
負荷となるＰチャネルトランジスタである。このＰチャ
ネルトランジスタ５〜８はトランジスタ１〜４と同様に
ゲート電極はチップコントロール信号
ハイレベルとなる。さらに、５〜８はデータビット線の
負荷となるＰチャネルトランジスタである。このＰチャ
ネルトランジスタ５〜８はトランジスタ１〜４と同様に
ゲート電極はチップコントロール信号
【００２８】
【外７】
【００２９】に接続されている。９〜１２は予備ワード
線の選択検知用Ｎチャネルトランジスタ、ＳＬは予備メ
モリセルの選択検知データ線。１３はデータ線ＳＬの負
荷となるＰチャネルトランジスタ。Ａ０，ＡＸはアドレ
スデータ線、ＤＩ０〜ＤＩｎは通常メモリセルからのデ
ータである。
線の選択検知用Ｎチャネルトランジスタ、ＳＬは予備メ
モリセルの選択検知データ線。１３はデータ線ＳＬの負
荷となるＰチャネルトランジスタ。Ａ０，ＡＸはアドレ
スデータ線、ＤＩ０〜ＤＩｎは通常メモリセルからのデ
ータである。
【００３０】今、アドレス信号が入力されると全てのア
ドレスデータ線
ドレスデータ線
【００３１】
【外８】
【００３２】に入力信号に応じたハイまたはロウレベル
が印加される。予備ワード線選択用のトランジスタＤＣ
２０〜ＤＣ３５は冗長による置き換えを行うアドレスに
対応して書き込みを行う。この書き込み処理によって、
フローティングゲートへ電子の注入が行われる。これに
よってしきい値がコントロールされている。すなわち、
フローティングゲートに電子が注入されていれば、しき
い値が高くなり、注入されていなければ、しきい値は低
い状態にある。しきい値の低いトランジスタのゲート電
位が上がったとき、ドレインからソース電極へ電流が流
れ、予備ワード線ＲＷＬ０〜ＲＷＬｍの電位を引き下げ
る。しきい値の高いトランジスタのゲート電位はハイレ
ベル、しきい値の低いトランジスタのゲート電位がロウ
レベルとするワード線選択回路だけが、予備ワード線Ｒ
ＷＬ０〜ＲＷＬｍの電位をハイレベルに保たれる。いま
予備ワード線ＲＷＬ０のみハイレベルとなり、それ以外
の予備ワード線ＲＷＬ１〜ＲＷＬｍがロウレベルである
とすると、予備ワード線ＲＷＬ０をゲートにもつメモリ
セルすなわち、フローティングゲートを有する予備メモ
リセルＭＣ２０〜ＭＣ２３のデータが読み出される。予
備メモリセルＭＣ２０〜ＭＣ２３についても、フローテ
ィングゲートを有するワード線選択不揮発性メモリトラ
ンジスタＤＣ２０〜ＤＣ３５と同様に置き換えを行うデ
ータがすでに書き込まれている。
が印加される。予備ワード線選択用のトランジスタＤＣ
２０〜ＤＣ３５は冗長による置き換えを行うアドレスに
対応して書き込みを行う。この書き込み処理によって、
フローティングゲートへ電子の注入が行われる。これに
よってしきい値がコントロールされている。すなわち、
フローティングゲートに電子が注入されていれば、しき
い値が高くなり、注入されていなければ、しきい値は低
い状態にある。しきい値の低いトランジスタのゲート電
位が上がったとき、ドレインからソース電極へ電流が流
れ、予備ワード線ＲＷＬ０〜ＲＷＬｍの電位を引き下げ
る。しきい値の高いトランジスタのゲート電位はハイレ
ベル、しきい値の低いトランジスタのゲート電位がロウ
レベルとするワード線選択回路だけが、予備ワード線Ｒ
ＷＬ０〜ＲＷＬｍの電位をハイレベルに保たれる。いま
予備ワード線ＲＷＬ０のみハイレベルとなり、それ以外
の予備ワード線ＲＷＬ１〜ＲＷＬｍがロウレベルである
とすると、予備ワード線ＲＷＬ０をゲートにもつメモリ
セルすなわち、フローティングゲートを有する予備メモ
リセルＭＣ２０〜ＭＣ２３のデータが読み出される。予
備メモリセルＭＣ２０〜ＭＣ２３についても、フローテ
ィングゲートを有するワード線選択不揮発性メモリトラ
ンジスタＤＣ２０〜ＤＣ３５と同様に置き換えを行うデ
ータがすでに書き込まれている。
【００３３】さて、フローティングゲートに電子が蓄え
られ、しきい値が高くなっていればメモリセルに電流は
流れず、予備データビット線ＲＢＬ０〜ＲＢＬｎの電位
はハイレベルとなる。また、しきい値が低いときはメモ
リセルに電流が流れ、予備データビット線ＲＢＬ０〜Ｒ
ＢＬｎの電位はロウレベルとなる。さらに、各予備ワー
ド線ＲＷＬ０〜ＲＷＬｍには選択時にオン状態となるワ
ード線をゲート電極とするＮチャネルトランジスタ９〜
１２が接続されている。データ切り替え回路は、この選
択検知データ線ＳＬの電位がハイレベルのときには、通
常メモリセルのデータＤＩ０〜ＤＩｎを出力回路に送
る。選択検知データ線ＳＬの電位がロウレベルのときに
は、予備データビット線ＲＢＬ０〜ＲＢＬｎのデータを
出力回路に送る。
られ、しきい値が高くなっていればメモリセルに電流は
流れず、予備データビット線ＲＢＬ０〜ＲＢＬｎの電位
はハイレベルとなる。また、しきい値が低いときはメモ
リセルに電流が流れ、予備データビット線ＲＢＬ０〜Ｒ
ＢＬｎの電位はロウレベルとなる。さらに、各予備ワー
ド線ＲＷＬ０〜ＲＷＬｍには選択時にオン状態となるワ
ード線をゲート電極とするＮチャネルトランジスタ９〜
１２が接続されている。データ切り替え回路は、この選
択検知データ線ＳＬの電位がハイレベルのときには、通
常メモリセルのデータＤＩ０〜ＤＩｎを出力回路に送
る。選択検知データ線ＳＬの電位がロウレベルのときに
は、予備データビット線ＲＢＬ０〜ＲＢＬｎのデータを
出力回路に送る。
【００３４】以上のように、本実施例によれば、ヒュー
ズ等のスイッチを使わず、冗長救済が可能となる冗長救
済用不揮発性メモリを作成することができる。
ズ等のスイッチを使わず、冗長救済が可能となる冗長救
済用不揮発性メモリを作成することができる。
【００３５】次に、本発明の第二の実施例について説明
する。図１に示したような冗長救済回路で不揮発性メモ
リを構成し、マスクＲＯＭとボンディングワイヤによっ
て接続したものが図２である。
する。図１に示したような冗長救済回路で不揮発性メモ
リを構成し、マスクＲＯＭとボンディングワイヤによっ
て接続したものが図２である。
【００３６】５１はマスクＲＯＭチップ、５２はマスク
ＲＯＭのアドレス入力バッファ、５３はプリロウデコー
ダ、５４はロウデコーダ、５５はプリコラムデコーダ、
５６はコラムデコーダ、５７はセンス回路、５８出力回
路、５９はコントトロールバッファである。ＤＩ０〜Ｄ
ＩｎはマスクＲＯＭチップから出力され不揮発性メモリ
に入力されるデータ信号、６０は冗長用不揮発性メモ
リ，６１はワード線選択回路、６２はメモリセル、６３
はマスクＲＯＭからのデータと冗長用不揮発性メモリの
データを切り替えるデータ切り替え回路、６４はコント
ロール信号のバッファである。不揮発性メモリのアドレ
ス、制御の各信号はマスクＲＯＭ５１と並列に入力する
かまたは、入力インピーダンスの低減を必要とする場合
はマスクＲＯＭ５１からアドレス、制御信号を出力さ
せ、それを不揮発性メモリに入力すればよい。
ＲＯＭのアドレス入力バッファ、５３はプリロウデコー
ダ、５４はロウデコーダ、５５はプリコラムデコーダ、
５６はコラムデコーダ、５７はセンス回路、５８出力回
路、５９はコントトロールバッファである。ＤＩ０〜Ｄ
ＩｎはマスクＲＯＭチップから出力され不揮発性メモリ
に入力されるデータ信号、６０は冗長用不揮発性メモ
リ，６１はワード線選択回路、６２はメモリセル、６３
はマスクＲＯＭからのデータと冗長用不揮発性メモリの
データを切り替えるデータ切り替え回路、６４はコント
ロール信号のバッファである。不揮発性メモリのアドレ
ス、制御の各信号はマスクＲＯＭ５１と並列に入力する
かまたは、入力インピーダンスの低減を必要とする場合
はマスクＲＯＭ５１からアドレス、制御信号を出力さ
せ、それを不揮発性メモリに入力すればよい。
【００３７】マスクＲＯＭ５１からのデータ出力信号
は、ボンディングワイヤなどにより不揮発性メモリのＲ
ＯＭデータの入力端子からチップ内に入力され、データ
切り替え回路６３によって、冗長メモリセルからのデー
タとＲＯＭデータとの切り替えが行われる。この２チッ
プをプラスチックパッケージ中に一緒に封止すれば、使
用者はＲＯＭだけを封止した場合となんら変わりなく使
用することができる。このように本実施例にかかる不揮
発性メモリを使用すれば、冗長救済のむずかしいマスク
ＲＯＭ５１の歩留り向上と低コスト化が容易に実現でき
る。
は、ボンディングワイヤなどにより不揮発性メモリのＲ
ＯＭデータの入力端子からチップ内に入力され、データ
切り替え回路６３によって、冗長メモリセルからのデー
タとＲＯＭデータとの切り替えが行われる。この２チッ
プをプラスチックパッケージ中に一緒に封止すれば、使
用者はＲＯＭだけを封止した場合となんら変わりなく使
用することができる。このように本実施例にかかる不揮
発性メモリを使用すれば、冗長救済のむずかしいマスク
ＲＯＭ５１の歩留り向上と低コスト化が容易に実現でき
る。
【００３８】なお、本発明の冗長救済回路はフローティ
ングゲートを有する不揮発性メモリトランジスタを用い
て構成したが、メモリセルへの書き込み時間が長い欠点
がある、この点については、強誘電体メモリを使用する
ことにより書き込み時間を短くすることができる。
ングゲートを有する不揮発性メモリトランジスタを用い
て構成したが、メモリセルへの書き込み時間が長い欠点
がある、この点については、強誘電体メモリを使用する
ことにより書き込み時間を短くすることができる。
【００３９】
【発明の効果】本発明によれば、冗長救済回路はチップ
面積を小さくでき、製品として使用中に冗長救済を行な
うことができる。またヒューズスイッチの切断不良によ
る冗長救済の失敗がなくなるため、歩留りと耐久性の大
幅な向上が実現できる。
面積を小さくでき、製品として使用中に冗長救済を行な
うことができる。またヒューズスイッチの切断不良によ
る冗長救済の失敗がなくなるため、歩留りと耐久性の大
幅な向上が実現できる。
【００４０】また、第二の効果として、不揮発性メモリ
は、マスクＲＯＭの冗長救済が行えることから、マスク
ＲＯＭ中に予備メモリセルをおく必要がなくなり、マス
クＲＯＭの高歩留りと低コストが実現できる。
は、マスクＲＯＭの冗長救済が行えることから、マスク
ＲＯＭ中に予備メモリセルをおく必要がなくなり、マス
クＲＯＭの高歩留りと低コストが実現できる。
【図１】本発明の第一の実施例である冗長救済用不揮発
性メモリの回路図
性メモリの回路図
【図２】本発明の第二の実施例であるマスクＲＯＭとマ
スクＲＯＭの冗長救済用不揮発性メモリのブロック図
スクＲＯＭの冗長救済用不揮発性メモリのブロック図
【図３】従来の冗長救済用不揮発性メモリの回路図
ＲＷＬ０〜ＲＷＬｍ 予備ワード線 ＲＢＬ０〜ＲＢＬｎ 予備データビット線 ＤＣ０〜ＤＣ１５ トランジスタ ＤＣ２０〜ＤＣ３５ ワード線選択不揮発性メモリトラ
ンジスタ ＭＣ０〜ＭＣ１５ 予備メモリセル ＭＣ２０〜ＭＣ３５ フローティングゲートを有する予
備メモリセル Ｆ０〜Ｆ３１ ヒューズスイッチ １〜１３ トランジスタ ＳＬ 選択検知データ線 Ａ０，ＡＸ アドレスデータ線 ＤＩ０〜ＤＩｎ データ ５１ マスクＲＯＭ ５２ 入力バッファ ５３ プリロウデコーダ ５４ ロウデコーダ ５５ プリコラムデコーダ ５６ コラムデコーダ ５７ センス回路 ５８ 出力回路 ５９ コントトロールバッファ ６０ 冗長用不揮発性メモリ ６１ ワード線選択回路 ６２ メモリセル ６３ データ切り替え回路 ６４ バッファ
ンジスタ ＭＣ０〜ＭＣ１５ 予備メモリセル ＭＣ２０〜ＭＣ３５ フローティングゲートを有する予
備メモリセル Ｆ０〜Ｆ３１ ヒューズスイッチ １〜１３ トランジスタ ＳＬ 選択検知データ線 Ａ０，ＡＸ アドレスデータ線 ＤＩ０〜ＤＩｎ データ ５１ マスクＲＯＭ ５２ 入力バッファ ５３ プリロウデコーダ ５４ ロウデコーダ ５５ プリコラムデコーダ ５６ コラムデコーダ ５７ センス回路 ５８ 出力回路 ５９ コントトロールバッファ ６０ 冗長用不揮発性メモリ ６１ ワード線選択回路 ６２ メモリセル ６３ データ切り替え回路 ６４ バッファ
Claims (3)
- 【請求項１】 フローティングゲートを有する不揮発性
メモリトランジスタで構成された予備ワード線選択回路
と、予備メモリセルおよび予備メモリセルと通常メモリ
セルからのデータを切り替える切り替え回路とを有する
ことを特徴とする冗長救済用不揮発性メモリ。 - 【請求項２】 予備ワード線選択回路とフローティング
ゲートを有する不揮発性メモリトランジスタで構成され
た予備メモリセルおよび予備メモリセルと通常メモリセ
ルからのデータを切り替える切り替え回路とを有するこ
とを特徴とする冗長救済用不揮発性メモリ。 - 【請求項３】 フローティングゲートを有する不揮発性
メモリトランジスタで構成された予備ワード線選択回路
とフローティングゲートを有する不揮発性メモリトラン
ジスタで構成された予備メモリセルおよび予備メモリセ
ルと通常メモリセルからのデータを切り替える切り替え
回路とを有することを特徴とする冗長救済用不揮発性メ
モリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33634193A JPH07192493A (ja) | 1993-12-28 | 1993-12-28 | 冗長救済用不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33634193A JPH07192493A (ja) | 1993-12-28 | 1993-12-28 | 冗長救済用不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07192493A true JPH07192493A (ja) | 1995-07-28 |
Family
ID=18298123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33634193A Pending JPH07192493A (ja) | 1993-12-28 | 1993-12-28 | 冗長救済用不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07192493A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07287996A (ja) * | 1994-03-31 | 1995-10-31 | Sgs Thomson Microelectron Sa | 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置 |
| JP2001184892A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 冗長機能を有する不揮発性半導体メモリ装置 |
| KR100321166B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 불휘발성메모리를이용한자동리페어회로 |
-
1993
- 1993-12-28 JP JP33634193A patent/JPH07192493A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07287996A (ja) * | 1994-03-31 | 1995-10-31 | Sgs Thomson Microelectron Sa | 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置 |
| KR100321166B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 불휘발성메모리를이용한자동리페어회로 |
| JP2001184892A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 冗長機能を有する不揮発性半導体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0158484B1 (ko) | 불휘발성 반도체 메모리의 행리던던씨 | |
| KR970002071B1 (ko) | 용장에 의한 기억장치의 복구를 위한 개량된 방법 및 장치 | |
| US4672240A (en) | Programmable redundancy circuit | |
| JP2731136B2 (ja) | 半導体メモリ装置の冗長回路及び冗長方法 | |
| KR900006160B1 (ko) | 반도체 기억 장치 | |
| US5847995A (en) | Nonvolatile semiconductor memory device having a plurality of blocks provided on a plurality of electrically isolated wells | |
| KR0180282B1 (ko) | 불량메모리셀로부터의 누설 전류를 억제가능하게 한 용장기능을 가지는 반도체 기억장치 | |
| JPH0620493A (ja) | 半導体記憶装置 | |
| JPH0346196A (ja) | 半導体記憶装置 | |
| JPH08106796A (ja) | 半導体記憶装置 | |
| US4870618A (en) | Semiconductor memory equipped with test circuit for testing data holding characteristic during data programming period | |
| JP2616544B2 (ja) | 半導体記憶装置 | |
| KR100470371B1 (ko) | 반도체 기억 장치 | |
| US4464736A (en) | In-package E2 PROM redundancy | |
| JPH05307899A (ja) | 半導体メモリ装置 | |
| JPH05258595A (ja) | 半導体記憶装置 | |
| JPH07192493A (ja) | 冗長救済用不揮発性メモリ | |
| JPH09180492A (ja) | 半導体記憶装置 | |
| JP3384409B2 (ja) | 書換え可能な不揮発性半導体記憶装置及びその制御方法 | |
| KR100466983B1 (ko) | 면적을 최소화하고 리던던시 효율을 향상시키는 리던던시회로를 갖는 반도체 메모리 장치 | |
| JPS6266500A (ja) | 半導体記憶装置 | |
| KR100221023B1 (ko) | 마스크 롬 | |
| JP2859780B2 (ja) | 半導体記憶装置 | |
| KR20030019853A (ko) | 플래시 메모리 | |
| JP4484257B2 (ja) | 半導体記憶装置 |