CN103426478B - 一种快闪存储器的读电路 - Google Patents

一种快闪存储器的读电路 Download PDF

Info

Publication number
CN103426478B
CN103426478B CN201210157501.1A CN201210157501A CN103426478B CN 103426478 B CN103426478 B CN 103426478B CN 201210157501 A CN201210157501 A CN 201210157501A CN 103426478 B CN103426478 B CN 103426478B
Authority
CN
China
Prior art keywords
unit
reference unit
current
drain electrode
reading circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210157501.1A
Other languages
English (en)
Other versions
CN103426478A (zh
Inventor
王林凯
胡洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201210157501.1A priority Critical patent/CN103426478B/zh
Publication of CN103426478A publication Critical patent/CN103426478A/zh
Application granted granted Critical
Publication of CN103426478B publication Critical patent/CN103426478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种快闪存储器的读电路，包括：敏感放大器，包括第一、第二输入端，及输出端；切换单元；多个参考单元，各参考单元为浮栅型MOS存储器件；控制单元，用于指示所述切换单元从所述多个参考单元中选中一个参考单元；当该选中的参考单元的工作状态满足预定条件时，指示所述切换单元选中其它的参考单元；所述切换单元用于将所选中的参考单元的漏极连接到所述敏感放大器的第一输入端上。本发明能够增加快闪存储器多次读写后的可靠性。

Description

一种快闪存储器的读电路
技术领域
本发明涉及电路领域，尤其涉及一种快闪存储器的读电路。
背景技术
随着消费电子产品市场的发展，快闪存储器作为主要的存储器在手机、数码相机等产品中得到了广泛应用，市场规模在不断的扩大。
快闪存储器在不加电的情况下能够长期保持存储的信息，其读取操作如图1所示，在存储单元(Array Cell)和参考单元(Ref Cell)的栅极上各加一定的电压，存储单元源极接地，漏极通过电阻RA连接高电平Vcc，参考单元源极接地，漏极通过电阻RR连接高电平Vcc；从存储单元漏极读出电流Icell、从参考单元漏极读出电流Iref，两者相互比较，如果Icell＞Iref，则敏感放大器(Sense Amp)输出的逻辑信号信号Vout为“1”；如果Icell＜Iref，则敏感放大器输出的逻辑信号Vout为“0”，从而达到读出存储数据的目的。
快闪存储器需要稳定的参考单元及其电流来确定存储单元在读写操作中所处的状态。然而，参考单元可能会受到各种因素的影响，例如，电源的扰动可能会造成加在参考单元上的电压的变化，从而引起参考单元电流的变化。更为严重的是，由于参考单元本身可能在多次操作之后，性能发生变化，所设计的参考电流就会发生漂移，导致存储器无法正常工作，大大降低了存储器的使用寿命。
发明内容
本发明要解决的技术问题是如何增加快闪存储器多次读写后的可靠性。
为了解决上述问题，本发明提供了一种快闪存储器的读电路，包括：
敏感放大器，包括第一、第二输入端，及输出端；
切换单元；
多个参考单元，各参考单元为浮栅型MOS存储器件；
控制单元，用于指示所述切换单元从所述多个参考单元中选中一个参考单元；当该选中的参考单元的工作状态满足预定条件时，指示所述切换单元选中其它的参考单元；
所述切换单元用于将所选中的参考单元的漏极连接到所述敏感放大器的第一输入端上。
进一步地，选中的参考单元的工作状态满足预定条件是指：
所选中的参考单元漏极输出的参考电流发生了漂移。
进一步地，所述敏感放大器的第一输入端通过第一电阻连接高电平，第二输入端通过第二电阻接高电平；
所述多个参考单元的源极均接地，控制栅极均连接字线，漏极均与所述切换单元相连，其中被选中的参考单元的漏极还通过所述切换单元连接到所述敏感放大器的第一输入端上，并输出参考电流；
所述读电路还包括：
存储单元，为一浮栅型MOS存储器件，源极接地，控制栅极接读电压，漏极连接在所述敏感放大器的第二输入端上，输出漏极电流。
进一步地，所述读电路还包括：
至少一个本征参考单元，所述本征参考单元为浮栅型MOS存储器件，源极接地，控制栅极和漏极连接所述控制单元；
所述控制单元根据所述本征参考单元漏极输出的电流检测所选中的参考单元输出的参考电流是否发生了漂移。
进一步地，所述控制单元根据所述本征参考单元漏极输出的电流检测所选中的参考单元输出的参考电流是否发生了漂移是指：
所述控制单元将所选中的参考单元漏极输出的电流和所述本征参考单元漏极输出的电流进行比较；如果两个电流的差值的绝对值超过或等于一预设的变化阈值，则判断所选中的参考单元输出的参考电流发生了漂移。
进一步地，所述控制单元包括：
检测电路；
计数器，用于对所选择的参考单元的工作次数进行计数；
处理器，用于当所述切换电路选中了一个参考单元时、或当所述计数器的计数值到达一预定的次数阈值时，指示所述检测电路根据所述本征参考单元漏极电流检测所选中的参考单元漏极输出的参考电流是否发生了漂移，如果没有漂移则将所述计数器清零；如果漂移则指示所述切换电路选中其它的参考单元。
进一步地，所述切换单元还用于为每个参考单元分配一个唯一标识，并将各标识排序，依各标识的顺序选中对应的参考单元。
进一步地，所述控制单元还用于当所述切换单元选中下一个参考单元时，指示原先选中的参考单元进行自修复；
所述多个参考单元还用于当收到进行自修复的指示后，重新校准本参考单元至准确的基准状态，校准完成后通知所述控制单元。
进一步地，所述控制单元还用于当最后一个参考单元也漂移时，指示所述切换单元选中已完成自我修复的参考单元。
本发明能够解决快闪存储器的参考单元在使用一定次数之后性能发生漂移的问题，达到增加快闪存储器多次读写下可靠性的目的。本发明的优化方案能防止参考电流漂移引起的错误读出。
附图说明
图1是现有的读电路结构示意图；
图2是实施例一的读电路结构示意图；
图3是实施例一中控制单元的工作流程示意图之一；
图4是实施例一中读电路的工作流程示意图之二。
具体实施方式
下面将结合附图及实施例对本发明的技术方案进行更详细的说明。
需要说明的是，如果不冲突，本发明实施例以及实施例中的各个特征可以相互结合，均在本发明的保护范围之内。
实施例一，一种快闪存储器的读电路，包括：切换单元；
敏感放大器，包括第一、第二输入端，及输出端；
多个参考单元，各参考单元为浮栅型MOS存储器件；
控制单元，用于指示所述切换单元从所述多个参考单元中选中一个参考单元；当该选中的参考单元的工作状态满足预定条件时，指示所述切换单元选中其它的参考单元；
所述切换单元用于将所选中的参考单元的漏极连接到所述敏感放大器的第一输入端上。
本实施例中，在第一次上电前，所有的参考单元都调整到正确状态，保证每一个参考单元都可以提供准确的参考电流。切换单元起选择的作用，在控制单元的作用下，保证每次只有一条参考单元的位线导通，产生参考电流，而其余的参考单元都处于不工作状态，防止位线上的外加偏压可能导致的性能退化。
本实施例中，所述切换单元可以但不限于用切换电路实现；所述控制单元可以为一处理器或其它逻辑器件。
本实施例中，所述参考单元的工作状态满足预定条件可以是指参考单元漏极电流发生了漂移，也可以是指参考单元工作次数达到一定次数，还可以是指参考单元的温度等其它指标达到一定条件，或者是只以上各种条件的任意组合。
本实施例的一种实施方式中，选中的参考单元的工作状态满足预定条件是指：
所选中的参考单元漏极输出的参考电流发生了漂移。
本实施例中，如图2所示，所述敏感放大器的第一输入端通过第一电阻RR连接高电平Vcc，第二输入端通过第二电阻RA接高电平Vcc；
所述多个参考单元的源极均接地，控制栅极均连接字线，漏极均与所述切换单元相连，其中被选中的参考单元的漏极还通过所述切换单元连接到所述敏感放大器的第一输入端上，并输出参考电流Iref；
所述读电路还包括：
存储单元Array Cell，为一浮栅型MOS存储器件，源极接地，控制栅极接读电压，漏极连接在所述敏感放大器的第二输入端上，输出漏极电流Icell。
所述多个参考单元为图2中的Ref Cell_1、Ref Cell_2、......、Ref Cell_m；m为大于2的整数；实际应用时，所述多个参考单元最少可以只包括两个参考单元。
本实施例中，所述位线和读电压是由快闪存储器其它电路提供的，具体可参照现有技术；高电平Vcc的大小也可参照现有技术。同样的，如果Icell＞Iref，则敏感放大器输出的逻辑信号信号Vout为“1”；如果Icell＜Iref，则敏感放大器输出的逻辑信号Vout为“0”。
本实施例中，如图2所示，所述读电路还可以包括：
至少一个本征参考单元Ref Cell_intrinsic，所述本征参考单元为浮栅型MOS存储器件，源极接地，控制栅极和漏极连接所述控制单元；
所述控制单元根据所述本征参考单元漏极输出的电流检测所选中的参考单元输出的参考电流是否发生了漂移。
由于在存储器正常工作时不会对本征参考单元产生干扰，所以本征参考单元会一直保持一个稳定的状态。在普通的参考单元工作一定时间后，可以以本征参考单元的输出作为标准进行自检测，从而可以判断参考单元的性能有没有发生漂移，如果该参考单元输出的参考电流与本征参考单元的输出偏离一定范围时，表明继续使用该参考单元作为基准有误操作的风险；本实施例在隐患还没有表现出来前及时的进行切换，可提高参考单元的可靠性。
本实施例中，所述控制单元根据所述本征参考单元漏极输出的电流检测所选中的参考单元输出的参考电流是否发生了漂移具体可以是指：
所述控制单元将所选中的参考单元漏极输出的电流和所述本征参考单元漏极输出的电流进行比较，如果两个电流的差值的绝对值超过或等于一预设的变化阈值，则判断所选中的参考单元输出的参考电流发生了漂移。
所述控制单元可通过给所述本征参考单元漏极和控制栅极各施加一个电压或其它常用方式来测量本征参考单元的漏极电流。
所述预设的变化阈值与不同设计方案有关，比如将影响到读出值准确性的变化幅度作为变化阈值，可通过实验以及经验确定该变化阈值。
实际应用时也不限于采用上述方案来检测，比如也可以记录最开始工作时参考单元的漏极电流作为标准值，检测时比较所选中的参考单元当前漏极电流和标准值即可；再比如也可以在检测时将一未工作过或是已修复的参考单元漏极连接至敏感放大器的第一输入端，然后比较该参考单元和所选中的参考单元的漏极电流即可。
本实施例中，所述切换单元还用于为每个参考单元分配一个唯一标识，并将各标识排序，然后可依各标识的顺序选中对应的参考单元；比如图2中的参考单元RefCell_1、RefCell_2、......、RefCell_m，假设其标识依次为1、2、......、m，则切换单元一上电时先选择Ref Cell_1，当控制单元指示另选时改选RefCell_2，再下一次改选RefCell_3......以此类推。这样可避免选中已发生漂移的参考单元。实际应用时也可以记录发生漂移的参考单元的标识，从而在需要改选时避开已漂移的参考单元。
本实施例中，所述控制单元具体可以包括：
检测电路；
计数器，用于对所选择的参考单元的工作次数进行计数(即产生参考电流Iref的次数)；
处理器，用于当所述切换电路选中了一个参考单元时、或当所述计数器的计数值到达一预定的次数阈值时，指示所述检测电路根据所述本征参考单元漏极电流检测所选中的参考单元漏极输出的参考电流是否发生了漂移；如果没有漂移则将所述计数器清零；如果漂移则指示所述切换电路选中其它的参考单元。
所述预定的次数阈值可根据实验或经验值设置。
所述控制单元的处理流程如图3所示，读电路刚开始工作时先判断所选中的参考单元与本征参考单元的漏极电流是否偏离较大范围(即大于所述变化阈值)。
如果未偏离较大范围，则将计数器清零后对所选中的参考单元的工作次数进行计数，当所选中的参考单元的工作次数达到最大值(即所述次数阈值)后，返回将该选中的参考单元与本征参考单元的漏极电流进行比较的步骤。
如果偏离较大范围，表明继续使用该选中的参考单元作为基准有误操作的风险，此时判断当前选中的参考单元是否为最后一个参考单元，如果是则可选择结束读电路的工作；如果不是则指示切换单元将所述敏感放大器切换至下一个参考单元的漏极上，即选中下一个参考单元，选中后返回将该选中的参考单元与本征参考单元的漏极电流进行比较的步骤。
本实施例中，如图4所示，所述控制单元还可以用于在所述切换单元选中下一个参考单元的步骤后，指示原先选中的参考单元进行自修复。
所述多个参考单元还用于当收到进行自修复的指示后，重新校准本参考单元至准确的基准状态，校准完成后通知所述控制单元。
本实施例中，参考单元“重新校准本参考单元至准确的基准状态”的步骤可看成是一次擦除编程操作，可依靠现有存储器中的相应部件完成，也可在读电路或控制单元中增加实现该功能的模块或电路来完成该操作。
由于自修复进行时，已经选中下一个参考单元，由所选中的参考单元输出漏极电流Iref，所以不会对正常的读写造成明显的影响。进行自修复使得参考单元可以循环利用，延长了快闪存储器的使用寿命。
本实施例中，所述控制单元还可以用于当最后一个参考单元也漂移时，指示所述切换单元选中已完成自我修复的参考单元；这样保证几个参考单元可以重复的使用，提高参考电流的稳定性。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。

Claims (7)

1.一种快闪存储器的读电路，包括：
敏感放大器，包括第一、第二输入端，及输出端；
其特征在于，还包括：
切换单元；
多个参考单元，各参考单元为浮栅型MOS存储器件；
控制单元，用于指示所述切换单元从所述多个参考单元中选中一个参考单元；当该选中的参考单元的工作状态满足预定条件时，指示所述切换单元选中其它的参考单元；
所述切换单元用于将所选中的参考单元的漏极连接到所述敏感放大器的第一输入端上；
所述控制单元还用于当所述切换单元选中下一个参考单元时，指示原先选中的参考单元进行自修复；
所述多个参考单元还用于当收到进行自修复的指示后，重新校准本参考单元至准确的基准状态，校准完成后通知所述控制单元；
选中的参考单元的工作状态满足预定条件是：参考单元漏极电流发生了漂移，参考单元工作次数达到一定次数，参考单元的温度达到一定条件，或者以上各种条件的任意组合。
2.如权利要求1所述的读电路，其特征在于：
所述敏感放大器的第一输入端通过第一电阻连接高电平，第二输入端通过第二电阻接高电平；
所述多个参考单元的源极均接地，控制栅极均连接字线，漏极均与所述切换单元相连，其中被选中的参考单元的漏极还通过所述切换单元连接到所述敏感放大器的第一输入端上，并输出参考电流；
所述读电路还包括：
存储单元，为一浮栅型MOS存储器件，源极接地，控制栅极接读电压，漏极连接在所述敏感放大器的第二输入端上，输出漏极电流。
3.如权利要求2所述的读电路，其特征在于，所述读电路还包括：
至少一个本征参考单元，所述本征参考单元为浮栅型MOS存储器件，源极接地，控制栅极和漏极连接所述控制单元；
所述控制单元根据所述本征参考单元漏极输出的电流检测所选中的参考单元输出的参考电流是否发生了漂移。
4.如权利要求3所述的读电路，其特征在于，所述控制单元根据所述本征参考单元漏极输出的电流检测所选中的参考单元输出的参考电流是否发生了漂移是指：
所述控制单元将所选中的参考单元漏极输出的电流和所述本征参考单元漏极输出的电流进行比较；如果两个电流的差值的绝对值超过或等于一预设的变化阈值，则判断所选中的参考单元输出的参考电流发生了漂移。
5.如权利要求3所述的读电路，其特征在于，所述控制单元包括：
检测电路；
计数器，用于对所选择的参考单元的工作次数进行计数；
处理器，用于当所述切换单元选中了一个参考单元时、或当所述计数器的计数值到达一预定的次数阈值时，指示所述检测电路根据所述本征参考单元漏极电流检测所选中的参考单元漏极输出的参考电流是否发生了漂移，如果没有漂移则将所述计数器清零；如果漂移则指示所述切换单元选中其它的参考单元。
6.如权利要求1到5中任一项所述的读电路，其特征在于：
所述切换单元还用于为每个参考单元分配一个唯一标识，并将各标识排序，依各标识的顺序选中对应的参考单元。
7.如权利要求1所述的读电路，其特征在于：
所述控制单元还用于当最后一个参考单元也漂移时，指示所述切换单元选中已完成自我修复的参考单元。
CN201210157501.1A 2012-05-18 2012-05-18 一种快闪存储器的读电路 Active CN103426478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210157501.1A CN103426478B (zh) 2012-05-18 2012-05-18 一种快闪存储器的读电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210157501.1A CN103426478B (zh) 2012-05-18 2012-05-18 一种快闪存储器的读电路

Publications (2)

Publication Number Publication Date
CN103426478A CN103426478A (zh) 2013-12-04
CN103426478B true CN103426478B (zh) 2016-12-21

Family

ID=49651095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210157501.1A Active CN103426478B (zh) 2012-05-18 2012-05-18 一种快闪存储器的读电路

Country Status (1)

Country Link
CN (1) CN103426478B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134461B (zh) * 2014-07-17 2018-01-19 北京航空航天大学 一种混合存储单元的读取电路结构
CN105301483B (zh) * 2014-07-23 2019-01-08 中芯国际集成电路制造(上海)有限公司 用于集成电路的检测电路和方法
CN105741874B (zh) * 2014-12-08 2019-10-25 中芯国际集成电路制造(上海)有限公司 用于快闪存储器的双位线读出电路和读出方法
CN106601291B (zh) * 2016-11-15 2020-04-14 上海华虹宏力半导体制造有限公司 闪存的参考电流产生电路和方法
TWI615854B (zh) * 2016-12-09 2018-02-21 Powerchip Technology Corporation 記憶體裝置
CN110956994B (zh) * 2019-11-27 2021-10-22 西安紫光国芯半导体有限公司 编程结果检测电路、检测方法、快闪存储器及编程方法
CN114664351B (zh) * 2022-03-24 2022-11-25 珠海博雅科技股份有限公司 用于非易失存储器的参考电流产生模块及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469397A (en) * 1993-12-21 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory device with a reference potential generator
US5898614A (en) * 1994-11-30 1999-04-27 Nkk Corporation Non-volatile semiconductor memory device
US6269022B1 (en) * 1999-06-29 2001-07-31 Hyundai Electronics Industries Co., Ltd. Threshold voltage setting circuit for reference memory cell and method for setting threshold voltage using the same
CN1495791A (zh) * 2002-08-28 2004-05-12 �����ɷ� 半导体存储装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469397A (en) * 1993-12-21 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory device with a reference potential generator
US5898614A (en) * 1994-11-30 1999-04-27 Nkk Corporation Non-volatile semiconductor memory device
US6269022B1 (en) * 1999-06-29 2001-07-31 Hyundai Electronics Industries Co., Ltd. Threshold voltage setting circuit for reference memory cell and method for setting threshold voltage using the same
CN1495791A (zh) * 2002-08-28 2004-05-12 �����ɷ� 半导体存储装置

Also Published As

Publication number Publication date
CN103426478A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
CN103426478B (zh) 一种快闪存储器的读电路
US9330783B1 (en) Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block
CN104751887A (zh) 一种非易失性存储器的掉电保护方法和装置
EP2487689B1 (en) Digital method to obtain the I-V curves of NVM bitcells
KR100487031B1 (ko) 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리
CN104751886A (zh) 一种非易失性存储器的掉电保护方法和装置
CN105811487B (zh) 一种电池组、电池组容量自动校准学习方法及系统
CN104751888B (zh) 一种非易失性存储器的掉电保护方法和装置
CN103366790A (zh) 用于读出放大器的可调整参考发生器
CN103366831A (zh) 存储器的检测方法
CN108172250A (zh) 高速和低功率读出放大器
KR20040047709A (ko) 비휘발성 반도체 기억장치 및 행라인 단락 불량 검출방법
CN102568578A (zh) 半导体存储装置及其测试及控制方法
CN104751895A (zh) 存储器、电熔丝存储阵列的检测电路及方法
CN109872756A (zh) 一种存储器擦除方法及装置
CN102436850B (zh) 检测读取操作对临近单元干扰的方法
CN110383384B (zh) 存储器装置和用于操作或测试存储器装置的方法
CN108074615B (zh) 一种提高nor型flash稳定性的方法及装置
CN203276863U (zh) 寄存器组电路以及用于存储单元中的错误检测的装置和系统
CN116994628B (zh) 基于偏移读电压的闪存颗粒分级方法、控制器及介质
CN116884469A (zh) 一种闪存性能的检测方法、装置、设备及介质
US8189357B2 (en) Memory with multiple reference cells
CN104575614A (zh) 一种存储单元失效筛选的方法
WO2016068911A1 (en) Resistive memory device
CN105225693B (zh) 虚拟接地闪存电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.