TWI615854B - 記憶體裝置 - Google Patents
記憶體裝置 Download PDFInfo
- Publication number
- TWI615854B TWI615854B TW105140789A TW105140789A TWI615854B TW I615854 B TWI615854 B TW I615854B TW 105140789 A TW105140789 A TW 105140789A TW 105140789 A TW105140789 A TW 105140789A TW I615854 B TWI615854 B TW I615854B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- circuit
- signal
- coupled
- power supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Abstract
一種記憶體裝置。電流調整電路依據電源電壓控制參考電流產生電路產生對應電源電壓的參考電流,以使感測放大器產生對應電源電壓的感測信號。處理電路依據感測信號判斷記憶胞單元的記憶體狀態。
Description
本發明是有關於一種電子裝置,且特別是有關於一種記憶體裝置。
在各種記憶體產品中,非揮發性記憶體(non-volatile記憶體)允許多次的資料程式化(programming)、讀取(reading)以及抹除(erasing)操作,且甚至在記憶體的電源中斷之後還能夠保存儲存於其中的資料。由於這些優點,非揮發性記憶體已成為個人電腦與電子設備中廣泛使用的記憶體。一般來說,非揮發性記憶體的操作需要外加電源電壓來進行,而對應不同的電源電壓,對於程式化以及抹除等記憶體狀態作讀取操作時所對應的記憶胞電流亦會不同。如此一來,當電源電壓出現變化時,感測放大器依據記憶胞電流及參考電流所產生的感測信號亦會隨電源電壓的波動而產生變化,然而記憶胞電流與參考電流對於電源電壓變化而產生的變動並不相同,如此將可能出現記憶胞的記憶體狀態誤判的情形。
本發明提供一種記憶體裝置,可避免因電源電壓的改變而產生對記憶胞的記憶體狀態誤判的情形。
本發明的記憶體裝置包括記憶體陣列、感測放大器、參考電流產生電路、電流調整電路以及處理電路。記憶體陣列包括至少一記憶胞單元,其耦接電源電壓,依據字元線選擇信號、位元線選擇信號以及控制信號輸出記憶胞電流。參考電流產生電路耦接電源電壓,產生參考電流。感測放大器耦接記憶體陣列與參考電流產生電路,依據記憶胞電流及參考電流產生感測信號。感測放大器包括電流比較電路。電流比較電路耦接記憶胞單元與參考電流產生電路,比較記憶胞電流與參考電流,以產生感測信號。電流調整電路耦接電源電壓與參考電流產生電路,依據電源電壓控制參考電流產生電路產生對應電源電壓的參考電流。處理電路耦接電流比較電路,依據感測信號判斷記憶胞單元的記憶體狀態。
在本發明的一實施例中,上述的電流比較電路包括第一電流鏡電路以及第二電流鏡電路。第一電流鏡電路的輸入端與輸出端分別耦接記憶體胞單元以及電流比較電路的輸出端,依據記憶胞電流於第一電流鏡電路的輸出端產生第一電流鏡信號。第二電流鏡電路的輸入端與輸出端分別耦接參考電流產生電路以及電流比較電路的輸出端,依據參考電流產生第二電流鏡信號,根據第一電流鏡信號與第二電流鏡信號反應電流比較電路的偏壓狀態,而於電流比較電路的輸出端產生感測信號。
在本發明的一實施例中,上述的參考電流產生電路包括多個電流源,其並聯於第二電流鏡電路的輸入端與接地之間,分別受控於電流調整電路產生電流,以於第二電流鏡電路的輸入端產生對應電源電壓的參考電流。
在本發明的一實施例中,上述的各個電流源包括電阻與開關。電阻耦接第二電流鏡電路的輸入端。開關耦接於電阻與接地之間,開關受控於電流調整電路改變其導通狀態,以於第二電流鏡電路的輸入端產生對應電源電壓的參考電流。
在本發明的一實施例中,上述的電流調整電路包括分壓電路、類比數位轉換電路以及第一編碼器。分壓電路耦接於電源電壓,分壓電源電壓以產生分壓電壓。類比數位轉換電路耦接分壓電路,將分壓電壓轉換為數位控制信號。第一編碼器耦接類比數位轉換電路與上述多個開關,依據數位控制信號產生開關控制信號,以控制上述多個開關的導通狀態,而於第二電流鏡電路的輸入端產生對應電源電壓的參考電流。
在本發明的一實施例中,上述的分壓電路包括第一電阻以及第二電阻,第二電阻與第一電阻串接於電源電壓與接地之間,第一電阻與第二電阻的共同接點產生分壓電壓。
在本發明的一實施例中,上述的類比數位轉換電路包括多個分壓電阻、多個比較器以及第二編碼器。多個分壓電阻串接於參考電壓與接地之間,以產生多個子參考電壓。各個比較器的第一輸入端耦接分壓電壓,各個比較器的第二輸入端分別耦接對應的子參考電壓,以於比較器的輸出端產生熱碼(thermometer code)信號。第二編碼器耦接上述多個比較器,對熱碼信號進行編碼以產生數位控制信號。
在本發明的一實施例中,上述的數位控制信號為二進碼(binary code)信號,開關控制信號為單一熱碼(one-hot code)信號。
在本發明的一實施例中,上述的第一編碼器更儲存查找表,並依據查找表將熱碼信號轉換為單一熱碼信號。
基於上述,本發明的實施例依據電源電壓控制參考電流產生電路產生對應電源電壓的較佳的參考電流,以使感測放大器產生對應電源電壓的感測信號,避免因電源電壓的改變而產生記憶胞的記憶體狀態誤判的情形。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本發明的實施例的一種記憶體裝置的示意圖,請參照圖1。記憶體裝置包括記憶體陣列102、感測放大器SA1、參考電流產生電路104、電流調整電路108以及處理電路110,感測放大器SA1耦接記憶體陣列102、參考電流產生電路104與處理電路110。其中處理電路110可例如為中央處理單元,記憶體陣列102可例如為快閃記憶體陣列,然不以此為限,記憶體陣列102包括至少一記憶體胞單元112,其耦接電源電壓VDD,並依據字元線選擇信號SWL、位元線選擇信號SGD以及控制信號FWL輸出記憶胞電流IC1。參考電流產生電路104耦接電流比較電路106以及電流調整電路108。參考電流產生電路104可用以產生參考電流Iref。感測放大器SA1可依據記憶胞電流IC1以及參考電流Iref產生感測信號S1,進一步來說,感測放大電路SA1可包括電流比較電路106,電流比較電路106可比較記憶胞電流IC1與參考電流Iref,以產生感測信號S1,電流調整電路108可依據電源電壓VDD控制參考電流產生電路產生對應電源電壓VDD的參考電流Iref。
另外,處理電路110則可依據感測信號S1判斷記憶胞單元112的記憶體狀態,進一步來說,處理電路110可依據感測信號S1得知記憶胞電流IC1與參考電流Iref的大小比較結果,進而判斷記憶胞單元112的記憶體狀態,例如當記憶胞電流IC1大於參考電流Iref時,可判斷記憶胞單元112為抹除狀態,而當記憶胞電流IC1未大於參考電流Iref時,可判斷記憶胞單元112為程式化狀態。
由於本實施例的電流調整電路108可依據電源電壓VDD控制參考電流產生電路104產生對應電源電壓VDD的參考電流Iref。例如當提供至記憶胞單元112的電源電壓VDD的電壓值降低時,電流調整電路108可依據電源電壓VDD控制參考電流產生電路104產生較佳的參考電流Iref,以避免在記憶胞電流IC1因電源電壓VDD降低而變小時,變小幅度較小參考電流Iref與變小幅度較大的記憶胞電流IC1作比較,而將抹除狀態的記憶胞單元112誤判為程式化狀態的記憶胞單元112。
圖2是依照本發明另一實施例的一種記憶體裝置的示意圖,請參照圖2。在本實施例中,記憶體胞單元112可包括字元線選擇電晶體M1、記憶體電晶體M2以及位元線選擇電晶體M3,字元線選擇電晶體M1、記憶體電晶體M2以及位元線選擇電晶體M3串接於電源電壓VDD與電流比較電路106之間,字元線選擇電晶體M1、記憶體電晶體M2以及位元線選擇電晶體M3的閘極分別接收字元線選擇信號SWL、控制信號FWL以及位元線選擇信號SGD。其中記憶體電晶體M2具有儲存資料電荷的浮動閘極,可反應控制信號提供記憶胞電流IC1。
另外,電流比較電路106可包括電流鏡電路202以及電流鏡電路204,參考電流產生電路104則可包括多個電流源I1~IN,其中N為正整數。多個電流源I1~IN並聯於電流鏡電路204的輸入端與接地之間,分別受控於電流調整電路108產生電流,以於電流鏡電路204的輸入端產生對應電源電壓VDD的參考電流Iref。電流鏡電路202的輸入端與輸出端分別耦接記憶體胞單元112以及電流比較電路106的輸出端,電流鏡電路204輸入端與輸出端分別耦接參考電流產生電路104以及電流比較電路106的輸出端。電流鏡電路202依據記憶胞電流IC1於電流鏡電路202的輸出端產生電流鏡信號IM1。電流鏡電路204依據參考電流Iref產生電流鏡信號IM2,由於電流鏡信號IM1與電流鏡信號IM2分別為依據記憶胞電流IC1與參考電流Iref所產生,而感測信號S1為電流鏡信號IM1與電流鏡信號IM2反應電流比較電路106的偏壓狀態所產生,因此處理電路110亦可依據感測信號S1得知記憶胞電流IC1與參考電流Iref的大小比較結果,進而判斷記憶胞單元112的記憶體狀態。其中由於參考電流Iref可反應電源電壓VDD的變化而作較佳的改變,因此可避免因電源電壓VDD的改變而產生記憶胞的記憶體狀態誤判的情形。
圖3是依照本發明另一實施例的一種記憶體裝置的示意圖,請參照圖3。進一步來說,電流鏡電路202可例如包括電晶體M4與電晶體M5,而電流鏡電路204可包括電晶體Q1與電晶體Q2,其中電晶體M4耦接於記憶體胞單元112與接地之間,電晶體M4的汲極與源極相耦接,電晶體M4的閘極更耦接電晶體M5的閘極。電晶體M5的汲極與源極分別耦接電晶體Q1的汲極與接地。電晶體Q1的源極耦接電源電壓VDD,電晶體Q1的閘極耦接電晶體Q2的閘極,電晶體Q2的源極與汲極分別耦接電源電壓VDD以及參考電流產生電路104。電晶體M4與電晶體M5可依據記憶胞電流IC1於電晶體M5的汲極產生電流鏡信號IM1,而電晶體Q1與電晶體Q2可依據參考電流Iref於電晶體Q2的汲極產生電流鏡信號IM2,電流鏡信號IM1與電流鏡信號IM2則可反應電晶體M5汲極端的偏壓狀態而產生感測信號S1,以供處理電路110判斷記憶胞單元112的記憶體狀態。
在本實施例中,圖3的電流源I1~IN可例如分別以串接於電流鏡電路的輸入端204與接地間的電阻與開關來實施,例如串接於電流鏡電路的輸入端204與接地間的電阻R1與開關SW1、電阻R2與開關SW2…電阻RN與開關SWN,其中N為正整數。開關SW1~SWN可例如以電晶體開關來實施,然不以此為限,個個開關SW1~SWN可接收來自電流調整電路108的開關控制信號SC1,而改變其導通狀態,進而改變參考電流Iref的電流值。電流調整電路108可例如包括分壓電路302、類比數位轉換電路304以及編碼器306,類比數位轉換電路304耦接分壓電路302以及編碼器306,編碼器306更耦接參考電流產生電路104。
分壓電路302可分壓電源電壓VDD以產生分壓電壓VD1,在本實施例中,分壓電路302可例如包括串接於電源電壓VDD與接地間的電阻RD1與電阻RD2,電阻RD1與電阻RD2的共同接點耦接類比數位轉換電路304,用以產生分壓電壓VD1。類比數位轉換電路304將分壓電壓VD1轉換為數位控制信號SD1,編碼器306則可依據數位控制信號SD1產生開關控制信號SC1,以控制開關SW1~SWN的導通狀態,而於電流鏡電路204的輸入端產生對應電源電壓VDD的參考電流Iref。
進一步來說,類比數位轉換電路304可例如以圖4所示的實施方式來實施,在圖4實施例中,類比數位轉換電路304包括多個分壓電阻RD、多個比較器A1以及編碼器402,多個分壓電阻RD串接於參考電壓Vref與接地之間,並於分壓電阻RD間的接點上的產生多個子參考電壓。各個比較器A1的一輸入端耦接分壓電壓VD1,另一輸入端則分別耦接對應的子參考電壓,各個比較器A1分別將其對應的子參考電壓與分壓電壓VD1進行比較,並依據比較結果產生對應的位元值,進而於此些比較器A1的輸出端產生熱碼(thermometer code)信號,例如在本實施例中,多個比較器A1可反應分壓電壓VD1產生位元資料為“0001111”的熱碼信號。編碼器402可對熱碼信號進行編碼以產生數位控制信號SC1,其中數位控制信號SC1可為二進碼(binary code)信號。例如在本實施例中,可將位元資料為“0001111”的熱碼信號轉換為位元資料為“101”的二進碼信號,值得注意的是本實施例的熱碼信號以及二進碼信號的位元值僅為示範性的實施例,熱碼信號以及二進碼信號的位元值可隨子參考電壓與分壓電壓VD1的變化而有所改變,實際應用上並不以此為限。
圖3實施例的編碼器306則可將類比數位轉換電路304輸出的二進碼信號轉換為單一熱碼(one-hot code)信號,並將其作為開關控制信號SC1。舉例來說,編碼器306可儲存查找表,依據查找表將二進碼信號轉換為單一熱碼信號,查找表可例如表1所示:
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 二進碼信號 </td><td> 單一熱碼信號(開關控制信號) </td></tr><tr><td> 000 </td><td> 001 </td></tr><tr><td> 001 </td><td> 001 </td></tr><tr><td> 010 </td><td> 001 </td></tr><tr><td> 011 </td><td> 010 </td></tr><tr><td> 100 </td><td> 010 </td></tr><tr><td> 101 </td><td> 100 </td></tr><tr><td> 110 </td><td> 100 </td></tr><tr><td> 111 </td><td> 100 </td></tr></TBODY></TABLE>表1
如圖3所示,假設參考電流產生電路104包括開關SW1~SW3(亦即參考電流產生電路104具有3個電流源),編碼器306輸出的單一熱碼信號的各個位元可分別控制一個開關,以進行參考電流Iref的調整。值得注意的是,表1所列舉的二進碼信號與單一熱碼信號(開關控制信號SC1)為3位元的位元信號,然不以此為限,在其它實施例中,二進碼信號與單一熱碼信號亦可為具有不同位元數的位元信號,此外,二進碼信號與單一熱碼信號間的轉換關係亦不以表1為限,其可根據使用者對於參考電流Iref的需求進行調整,以使感測信號S1可正確地反應出記憶胞單元112的記憶體狀態,而避免誤判的情形發生。
綜上所述,本發明的實施例依據電源電壓控制參考電流產生電路產生對應電源電壓的較佳的參考電流,以使感測放大器產生對應電源電壓的感測信號,避免處理電路因電源電壓的改變而出現記憶胞的記憶體狀態誤判的情形。
102‧‧‧記憶體陣列
104‧‧‧參考電流產生電路
106‧‧‧電流比較電路
108‧‧‧電流調整電路
110‧‧‧處理電路
112‧‧‧記憶體胞單元
202、204‧‧‧電流鏡電路
302‧‧‧分壓電路
304‧‧‧類比數位轉換電路
306‧‧‧編碼器
402‧‧‧編碼器
SA1‧‧‧感測放大器
VDD‧‧‧電源電壓
SWL‧‧‧字元線選擇信號
SGD‧‧‧位元線選擇信號
FWL‧‧‧控制信號
IC1‧‧‧記憶胞電流
S1‧‧‧感測信號
Iref‧‧‧參考電流
M1‧‧‧字元線選擇電晶體
M2‧‧‧記憶體電晶體
M3‧‧‧位元線選擇電晶體
I1~IN‧‧‧電流源
IM1、IM2‧‧‧電流鏡信號
M4、M5、Q1、Q2‧‧‧電晶體
R1~RN、RD1、RD2‧‧‧電阻
SW1~SWN‧‧‧開關
SC1‧‧‧開關控制信號
VD1‧‧‧分壓電壓
SD1‧‧‧數位控制信號
RD‧‧‧分壓電阻
A1‧‧‧比較器
Vref‧‧‧參考電壓
圖1是依照本發明的實施例的一種記憶體裝置的示意圖。 圖2是依照本發明另一實施例的一種記憶體裝置的示意圖。 圖3是依照本發明另一實施例的一種記憶體裝置的示意圖。 圖4是依照本發明的實施例的一種類比數位轉換電路的示意圖。
102‧‧‧記憶體陣列
104‧‧‧參考電流產生電路
106‧‧‧電流比較電路
108‧‧‧電流調整電路
110‧‧‧處理電路
112‧‧‧記憶體胞單元
SA1‧‧‧感測放大器
VDD‧‧‧電源電壓
SWL‧‧‧字元線選擇信號
SGD‧‧‧位元線選擇信號
FWL‧‧‧控制信號
IC1‧‧‧記憶胞電流
S1‧‧‧感測信號
Iref‧‧‧參考電流
Claims (8)
- 一種記憶體裝置,包括:一記憶體陣列,包括:至少一記憶胞單元,耦接一電源電壓,依據字元線選擇信號、位元線選擇信號以及一控制信號輸出一記憶胞電流;一參考電流產生電路,耦接該電源電壓,產生一參考電流;一感測放大器,耦接該記憶體陣列與該參考電流產生電路,依據該記憶胞電流及該參考電流產生一感測信號,該感測放大器包括:一電流比較電路,耦接該記憶胞單元與該參考電流產生電路,比較該記憶胞電流與該參考電流,以產生該感測信號,該電流比較電路包括:一第一電流鏡電路,其輸入端與輸出端分別耦接該記憶體胞單元以及該電流比較電路的輸出端,依據該記憶胞電流於該第一電流鏡電路的輸出端產生一第一電流鏡信號;以及一第二電流鏡電路,其輸入端與輸出端分別耦接該參考電流產生電路以及該電流比較電路的輸出端,依據該參考電流產生一第二電流鏡信號,該第一電流鏡信號與該第二電流鏡信號反應該電流比較電路的偏壓狀態而於該電流比較電路的輸出端產生該感測信號;一電流調整電路,耦接該電源電壓與該參考電流產生電路,依據該電源電壓控制該參考電流產生電路產生對應該電源電壓的 該參考電流;以及一處理電路,耦接該電流比較電路,依據該感測信號判斷該記憶胞單元的記憶體狀態。
- 如申請專利範圍第1項所述的記憶體裝置,其中該參考電流產生電路包括:多個電流源,並聯於該第二電流鏡電路的輸入端與一接地之間,分別受控於該電流調整電路產生電流,以於該第二電流鏡電路的輸入端產生對應該電源電壓的該參考電流。
- 如申請專利範圍第2項所述的記憶體裝置,其中各該電流源包括:一電阻,耦接該第二電流鏡電路的輸入端;以及一開關,耦接於該電阻與該接地之間,該開關受控於該電流調整電路改變其導通狀態,以於該第二電流鏡電路的輸入端產生對應該電源電壓的該參考電流。
- 如申請專利範圍第3項所述的記憶體裝置,其中該電流調整電路包括:一分壓電路,耦接於該電源電壓,分壓該電源電壓以產生一分壓電壓;一類比數位轉換電路,耦接該分壓電路,將該分壓電壓轉換為一數位控制信號;以及一第一編碼器,耦接該類比數位轉換電路與該些開關,依據該數位控制信號產生一開關控制信號,以控制該些開關的導通狀 態,而於該第二電流鏡電路的輸入端產生對應該電源電壓的該參考電流。
- 如申請專利範圍第4項所述的記憶體裝置,其中該分壓電路包括:一第一電阻;以及一第二電阻,與該第一電阻串接於該電源電壓與該接地之間,該第一電阻與該第二電阻的共同接點產生該分壓電壓。
- 如申請專利範圍第4項所述的記憶體裝置,其中該類比數位轉換電路包括:多個分壓電阻,串接於一參考電壓與該接地之間,以產生多個子參考電壓;多個比較器,各該比較器的第一輸入端耦接該分壓電壓,各該比較器的第二輸入端分別耦接對應的該些子參考電壓,以於該些比較器的輸出端產生一熱碼(thermometer code)信號;以及一第二編碼器,耦接該些比較器,對該熱碼信號進行編碼以產生該數位控制信號。
- 如申請專利範圍第6項所述的記憶體裝置,其中該數位控制信號為一二進碼(binary code)信號,該開關控制信號為一單一熱碼(one-hot code)信號。
- 如申請專利範圍第7項所述的記憶體裝置,該第一編碼器更儲存一查找表,並依據該查找表將該二進碼信號轉換為該單一熱碼信號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105140789A TWI615854B (zh) | 2016-12-09 | 2016-12-09 | 記憶體裝置 |
CN201611204597.7A CN108231117B (zh) | 2016-12-09 | 2016-12-23 | 存储器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105140789A TWI615854B (zh) | 2016-12-09 | 2016-12-09 | 記憶體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI615854B true TWI615854B (zh) | 2018-02-21 |
TW201822200A TW201822200A (zh) | 2018-06-16 |
Family
ID=62014638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105140789A TWI615854B (zh) | 2016-12-09 | 2016-12-09 | 記憶體裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN108231117B (zh) |
TW (1) | TWI615854B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11049572B1 (en) | 2020-03-06 | 2021-06-29 | Macronix International Co., Ltd. | Memory device, source line voltage adjuster and source line voltage adjusting method thereof |
TWI732572B (zh) * | 2020-05-29 | 2021-07-01 | 旺宏電子股份有限公司 | 記憶體裝置及其操作方法 |
TWI764104B (zh) * | 2020-03-06 | 2022-05-11 | 旺宏電子股份有限公司 | 記憶體裝置、源極線電壓調整器及其源極線電壓調整方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11189339B1 (en) * | 2020-05-29 | 2021-11-30 | Macronix International Co., Ltd. | Performing in-memory computing based on multiply-accumulate operations using non-volatile memory arrays |
CN111833924A (zh) * | 2020-06-02 | 2020-10-27 | 珠海博雅科技有限公司 | 存储器参考电流的生成方法、生成系统以及存储器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6868031B2 (en) * | 2002-12-04 | 2005-03-15 | Renesas Technology Corp. | Nonvolatile memory device having circuit for stably supplying desired current during data writing |
US7269065B2 (en) * | 2003-10-08 | 2007-09-11 | Oki Electric Industry Co., Ltd. | Nonvolatile semiconductor storage apparatus and readout method |
USRE45189E1 (en) * | 2007-11-08 | 2014-10-14 | Higgs Opl. Capital Llc | Writing system and method for phase change memory |
WO2016048131A1 (en) * | 2014-09-26 | 2016-03-31 | Mimos Berhad | Power-on-reset circuit |
US9368224B2 (en) * | 2014-02-07 | 2016-06-14 | SanDisk Technologies, Inc. | Self-adjusting regulation current for memory array source line |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100541816B1 (ko) * | 2003-09-19 | 2006-01-10 | 삼성전자주식회사 | 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법 |
JP4554613B2 (ja) * | 2004-07-30 | 2010-09-29 | Spansion Japan株式会社 | 半導体装置および半導体装置にデータを書き込む方法 |
US7852669B2 (en) * | 2007-03-16 | 2010-12-14 | Spansion Llc | Division-based sensing and partitioning of electronic memory |
US7729165B2 (en) * | 2007-03-29 | 2010-06-01 | Flashsilicon, Incorporation | Self-adaptive and self-calibrated multiple-level non-volatile memories |
US7706185B2 (en) * | 2007-04-09 | 2010-04-27 | Macronix International Co., Ltd. | Reading circuitry in memory |
KR100942978B1 (ko) * | 2008-07-10 | 2010-02-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
CN103426478B (zh) * | 2012-05-18 | 2016-12-21 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的读电路 |
CN103531241B (zh) * | 2013-09-16 | 2017-02-08 | 中国电子科技集团公司第四十七研究所 | 电荷俘获型存储单元的读取方法 |
TWI588976B (zh) * | 2015-03-10 | 2017-06-21 | Toshiba Kk | Non-volatile semiconductor memory device |
CN104992728B (zh) * | 2015-07-31 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 闪存读操作校准电路 |
CN106169309B (zh) * | 2016-07-01 | 2019-09-06 | 中国科学院上海高等研究院 | 调整读出电路参考电流的系统和方法、读出电路 |
-
2016
- 2016-12-09 TW TW105140789A patent/TWI615854B/zh active
- 2016-12-23 CN CN201611204597.7A patent/CN108231117B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6868031B2 (en) * | 2002-12-04 | 2005-03-15 | Renesas Technology Corp. | Nonvolatile memory device having circuit for stably supplying desired current during data writing |
US7269065B2 (en) * | 2003-10-08 | 2007-09-11 | Oki Electric Industry Co., Ltd. | Nonvolatile semiconductor storage apparatus and readout method |
USRE45189E1 (en) * | 2007-11-08 | 2014-10-14 | Higgs Opl. Capital Llc | Writing system and method for phase change memory |
US9368224B2 (en) * | 2014-02-07 | 2016-06-14 | SanDisk Technologies, Inc. | Self-adjusting regulation current for memory array source line |
WO2016048131A1 (en) * | 2014-09-26 | 2016-03-31 | Mimos Berhad | Power-on-reset circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11049572B1 (en) | 2020-03-06 | 2021-06-29 | Macronix International Co., Ltd. | Memory device, source line voltage adjuster and source line voltage adjusting method thereof |
TWI764104B (zh) * | 2020-03-06 | 2022-05-11 | 旺宏電子股份有限公司 | 記憶體裝置、源極線電壓調整器及其源極線電壓調整方法 |
TWI732572B (zh) * | 2020-05-29 | 2021-07-01 | 旺宏電子股份有限公司 | 記憶體裝置及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108231117A (zh) | 2018-06-29 |
TW201822200A (zh) | 2018-06-16 |
CN108231117B (zh) | 2021-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI615854B (zh) | 記憶體裝置 | |
US8148970B2 (en) | Reference current generating circuit | |
US7551507B2 (en) | Power supply circuit and semiconductor memory | |
US20110050330A1 (en) | Reference current generating circuit | |
US10305457B2 (en) | Voltage trimming circuit and integrated circuit including the voltage trimming circuit | |
JP2000173282A (ja) | 多重ビットメモリセルのデ―タセンシング装置 | |
US8422280B2 (en) | Stable current supply circuit irrespective of PVT variations and semiconductor having same | |
KR20130128989A (ko) | 상변화 랜덤 액세스 메모리 장치 및 센싱 방법 | |
US9159411B2 (en) | Multi-level memory apparatus and data sensing method thereof | |
CN108198587B (zh) | 基准电流产生电路以及基准电流产生方法 | |
JP2008197918A (ja) | レギュレータ回路 | |
TWI745254B (zh) | 斷電檢測電路及半導體儲存裝置 | |
US20200251166A1 (en) | Programmable Memory Cell with a Feedback Signal for Programming the Programmable Memory Cell | |
US8767485B1 (en) | Operation method of a supply voltage generation circuit used for a memory array | |
JP2014147044A (ja) | 半導体集積回路 | |
US6195289B1 (en) | Device for reading analog nonvolatile memory cells, in particular flash cells | |
TWI697750B (zh) | 穩壓裝置及穩壓裝置的控制方法 | |
TW201541457A (zh) | 電子裝置以及控制方法 | |
US20240161835A1 (en) | Semiconductor device | |
KR20140006544A (ko) | 멀티 레벨 메모리 장치 및 그의 데이터 센싱 방법 | |
US10658052B2 (en) | Semiconductor device | |
KR101950918B1 (ko) | 저항성 메모리 및 그 메모리 셀 | |
TWI517161B (zh) | 電源電壓產生電路與用於記憶陣列之電源電壓產生電路的操作方法 | |
KR20140080944A (ko) | 비휘발성 메모리 장치 | |
JP2012014828A (ja) | 参照電流生成回路 |