TWI764104B

TWI764104B - 記憶體裝置、源極線電壓調整器及其源極線電壓調整方法

Info

Publication number: TWI764104B
Application number: TW109107370A
Authority: TW
Inventors: 陳重光; 賴乙婷
Original assignee: 旺宏電子股份有限公司
Priority date: 2020-03-06
Filing date: 2020-03-06
Publication date: 2022-05-11
Also published as: TW202135067A

Abstract

記憶體裝置、源極線電壓調整器及其源極線電壓調整方法被提出。源極線電壓調整器包括運算放大器、電流汲取器以及電流產生器。運算放大器具有第一輸入端以耦接至共同源極線，並具有第二輸入端以接收參考電壓。運算放大器產生偏壓電壓。電流汲取器依據偏壓電壓以由共同源極線汲取一汲取電流。電流產生器提供輸出電流至共同源極線。電流產生器依據偏壓電壓以產生第一電流，並依據參考電流以產生第二電流。電流產生器依據第二電流與第一電流的差以產生輸出電流。

Description

記憶體裝置、源極線電壓調整器及其源極線電壓調整方法

本發明是有關於一種記憶體裝置、源極線電壓調整器及其源極線電壓調整方法，且特別是有關於一種可降低功率消耗的記憶體裝置、源極線電壓調整器及其源極線電壓調整方法。

在習知的反及式（NAND）快閃記憶體中，基於多條記憶胞串共用一條共用源極線，因此，當進行記憶胞的讀取動作時，各記憶胞串中的選中記憶胞所儲存的資料，而傳送不同的電流志共用源極線。

在另一方面，習知技術另透過一個下拉電晶體來汲取共用源極線上的電流，並提供一個電流源以提供電流流至共用源極線。藉由下拉電晶體以及電流源交互作用以維持共用源極線上的電壓值。在習知技術中，上述電流源所產生的電流是固定的，並會產生一定程度的功率消耗，造成不必要的功率浪費。

本發明提供一種記憶體裝置、源極線電壓調整器及其源極線電壓調整方法，可有效節省功率消耗。

本發明的源極線電壓調整器，用以耦接至共同源極線。源極線電壓調整器包括運算放大器、電流汲取器以及電流產生器。運算放大器具有第一輸入端以耦接至共同源極線，並具有第二輸入端以接收參考電壓，運算放大器產生偏壓電壓。電流汲取器耦接在共同源極線以及參考接地端間，依據偏壓電壓以由共同源極線汲取一汲取電流。電流產生器耦接至共同源極線以及運算放大器，提供輸出電流至共同源極線。電流產生器依據偏壓電壓以產生第一電流，並依據參考電流以產生第二電流。電流產生器依據第二電流與第一電流的差以產生輸出電流。

本發明的記憶體裝置包括如上所述的源極線電壓調整器以及多個記憶胞串。記憶胞串耦接至共同源極線。

本發明的源極線電壓的調整方法適用於記憶體裝置。源極線電壓的調整方法包括：提供運算放大器以依據參考電壓以及共同源極線上的電壓以產生偏壓電壓；提供電流汲取器以依據偏壓電壓來由共同源極線汲取一汲取電流；提供電流產生器依據偏壓電壓以產生第一電流，依據參考電流以產生第二電流，依據第二電流與第一電流的差以產生輸出電流，並提供輸出電流至共同源極線。

基於上述，本發明的源極線電壓調整器中，透過電流產生器以提供輸出電流至共同源極線。其中，電流產生器依據運算放大器所產生的偏壓電壓來調整輸出電流的大小，以提供合適的輸出電流的電流值，來維持共同源極線上的電壓，可有效減低不需要的功率消耗。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明一實施例的源極線電壓調整器的示意圖。源極線電壓調整器100耦接至共同源極線CSL。源極線電壓調整器100包括運算放大器OP1、電流汲取器110以及電流產生器120。運算放大器OP1具有第一輸入端（例如為正輸入端）以耦接至共同源極線CSL。運算放大器OP1並具有第二輸入端（例如為負輸入端）以接收一參考電壓CSL_REF。運算放大器OP1的輸出端並產生偏壓電壓CSLREG。

此外，在本實施例中，電流汲取器110耦接在共同源極線CSL以及參考接地端GND間。電流汲取器110並耦接至運算放大器OP1的輸出端，並接收運算放大器OP1所產生的偏壓電壓CSLREG。電流汲取器110用以依據偏壓電壓CSLREG以由共同源極線汲取一汲取電流ID。其中，在本實施例中，電流汲取器110所產生的汲取電流ID的大小可以與偏壓電壓CSLREG呈正相關。具體來說明，在偏壓電壓CSLREG介於一特定的範圍中，電流汲取器110所產生的汲取電流ID可以正比於偏壓電壓CSLREG。電流產生器120則耦接在電源電壓VCC以及共同源極線CSL間。在本實施例中，電流產生器120用以提供輸出電流IO至共同源極線CSL。在當輸出電流IO大於汲取電流ID時，共同源極線CSL上的電壓可以被拉高，在當輸出電流IO小於汲取電流ID時，共同源極線CSL上的電壓則可以被拉低，而在當輸出電流IO等於汲取電流ID時，共同源極線CSL上的電壓可維持不變。

值得一提的，在本實施例中，電流產生器120依據偏壓電壓CSLREG的大小以產生輸出電流IO。具體來說明，電流產生器120所產生的輸出電流IO可以與偏壓電壓CSLREG負相關。也就是說，在當偏壓電壓CSLREG上升時，電流產生器120所產生的輸出電流IO會被調低，相對的，在當偏壓電壓CSLREG下降時，電流產生器120所產生的輸出電流IO則會被調高。

在整體動作方面，當共同源極線CSL因接受較高的電流（例如來自於記憶體裝置的多個記憶體串的源極電流）時，共同源極線CSL上的電壓在短時間中會有被拉高的現象。基於共同源極線CSL上的電壓被拉高，運算放大器OP1可提升所產生的偏壓電壓CSLREG的電壓值，並使電流汲取器110所產生的汲取電流ID上升。相對應的，電流產生器120依據被拉高的偏壓電壓CSLREG的電壓值以調降所產生的輸出電流IO的電流值。如此一來，共同源極線CSL上的電壓被拉升的現象可以被抑止，並被維持為一預設的電壓值。

相對的，當共同源極線CSL因接受較低的電流（例如來自於記憶體裝置的多個記憶體串的源極電流）時，共同源極線CSL上的電壓在短時間中會有被拉低的現象。基於共同源極線CSL上的電壓被拉低，運算放大器OP1可降低所產生的偏壓電壓CSLREG的電壓值，並使電流汲取器110所產生的汲取電流ID下降。相對應的，電流產生器120依據被拉低的偏壓電壓CSLREG的電壓值以調升所產生的輸出電流IO的電流值。如此一來，共同源極線CSL上的電壓被拉低的現象可以被抑止，並被維持為預設的電壓值。

由上述的說明可以得知，本發明中的輸出電流IO不是固定的電流值，而是可隨電壓偏壓電壓CSLREG的變動態調整。因此，本發明實施例的源極線電壓調整器100可節省功率消耗，降低不需要的功率浪費。

請參照圖2，圖2繪示本發明另一實施例的源極線電壓調整器的示意圖。源極線電壓調整器200包括運算放大器OP1、電流汲取器210以及電流產生器220。運算放大器OP1具有第一輸入端（例如為正輸入端）以耦接至共同源極線CSL。運算放大器OP1並具有第二輸入端（例如為負輸入端）以接收一參考電壓CSL_REF。運算放大器OP1的輸出端並產生偏壓電壓CSLREG。

在本實施例中，電流汲取器210由電晶體MPD所建構。電晶體MPD的第一端耦接至共同源極線CSL，電晶體MPD的第二端耦接至參考接地端GND，電晶體MPD的控制端則耦接至運算放大器OP1的輸出端，用藉以接收偏壓電壓CSLREG。

電晶體MPD為一下拉電晶體，並依據偏壓電壓CSLREG以產生汲取電流ID。在本實施例中，電晶體MPD的極性為N型，所產生的汲取電流ID的電流值大小可與偏壓電壓CSLREG正相關。

以下請參照圖3，圖3繪示本發明實施例的源極線電壓調整器的電流產生器的實施方式的示意圖。電流產生器300包括電流源310、電流鏡320、330、340以及參考電流源350。電流源310由電晶體MMIR所建構，電晶體MMIR的第一端耦接至電流鏡320，電晶體MMIR的第二端耦接至參考接地端GND，電晶體MMIR的控制端接收偏壓電壓CSLREG，並依據偏壓電壓CSLREG以產生電流I3。圖1中的電流產生器120以及圖2中的電流產生器220可利用本實施例的電流產生器300來實施。

另外，電流鏡320接收電流I3，並透過鏡射電流I3以產生電流I1。電流鏡320包括電晶體M1以及M2，其中電晶體M1、M2的第一端共同接收電源電壓VCC，電晶體M1的第二端與其控制端相耦接，並與電晶體M2的控制端耦接。電晶體M1的第二端另接收電流I3，電晶體M2的第二端則產生電流I1。

在另一方面，電流鏡330耦接至參考電流源350，電流鏡330接收參考電流源350所產生的參考電流IR，並透過鏡射參考電流IR以產生電流I2。其中，電流鏡330包括電晶體M3、M4。電晶體M3、M4的第二端共同耦接至參考接地端GND。電晶體M3的第一端接收參考電流IR，並與電晶體M3的控制端以及電晶體M4的控制端相互耦接。此外，電晶體M4的第一端並耦接至電晶體M2的第二端，電晶體M4的第一端上並汲取電流I2。

在此請注意，在電晶體M2的第二端與電晶體M4的第一端的相耦接端點上，可產生電流I2與電流I1相減的效應。其中，在本實施例中，電流I2的絕對值可大於電流I1的絕對值，且電流I2與電流I1的差，可被提供至電流鏡340。

電流鏡340耦接至電流鏡320以及330。電流鏡340用以鏡射電流I2與電流I1的差，並藉以產生輸出電流IO。其中，電流鏡340包括電晶體M5以及M6。電晶體M5以及M6的第一端共同接收電源電壓VCC。電晶體M5的第二端接收電流I2與電流I1的差，並耦接至電晶體M5的控制端以及電晶體M6的控制端。電晶體M6的第二端則產生輸出電流IO。

值得注意的，在本實施例中，電晶體MMIR可以與圖2實施例中，用以建構電流汲取器210的電晶體MPD，具有相同的極性（例如同為N型電晶體）。在其他實施例中，電晶體MMIR可以與電晶體MPD具有相同電氣特性，例如電晶體MMIR與電晶體MPD可具有相同的通道寬長（W/L）比。並使電流產生器300可以與電流汲取器210具有較佳的特性匹配。另外，在本實施例中的電晶體M1、M2、M5、M6可以具有相同的極性，電晶體M3、M4可以具有相同的極性，而電晶體M1、M3則可具有不同的極性。進一步來說明，電晶體M1、M2、M5、M6可以為P型電晶體，電晶體M3、M4則可以為N型電晶體。

此外，電流鏡320、330以及340所提供的電流鏡設比不必要為1：1，設計者可以依據實際的需求分別針對電流鏡320、330以及340的電流鏡設比進行不同或相同的設計，沒有一定的限制。

以下請參照圖4，圖4繪示本發明另一實施例的源極線電壓調整器的示意圖。源極線電壓調整器400包括運算放大器OP1、電流汲取器410以及電流產生器420。源極線電壓調整器400包括運算放大器OP1、電流汲取器410以及電流產生器420。運算放大器OP1具有第一輸入端（例如為正輸入端）以耦接至共同源極線CSL。運算放大器OP1並具有第二輸入端（例如為負輸入端）以接收一參考電壓CSL_REF。運算放大器OP1的輸出端並產生偏壓電壓CSLREG。

在本實施例中，電流汲取器410包括電晶體MPD0~MPDN、電晶體MSW1~MSWN以及比較及解碼器411。電晶體MPD0~MPDN用以做為產生汲取電流的多個電流源，電晶體MSW1~MSWN的分別做為多個開關。其中，電晶體MPD0~MPDN的第一端共同耦接至共同源極線CSL，電晶體MSW1~MSWN則分別與電晶體MPD0~MPDN串接於共同源極線CSL以及參考接地端間。電晶體MPD0~MPDN的控制端共同接收運算放大器OP1所產生的偏壓電壓CSLREG，電晶體MSW1~MSWN的控制端則分別接收多個致能信號EN0~ENN。

在另一方面，比較及解碼器411耦接至運算放大器OP1。比較及解碼器411比較參考電壓CSL_REF以及偏壓電壓CSLREG以產生比較結果，並針對比較結果進行解碼以產生致能信號ENN~EN0。

在動作方面，比較及解碼器411針對參考電壓CSL_REF以及偏壓電壓CSLREG進行比較，並針對參考電壓CSL_REF以及偏壓電壓CSLREG的差值的大小進行解碼，以產生致能信號ENN~EN0。藉由致能信號ENN~EN0，可控制電晶體MSW0~MSWN被導通的數量，並使被導通的電晶體MSW0~MSWN，所分別對應的電晶體MPD0~MPDN可提供汲取電流，並藉以拉低共同源極線CSL上的電壓準位。

在本發明實施例中，比較及解碼器411可設置分壓電路以針對參考電壓CSL_REF進行分壓，並產生多個子參考電壓，比較及解碼器411另設置多個比較器電路，以使偏壓電壓CSLREG與多個子參考電壓進行比較，並藉以產生比較結果。比較及解碼器411並可設置數位電路，以針對上述的比較結果進行解碼動作，以產生致能信號ENN~EN0。

在本發明其他實施例中，比較及解碼器411也可針對偏壓電壓CSLREG以及參考電壓CSL_REF進行類比的電壓減法動作，並藉以產生比較結果。比較及解碼器411再透過類比數位轉換的方式，針對比較結果進行解碼，並產生致能信號ENN~EN0。

在此，本發明實施例透過多段式的調整電流汲取器410所產生的汲取電流。因此，電流汲取器410中的每一下拉電晶體（電晶體MPD~MPDN中的每一）可操作在飽和區中，並且，可提升共同源極線CSL的調整的穩定性。

請參照圖5，圖5繪示本發明一實施例的記憶體裝置的示意圖。記憶體裝置500包括源極線電壓調整器510以及由多個記憶胞串MS0~MSN所構成的記憶胞陣列520。多個記憶胞串MS0~MSN分別耦接至位元線BL₀ ~BL_n ，並共同耦接至共同源極線CSL，並接收源極線選擇信號SSL、接地選擇信號GSL以及多條字元線信號WL_N ~WL_M 。源極線電壓調整器510耦接至共同源極線CSL。源極線電壓調整器510包括電流汲取器511、電流產生器512以及運算放大器OP1。源極線電壓調整器510的實施細節在前述多個實施例已有詳細的說明，在此不多贅述。

在記憶胞串MS0~MSN執行讀取動作時，記憶胞串MS0~MSN可依據被設定為讀取電壓VRD的字元線信號WL_M 以依據選中記憶胞所儲存的資料來提供多個源極電流至共同源極線CSL上。而源極線電壓調整器510可針對共同源極線CSL的電壓變化狀態，動態調整電流汲取器511、電流產生器512別產生的汲取電流以及輸出電流的電流值，並藉以降低不需要的功率消耗。

以下請參照圖6，圖6繪示本發明一實施例的源極線電壓的調整方法的流程圖。在步驟S610中，提供運算放大器以依據參考電壓以及共同源極線上的電壓以產生偏壓電壓。在步驟S620中，提供電流汲取器以依據偏壓電壓來由共同源極線汲取一汲取電流，並且，在步驟S630中，則提供電流產生器以依據偏壓電壓以產生第一電流，依據參考電流以產生第二電流，依據第二電流與第一電流的差以產生輸出電流，並提供輸出電流至共同源極線。

關於本實施例中個步驟的實施細節，在前述的實施例中有詳盡的說明，在此恕不贅述。

綜上所述，本發明針對共同源極線上的電壓以及預設的參考電壓進行比較以產生偏壓電壓，並使電流產生器依據偏壓電壓以調整被提供至共同源極線上的輸出電流的大小。藉由避免提供恆定的輸出電流至共同源極線上，以有效的減低不必要的功率消耗，達到節省功耗的目的。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、400、510:源極線電壓調整器 110、210、410、511:電流汲取器 120、220、300、420、512:電流產生器 310:電流源 320、330、340:電流鏡 350:參考電流源 411:比較及解碼器 500:記憶體裝置 520:記憶胞陣列 CSL:共同源極線 OP1:運算放大器 CSL:共同源極線 CSL_REF:參考電壓 CSLREG:偏壓電壓 GND:參考接地端 IO:輸出電流 VCC:電源電壓 ID:汲取電流 MPD、MMIR、M1~M6、MPD0~MPDN、MSW1~MSWN:電晶體 I1~I3:電流 VCC:電源電壓 MS0~MSN:記憶胞串 BL₀ ~BL_n :位元線 SSL:源極線選擇信號 GSL:接地選擇信號 WL_N ~WL_M :字元線信號 VRD:讀取電壓 S610~S630:源極線電壓的調整步驟

圖1繪示本發明一實施例的源極線電壓調整器的示意圖。圖2繪示本發明另一實施例的源極線電壓調整器的示意圖。圖3繪示本發明實施例的源極線電壓調整器的電流產生器的實施方式的示意圖。圖4繪示本發明另一實施例的源極線電壓調整器的示意圖。圖5繪示本發明一實施例的記憶體裝置的示意圖。圖6繪示本發明一實施例的源極線電壓的調整方法的流程圖。

100:源極線電壓調整器

110:電流汲取器

120:電流產生器

CSL:共同源極線

OP1:運算放大器

CSL:共同源極線

CSL_REF:參考電壓

CSLREG:偏壓電壓

GND:參考接地端

IO:輸出電流

VCC:電源電壓

ID:汲取電流

Claims

一種源極線電壓調整器，耦接至一共同源極線，包括：一運算放大器，具有第一輸入端以耦接至該共同源極線，並具有第二輸入端以接收一參考電壓，該運算放大器產生一偏壓電壓；一電流汲取器，耦接在該共同源極線以及一參考接地端間，依據該偏壓電壓以由該共同源極線汲取一汲取電流；以及一電流產生器，耦接至該共同源極線，提供一輸出電流至該共同源極線，該電流產生器依據該偏壓電壓以產生一第一電流，並依據一參考電流以產生一第二電流，該電流產生器依據該第二電流與該第一電流的差以產生該輸出電流，其中該電流汲取器包括：多個電晶體，相互並聯耦接在該共同源極線以及該參考接地端間，該些電晶體的控制端共同接收偏壓電壓，並用以由該共同源極線汲取該汲取電流；多個開關，分別串接在該些電晶體與該共同源極線的耦接路徑間，分別受控於多個致能信號；以及一比較及解碼器，比較該參考電壓以及該偏壓電壓以產生一比較結果，針對該比較結果進行解碼以產生該些致能信號，其中，該電流汲取器由該共同源極線汲取該汲取電流以維持該共同源極線上的電壓。
如申請專利範圍第1項所述的源極線電壓調整器，其中該電流產生器包括：一第一電流源，依據該偏壓電壓以產生一第三電流；一第一電流鏡，耦接該第一電流源，鏡射該第三電流以產生該第一電流；一第二電流鏡，鏡射該參考電流以產生該第二電流；以及一第三電流鏡，鏡射該第一電流以及該第二電流的差以產生該輸出電流。
如申請專利範圍第2項所述的源極線電壓調整器，其中該第一電流源為一第一電晶體，該第一電晶體的第一端耦接至該第一電流鏡並提供該第三電流，該第一電晶體的第二端耦接至該參考接地端，該第一電晶體的控制端接收該偏壓電壓。
如申請專利範圍第2項所述的源極線電壓調整器，其中該電流產生器更包括：一參考電流源，耦接至該第二電流鏡，用以提供該參考電流。
如申請專利範圍第2項所述的源極線電壓調整器，其中該第一電流鏡包括：一第一電晶體，具有第一端以接收一電源電壓，該第一電晶體的第二端接收該第三電流，該第一電晶體的控制端耦接至該第一電晶體的第二端；以及一第二電晶體，具有第一端以接收該電源電壓，該第二電晶體的控制端耦接至該第一電晶體的控制端，該第二電晶體的第二端產生該第一電流。
如申請專利範圍第5項所述的源極線電壓調整器，其中該第二電流鏡包括：一第三電晶體，具有第一端接收該參考電流，該第三電晶體的第一端與該第三電晶體的控制端相耦接，該第三電晶體的第二端耦接至該參考接地端；以及一第四電晶體，具有第一端耦接至該第二電晶體的第二端，該第四電晶體的第二端耦接至該參考接地端，該第四電晶體的控制端耦接至該第三第晶體的控制端。
如申請專利範圍第6項所述的源極線電壓調整器，其中該第三電流鏡包括：一第五電晶體，具有第一端接收該電源電壓，該第五電晶體的第二端耦接至該第二電晶體的第二端以及該第四電晶體的第一端，該第五電晶體的控制端耦接至該第五電晶體的第二端；以及一第六電晶體，具有第一端接收該電源電壓，該第六電晶體的第二端產生該輸出電流，該第六電晶體的控制端耦接至該第五電晶體的控制端，其中該第五電晶體的第二端上的電流等於該第二電流與該第一電流的差。
如申請專利範圍第7項所述的源極線電壓調整器，其中該第一電晶體、該第二電晶體、該第五電晶體以及該第六電晶體的極性相同，該第三電晶體與該第四電晶體的極性相同，而該第一電晶體與該第三電晶體的極性不相同。
一種記憶體裝置，包括：如申請專利範圍第1項所述的源極線電壓調整器；以及多個記憶胞串，耦接至該共同源極線。
如申請專利範圍第9項所述的記憶體裝置，其中該些記憶胞串分別耦接多條位元線，共同接收一源極線選擇信號、一接地選擇信號以及多條字元線信號。
如申請專利範圍第9項所述的記憶體裝置，其中在一讀取動作時，該些記憶胞串依據多個選中記憶胞中的資料以提供多個源極電流至該共同源極線。
一種源極線電壓的調整方法，適用於一記憶體裝置，包括：提供一運算放大器以依據一參考電壓以及一共同源極線上的電壓以產生一偏壓電壓；提供一電流汲取器以依據該偏壓電壓來由該共同源極線汲取一汲取電流，並使該電流汲取器由該共同源極線汲取該汲取電流以維持該共同源極線上的電壓；以及提供一電流產生器依據該偏壓電壓以產生一第一電流，依據一參考電流以產生一第二電流，依據該第二電流與該第一電流的差以產生一輸出電流，並提供該輸出電流至該共同源極線，其中該電流汲取器藉由相互並聯耦接在該共同源極線以及該參考接地端間的多個電晶體的控制端共同接收偏壓電壓，並用以由該共同源極線汲取該汲取電流；提供分別串接在該些電晶體與該共同源極線的耦接路徑間的多個開關，分別受控於多個致能信號；以及提供一比較及解碼器，比較該參考電壓以及該偏壓電壓以產生一比較結果，針對該比較結果進行解碼以產生該些致能信號。
如申請專利範圍第12項所述的調整方法，其中提供該電流產生器依據該偏壓電壓以產生該第一電流，依據該參考電流以產生該第二電流，依據該第一電流與該第二電流的差以產生該輸出電流的步驟包括：依據該偏壓電壓以產生一第三電流；鏡射該第三電流以產生該第一電流；鏡射該參考電流以產生該第二電流；以及鏡射該第二電流以及該第一電流的差以產生該輸出電流。