CN108198587B - 基准电流产生电路以及基准电流产生方法 - Google Patents

基准电流产生电路以及基准电流产生方法 Download PDF

Info

Publication number
CN108198587B
CN108198587B CN201711389548.XA CN201711389548A CN108198587B CN 108198587 B CN108198587 B CN 108198587B CN 201711389548 A CN201711389548 A CN 201711389548A CN 108198587 B CN108198587 B CN 108198587B
Authority
CN
China
Prior art keywords
value
current
reference current
count value
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711389548.XA
Other languages
English (en)
Other versions
CN108198587A (zh
Inventor
马亮
张登军
李迪
刘大海
闫江
张亦锋
杨小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Boya Technology Co ltd
Original Assignee
Zhuhai Boya Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Boya Technology Co ltd filed Critical Zhuhai Boya Technology Co ltd
Priority to CN201711389548.XA priority Critical patent/CN108198587B/zh
Publication of CN108198587A publication Critical patent/CN108198587A/zh
Application granted granted Critical
Publication of CN108198587B publication Critical patent/CN108198587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Control Of Electrical Variables (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明公开了一种基准电流产生电路以及基准电流产生方法，其中，基准电流产生电路包括：电流产生单元，用于根据计数值产生基准电流；校正单元，用于存储预设值，并根据预设值提供读出电流；电流比较单元，用于比较基准电流和读出电流以得到读取值；以及控制单元，用于根据预设值和读取值提供计数值，其中，基准电流产生电路具有校准模式和正常工作模式，在校准模式下，控制单元根据读取值和预设值产生并调节计数值，在正常工作模式下，电流产生单元根据调节后的计数值产生基准电流。可实现对基准电流的自动校正。

Description

基准电流产生电路以及基准电流产生方法
技术领域
本发明涉及存储器技术领域，更具体地涉及一种基准电流产生电路以及基准电流产生方法。
背景技术
在信息时代，信息存储是信息技术中最重要的技术内容之一。各种闪存存储器得到了越来越广泛的应用。
闪存存储器通过利用读出放大器比较流过存储单元的电流和基准电流来实现闪存存储器的读取和验证等操作，该方式被称为电流比较型读出方式。随着闪存存储器工艺的发展，用于读取的擦除态和编程态的存储单元的电流差别越来越小，这对基准电流的要求越来越高。
现有技术通过选择一个参考存储单元，通过对其进行反复的擦除和编程操作来使其产生的参考电流和预设值一致，最终得到合适的基准电流。这种方法需要大量的工作量，费时费力。
发明内容
有鉴于此，本发明的目的在于提供一种基准电流产生电路以及基准电流产生方法，可实现对基准电流的自动校正。
根据本发明的一方面提供一种基准电流产生电路，其特征在于，包括：电流产生单元，用于根据计数值产生基准电流；校正单元，用于存储预设值，并根据所述预设值提供读出电流；电流比较单元，用于比较所述基准电流和所述读出电流以得到读取值；以及控制单元，用于根据所述预设值和所述读取值提供所述计数值，其中，基准电流产生电路具有校准模式和正常工作模式，在所述校准模式下，所述控制单元根据所述读取值和所述预设值产生并调节所述计数值，在所述正常工作模式下，所述电流产生单元根据调节后的所述计数值产生所述基准电流。
优选地，所述控制单元包括：比较模块，接收所述预设值与所述读取值，用于根据所述预设值与所述读取值的比较结果产生反馈信号；调节模块，在所述校准模式下，所述调节模块用于根据所述反馈信号产生并调节所述计数值，在所述正常工作模式下，所述调节模块持续提供调节后的所述计数值。
优选地，所述调节模块包括：存储单元，用于存储调节后的所述计数值，并在所述正常工作模式下提供调节后的所述计数值；计数单元，用于在所述校准模式下从初始值开始计数以产生所述计数值，当所述反馈信号表征所述预设值与所述读取值不相同时，所述计数单元增大或减小当前的所述计数值，当所述反馈信号表征所述预设值与所述读取值相同时，停止计数并将当前的所述计数值存储至存储单元。
优选地，所述调节模块还包括运算单元，所述运算单元与所述计数单元和所述存储单元相连接，所述计数单元的初始值包括第一初始值和第二初始值，在所述校准模式下，所述计数单元从所述第一初始值开始进行递增计数、从所述第二初始值开始进行递减计数，从而根据所述反馈信号判断得到所述计数值的最小有效值和最大有效值，所述存储单元还用于存储所述最小有效值和所述最大有效值，所述运算单元从所述存储单元中获取所述最小有效值和所述最大有效值，并将所述最小有效值和所述最大有效值的平均值作为调节后的所述计数值提供给所述存储单元。
优选地，所述电流产生单元包括：基准单元，包括多个用于存储数据的第一晶体管，每个所述晶体管的漏极接地且栅极接收第一读出电压；以及开关电路，包括多个开关管，各个所述开关管的控制端分别受控于所述计数值的对应位，各个所述开关管的第一通路端相连以提供参考电流，各个开关管的第二通路端分别与各个所述第一晶体管的源极对应相连；电流镜电路，用于按预定比例将所述参考电流转换为所述基准电流。
优选地，所述校正单元包括多个用于存储数据的第二晶体管，每个所述第二晶体管的漏极接地，每个所述第二晶体管的栅极分别接收所述预设值的对应位，各个所述第二晶体管的源极分别提供对应的所述读出电流，所述电流比较单元分别将各个所述第二晶体管提供的所述读出电流与所述基准电流进行比较以产生所述读取值。
根据本发明的另一方面提供一种基准电流产生方法，包括：根据计数值产生基准电流；提供预先存储有预设值的校正单元，所述校正单元根据所述预设值提供读出电流；比较所述基准电流和所述读出电流以得到读取值；在校准模式下，根据所述读取值和所述预设值产生并调节所述计数值，在正常工作模式下，根据调节后的所述计数值产生所述基准电流。
优选地，在校准模式下，根据所述读取值和所述预设值产生并调节所述计数值的步骤包括：根据所述预设值与所述读取值的比较结果产生反馈信号；根据所述反馈信号产生并调节所述计数值；存储调节后的所述计数值。
优选地，根据所述反馈信号产生并调节所述计数值的步骤包括：从初始值开始计数以产生所述计数值；当所述反馈信号表征所述预设值与所述读取值不相同时，所述计数单元增大或减小当前的所述计数值，当所述反馈信号表征所述预设值与所述读取值相同时，停止计数并将当前的所述计数值作为调节后的所述计数值。
优选地，根据所述反馈信号产生并调节所述计数值的步骤包括：从第一初始值开始计数，当所述反馈信号表征所述预设值与所述读取值不相同时，所述计数单元增大当前的所述计数值，直到所述反馈信号表征所述预设值与所述读取值相同时停止计数，并将当前的所述计数值存储为最小有效值；从第二初始值开始计数，当所述反馈信号表征所述预设值与所述读取值不相同时，所述计数单元减小当前的所述计数值，直到所述反馈信号表征所述预设值与所述读取值相同时停止计数，并将当前的所述计数值存储为最大有效值；将所述最小有效值和所述最大有效值的平均值存储为调节后的所述计数值。
优选地，根据计数值产生基准电流的步骤包括：提供并联连接的多个电流支路，所述多条电流支路的总电流为参考电流；根据所述计数值的不同位分别控制各个电流支路的导通与关断，以调节所述参考电流的大小；按照一定比例将所述参考电流转换成所述基准电流。
本发明提供的基准电流产生电路和基准电流产生方法，包括电流产生单元和校正单元，电流产生单元根据计数值产生基准电流，校正单元存储预设值并根据预设值产生读出电流，电流比较单元根据基准电流和读出电流得到读出值，控制单元将读出值与预设值进行比较，对计数值进行调节，可实现基准电流的自动校正，不仅可以得到精确的基准电流，而且可以节省工作量。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出现有技术的存储装置的结构示意图。
图2示出本发明的基准电流产生电路的结构示意图。
图3示出图2控制单元的结构示意图。
图4示出本发明的基准电流产生电路的电路示意图。
图5示出本发明的基准电流产生方法的流程示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1示出现有技术的存储装置的结构示意图。
如图1所示，存储装置1000包括基准电流产生电路1100、控制电路1200、控制电压生成电路1300、存储单元1400以及输出电路1500。存储单元1400包括级联的多个用于存储信息的晶体管(图中未示出)，通过对这些晶体管进行“编程”以具有不同的阈值电压来存储信息。例如可以采用具有存储电荷能力的浮置栅极的“闪存”单元，被编程的晶体管的阈值电压部分取决于存储在浮置栅极上的电荷量。
控制电路1200用于控制电压生成电路1300产生驱动电压，存储单元1400用于根据驱动电压的作用下产生电流。输出电路1500用于将存储单元1400中的电流与基准电流产生电路1100产生的基准电流进行对比，通过将比较结果与表示被比较的单元状态的数字技术在逻辑上进行组合，将比较结果转换为单元状态的二进制表示，其中，输出电路1500从控制电路1200中获取计数值。
基准电流产生电路1100包括基准单元(图中未示出)，通过在制造和测试过程中不断调整基准单元的阈值电压，以达到所希望的标称基准电流。
现有技术的存储装置1000使用的基准电流产生电路1100，需要在制造与测试过程对基准单元进行反复的擦除和编程操作来直接产生基准电流，需要大量的工作量，费时费力。
以下参照附图对本发明实施例进行详细的说明。
图2示出本发明的基准电流产生电路的结构示意图。
如图2所示，本发明提供的基准电流产生电路2000包括电流产生单元2100、控制单元2200、电流比较单元2300以及校正单元2400。电流产生单元2100根据计数值产生基准电流Iref，校正单元2400用于存储预设值，并根据预设值提供读取电流，电流比较单元2300接收基准电流Iref与读取电流，根据基准电流Iref与读取电流得到读取值。控制单元2200用于根据预设值和读取值提供计数值。
其中，在校准模式下，控制单元2200可根据读取值和预设值产生并调节计数值。在正常工作模式下，电流产生单元2100根据调节后的计数值产生基准电流。
图3示出图2控制单元的结构示意图。
如图3所示，控制单元2200包括比较模块2210和调节模块2220。其中，比较模块2210用于接收预设值和读取值，并可根据预设值和读取值产生反馈信号，当预设值和读取值不相同时，比较模块2210提供第一反馈信号，当预设值和读取值相同时，比较模块2210提供第二反馈信号。调节模块2220包括计数单元2221、存储单元2222以及运算单元2223。计数单元2221接收反馈信号，用于在校准模式下从初始值开始计数以产生计数值。当比较模块2210提供第一反馈信号时，计数单元2221增大或减小当前的计数值，当比较模块2210提供第二反馈信号时，计数单元2221调制计数并将当前的计数值存储至存储单元2222。
在本发明的一些实施例中，计数单元2221例如为计数器，计数单元2221的初始值包括第一初始值和第二初始值，第一初始值小于第二初始值，在校准模式下，当接收到第一反馈信号时，计数单元2221从第一初始值开始进行递增计数，从第二初始值开始进行递减计数。当接收到第二反馈信号时，计数单元2221停止计数，得到最小有效值和最大有效值存储至存储单元2222。运算单元2223与计数单元2221和存储单元2222相连接，运算单元2223将最小有效值和最大有效值的平均值作为调节后的计数值提供给存储单元2222。
图4示出本发明的基准电流产生电路的电路示意图。
如图4所示，电流产生单元2100包括基准单元2110、开关电路2120以及电流镜电路2130。
基准单元2110包括n个可以存储信息的晶体管2112，n为大于1的正整数。晶体管2112可经过“被编程”以具有阈值电压以存储信息，例如，晶体管2112为具有能够存储电荷的浮置栅极的“闪存”单元，在制造与测试过程中调整晶体管2112的阈值电压值，改变存储在浮置栅极上的电荷量，晶体管2112的栅极电压是理想的(与环境无关)。如图所示，晶体管2112的栅极接收第一读出电压VWL1，漏极接地，源极与开关电路2120相连。
开关电路2120包括n个开关管P1至Pn，开关管P1至Pn的控制端与控制单元2200相连，分别受控于计数值的对应位。开关管P1至Pn的第一通路端相连以输出参考电流I1，第二通路端分别与基准单元2110中的晶体管2112的源极相连。
电流镜电路2130用于按照预定比例将基准单元2110提供的参考电流I1镜像为基准电流Iref，输出到电流比较单元2300。例如，图3中示出的电流镜电路2130包括第一电流支路与第二电流支路，第一电流支路与开关电路2120与基准单元2110相连，第二电流支路与电流比较单元2300相连。电流镜电路2130将位于第一电流支路上的基准单元2110提供的电流I1通过晶体管M1和M2镜像到第二电流支路成为基准电流Iref，晶体管M3将基准电流Iref输出到电流比较单元2300。其中，基准单元2110的电流I1＝N*Icell，N表示基准单元2110中被选中的晶体管2112的数量，Icell表示每个晶体管2112的漏极电流。
校正单元2400包括多个用于存储数据的晶体管2420，晶体管2420可以等同于晶体管2112，可以通过“被编程”以具有阈值电压来存储信息。例如，晶体管2420为具有能够存储电荷的浮置栅极的“闪存”单元，已编程的晶体管的阈值电压部分取决于存储在浮置栅极上的电荷量，通过改变浮置栅极上所存储的电荷量，晶体管2420可被编程具有不同的电平。例如，晶体管2420可以被编程到四个电平之一，以有效地在每个存储单元中存储两位信息。
每个晶体管2420的漏极接地，栅极分别接收预设值的对应位，多个晶体管2420的源极分别提供对应的读出电流。
在本发明的一些实施例中，校正单元2400包括64个晶体管2420，通过“编程”向校正单元2400写入预设值，例如：12h_34h_56h_78h_89h_abh_cdh_efh。
电流比较单元2300将校正单元2400提供的读取电流与基准电流Iref进行逻辑运算得到读取值。
在本发明的一些实施例中，在校准模式下，控制单元2200中的计数单元2221从0开始进行加法计数，控制单元2200根据计数值依次导通开关电路2120中的开关管P1至Pn，计数器的数值为被导通的开关管的数目，即基准单元2110中被选择的晶体管2112的数目。此时电流镜电路2130将基准单元2110提供的电流I1镜像输出为基准电流Iref1。电流比较单元2300根据基准电流Iref1与读取电流产生读取值。控制单元2200中的比较模块2210将读取值与预设值进行比较，若读取值与预设值不同，比较模块2210向计数单元2221提供第一反馈信号，计数单元2221的计数器的数值加1，电流产生单元2100产生新的基准电流Iref2，电流比较单元2300根据基准电流Iref2与读取电流产生新的读取值，比较模块2210将读取值与预设值进行比较，直到读取值与预设值相同，此时比较模块2210向计数单元2221提供第二反馈信号，计数单元2221输出最小有效值N1。
控制单元2200导通所有的开关管P1至Pn，计数单元2221从n开始进行减法计数，n为大于1的正整数，控制单元2200根据计数值依次关断开关电路2120中的开关管P1至Pn，计数器的数值表示剩下被导通的开关管的数目。电流比较单元2300将每次电流产生单元2100提供的基准电流Iref与读取电流进行逻辑运算产生读取值，比较模块2210将读取值与预设值进行比较，一直到读取值与预设值相同，此时计数单元2221输出最大有效值N2。
运算单元2223将最小有效值N1和最大有效值N2的平均值作为调节后的计数值提供至存储单元2222。
图5示出本发明的基准电流产生方法的流程示意图。
如图5所示，本发明的基准电流产生方法的步骤包括：
S01，根据计数值产生基准电流,。
S02，提供预先存储有预设值的校正单元，校正单元根据预设值提供读出电流。
S03，比较基准电流和读出电流以得到读取值。
S04，在校准模式下，根据读取值和预设值产生并调节计数值，在正常工作模式下，根据调节后的计数值产生基准电流。
其中，在校准模式下，根据读取值和预设值产生并调节计数值的步骤包括：根据预设值与读取值的比较结果产生反馈信号；根据反馈信号产生并调节计数值；存储调节后的计数值。
根据反馈信号产生并调节计数值的步骤包括：从初始值开始计数以产生计数值；当反馈信号表征预设值与读取值不相同时，计数单元增大或减小当前的计数值，当反馈信号表征预设值与读取值相同时，停止计数并将当前的计数值作为调节后的计数值。
根据反馈信号产生并调节计数值的步骤包括：
从第一初始值开始计数，当反馈信号表征预设值与读取值不相同时，计数单元增大当前的计数值，直到反馈信号表征预设值与读取值相同时停止计数，并将当前的计数值存储为最小有效值；
从第二初始值开始计数，当反馈信号表征预设值与读取值不相同时，计数单元减小当前的计数值，直到反馈信号表征预设值与读取值相同时停止计数，并将当前的计数值存储为最大有效值；
将最小有效值和最大有效值的平均值存储为调节后的计数值。
其中，根据计数值产生基准电流的步骤包括：提供并联连接的多个电流支路，多条电流支路的总电流为参考电流；根据计数值的不同位分别控制各个电流支路的导通与关断，以调节参考电流的大小；按照一定比例将参考电流转换成基准电流。
综上所述，本发明提供的基准电流产生电路和基准电流产生方法，包括电流产生单元和校正单元，电流产生单元根据计数值产生基准电流，校正单元存储预设值并根据预设值产生读出电流，电流比较单元根据基准电流和读出电流得到读出值，控制单元将读出值与预设值进行比较，对计数值进行调节，可实现基准电流的自动校正，不仅可以得到精确的基准电流，而且可以节省工作量。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种基准电流产生电路，其特征在于，包括：
电流产生单元，包括基准单元，包括多个用于存储数据的第一晶体管，每个所述第一晶体管的漏极接地且栅极接收第一读出电压；开关电路，包括多个开关管，各个所述开关管的控制端分别受控于一计数值的对应位，各个所述开关管的第一通路端相连以提供参考电流，各个开关管的第二通路端分别与各个所述第一晶体管的源极对应相连；以及电流镜电路，用于按预定比例将所述参考电流转换为基准电流；
校正单元，用于存储预设值，并根据所述预设值提供读出电流；
电流比较单元，用于比较所述基准电流和所述读出电流以得到读取值；以及
控制单元，用于根据所述预设值和所述读取值提供所述计数值，
其中，基准电流产生电路具有校准模式和正常工作模式，
在所述校准模式下，所述控制单元根据所述读取值和所述预设值产生并调节所述计数值，
在所述正常工作模式下，所述电流产生单元根据调节后的所述计数值产生所述基准电流。
2.根据权利要求1所述的基准电流产生电路，其特征在于，所述控制单元包括：
比较模块，接收所述预设值与所述读取值，用于根据所述预设值与所述读取值的比较结果产生反馈信号；
调节模块，在所述校准模式下，所述调节模块用于根据所述反馈信号产生并调节所述计数值，在所述正常工作模式下，所述调节模块持续提供调节后的所述计数值。
3.根据权利要求2所述的基准电流产生电路，其中，所述调节模块包括：
存储单元，用于存储调节后的所述计数值，并在所述正常工作模式下提供调节后的所述计数值；
计数单元，用于在所述校准模式下从初始值开始计数以产生所述计数值，当所述反馈信号表征所述预设值与所述读取值不相同时，所述计数单元增大或减小当前的所述计数值，当所述反馈信号表征所述预设值与所述读取值相同时，停止计数并将当前的所述计数值存储至存储单元。
4.根据权利要求3所述的基准电流产生电路，其中，所述调节模块还包括运算单元，所述运算单元与所述计数单元和所述存储单元相连接，
所述计数单元的初始值包括第一初始值和第二初始值，在所述校准模式下，所述计数单元从所述第一初始值开始进行递增计数、从所述第二初始值开始进行递减计数，从而根据所述反馈信号判断得到所述计数值的最小有效值和最大有效值，
所述存储单元还用于存储所述最小有效值和所述最大有效值，
所述运算单元从所述存储单元中获取所述最小有效值和所述最大有效值，并将所述最小有效值和所述最大有效值的平均值作为调节后的所述计数值提供给所述存储单元。
5.根据权利要求1所述的基准电流产生电路，其中，所述校正单元包括多个用于存储数据的第二晶体管，每个所述第二晶体管的漏极接地，每个所述第二晶体管的栅极分别接收所述预设值的对应位，各个所述第二晶体管的源极分别提供对应的所述读出电流，
所述电流比较单元分别将各个所述第二晶体管提供的所述读出电流与所述基准电流进行比较以产生所述读取值。
6.一种基准电流产生方法，包括：
提供并联连接的多个电流支路，所述多个电流支路的总电流为参考电流；
根据计数值的不同位分别控制各个电流支路的导通与关断，以调节所述参考电流的大小；
按照一定比例将所述参考电流转换成基准电流；
提供预先存储有预设值的校正单元，所述校正单元根据所述预设值提供读出电流；
比较所述基准电流和所述读出电流以得到读取值；
在校准模式下，根据所述读取值和所述预设值产生并调节所述计数值，
在正常工作模式下，根据调节后的所述计数值产生所述基准电流。
7.根据权利要求6所述的基准电流产生方法，其特征在于，在校准模式下，根据所述读取值和所述预设值产生并调节所述计数值的步骤包括：
根据所述预设值与所述读取值的比较结果产生反馈信号；
根据所述反馈信号产生并调节所述计数值；
存储调节后的所述计数值。
8.根据权利要求7所述的基准电流产生方法，其中，根据所述反馈信号产生并调节所述计数值的步骤包括：
从初始值开始计数以产生所述计数值；
当所述反馈信号表征所述预设值与所述读取值不相同时，增大或减小当前的所述计数值，当所述反馈信号表征所述预设值与所述读取值相同时，停止计数并将当前的所述计数值作为调节后的所述计数值。
9.根据权利要求7所述的基准电流产生方法，其中，根据所述反馈信号产生并调节所述计数值的步骤包括：
从第一初始值开始计数，当所述反馈信号表征所述预设值与所述读取值不相同时，增大当前的所述计数值，直到所述反馈信号表征所述预设值与所述读取值相同时停止计数，并将当前的所述计数值存储为最小有效值；
从第二初始值开始计数，当所述反馈信号表征所述预设值与所述读取值不相同时，减小当前的所述计数值，直到所述反馈信号表征所述预设值与所述读取值相同时停止计数，并将当前的所述计数值存储为最大有效值；
将所述最小有效值和所述最大有效值的平均值存储为调节后的所述计数值。
CN201711389548.XA 2017-12-21 2017-12-21 基准电流产生电路以及基准电流产生方法 Active CN108198587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711389548.XA CN108198587B (zh) 2017-12-21 2017-12-21 基准电流产生电路以及基准电流产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711389548.XA CN108198587B (zh) 2017-12-21 2017-12-21 基准电流产生电路以及基准电流产生方法

Publications (2)

Publication Number Publication Date
CN108198587A CN108198587A (zh) 2018-06-22
CN108198587B true CN108198587B (zh) 2024-03-19

Family

ID=62577059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711389548.XA Active CN108198587B (zh) 2017-12-21 2017-12-21 基准电流产生电路以及基准电流产生方法

Country Status (1)

Country Link
CN (1) CN108198587B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109189136B (zh) * 2018-08-27 2020-06-16 四川中微芯成科技有限公司 用于eeprom存储器的基准电流生成电路及生成方法
CN110797067B (zh) * 2019-10-21 2021-10-22 上海闪易半导体有限公司 存储阵列模块及其控制方法、装置、模组
CN112485499A (zh) * 2020-12-29 2021-03-12 深圳市芯天下技术有限公司 基准电流自动校准的测试方法、装置、存储介质和终端
CN114664351B (zh) * 2022-03-24 2022-11-25 珠海博雅科技股份有限公司 用于非易失存储器的参考电流产生模块及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848294A (zh) * 2005-04-12 2006-10-18 株式会社东芝 存储多值数据的非易失性半导体存储器
JP2007207343A (ja) * 2006-02-01 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置
JP2011198466A (ja) * 2011-06-10 2011-10-06 Panasonic Corp 半導体記憶装置
CN106297892A (zh) * 2016-08-11 2017-01-04 北京兆易创新科技股份有限公司 一种存储器参考单元的实现方法及系统
CN207587390U (zh) * 2017-12-21 2018-07-06 珠海博雅科技有限公司 基准电流产生电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129470A (ja) * 2007-11-20 2009-06-11 Toshiba Corp 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848294A (zh) * 2005-04-12 2006-10-18 株式会社东芝 存储多值数据的非易失性半导体存储器
JP2007207343A (ja) * 2006-02-01 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置
JP2011198466A (ja) * 2011-06-10 2011-10-06 Panasonic Corp 半導体記憶装置
CN106297892A (zh) * 2016-08-11 2017-01-04 北京兆易创新科技股份有限公司 一种存储器参考单元的实现方法及系统
CN207587390U (zh) * 2017-12-21 2018-07-06 珠海博雅科技有限公司 基准电流产生电路

Also Published As

Publication number Publication date
CN108198587A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
CN108198587B (zh) 基准电流产生电路以及基准电流产生方法
JP3782628B2 (ja) 多重ビットメモリセルのデータセンシング装置
KR100927782B1 (ko) 불휘발성 메모리 장치의 독출/검증 기준전압 공급부
US20120275222A1 (en) Nonvolatile memory apparatus and verification method thereof
US20120250412A1 (en) Flash memory apparatus and method for generating read voltage thereof
US8446786B2 (en) Outputting a particular data quantization from memory
JP5909294B1 (ja) 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置
KR100816214B1 (ko) 플래쉬 메모리 장치의 전압 생성기
JP5406920B2 (ja) 不揮発性メモリ基準セルの電気的なトリミングの方法
US20140010023A1 (en) Multi-level memory apparatus and data sensing method thereof
US11502680B2 (en) Power down detection circuit and semiconductor storage apparatus
US7394698B1 (en) Method and apparatus for adjusting a read reference level under dynamic power conditions
US8164953B2 (en) Memory and boundary searching method thereof
CN207587390U (zh) 基准电流产生电路
US10613571B2 (en) Compensation circuit for generating read/program/erase voltage
US9318195B1 (en) Multi-level memory apparatus and data sensing method thereof
US10431312B2 (en) Nonvolatile memory apparatus and refresh method thereof
US7596037B2 (en) Independent bi-directional margin control per level and independently expandable reference cell levels for flash memory sensing
CN107305786A (zh) 非易失性半导体存储装置
KR101540795B1 (ko) 임계 전압 분포에 따라 플래시 메모리에 저장된 데이터를 판독하는 방법과, 이를 위한 메모리 컨트롤러 및 시스템
TW201541457A (zh) 電子裝置以及控制方法
JP2006065945A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
US9218889B1 (en) Multibit sense amplifier calibration
CN108511018B (zh) 半导体存储装置以及数据读出方法
US11948648B2 (en) Semiconductor memory apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Unit a1005-1007, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province, 519080

Applicant after: Zhuhai Boya Technology Co.,Ltd.

Address before: Unit a1005-1007, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province, 519080

Applicant before: ZHUHAI BOYA TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant