CN108231117A - 存储器装置 - Google Patents
存储器装置 Download PDFInfo
- Publication number
- CN108231117A CN108231117A CN201611204597.7A CN201611204597A CN108231117A CN 108231117 A CN108231117 A CN 108231117A CN 201611204597 A CN201611204597 A CN 201611204597A CN 108231117 A CN108231117 A CN 108231117A
- Authority
- CN
- China
- Prior art keywords
- current
- circuit
- signal
- supply voltage
- reference current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 15
- 230000005611 electricity Effects 0.000 claims description 11
- 241000208340 Araliaceae Species 0.000 claims description 5
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 5
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 5
- 235000008434 ginseng Nutrition 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000155 isotopic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Landscapes
- Read Only Memory (AREA)
Abstract
一种存储器装置。电流调整电路依据电源电压控制参考电流产生电路产生对应电源电压的参考电流,以使感测放大器产生对应电源电压的感测信号。处理电路依据感测信号判断存储格单元的存储器状态。
Description
技术领域
本发明涉及一种电子装置,且特别涉及一种存储器装置。
背景技术
在各种存储器产品中,非易失性(non-volatile)存储器允许多次的数据编程(programming)、读取(reading)以及擦除(erasing)操作,且甚至在存储器的电源中断之后还能够保存储存于其中的数据。由于这些优点,非易失性存储器已成为个人计算机与电子设备中广泛使用的存储器。一般来说,非易失性存储器的操作需要外加电源电压来进行,而对应不同的电源电压,对于编程以及擦除等存储器状态进行读取操作时所对应的存储格(cell)电流也会不同。如此一来,当电源电压出现变化时,感测放大器依据存储格电流及参考电流所产生的感测信号也会随电源电压的波动而产生变化,然而存储格电流与参考电流对于电源电压变化而产生的变动并不相同,这种情况下,将可能出现存储器格的存储器状态误判的情形。
发明内容
本发明提供一种存储器装置,可避免因电源电压的改变而产生对存储器格的存储器状态误判的情形。
本发明的存储器装置包括存储器阵列、感测放大器、参考电流产生电路、电流调整电路以及处理电路。存储器阵列包括至少一存储格单元,其耦接电源电压,依据字线选择信号、位线选择信号以及控制信号输出存储格电流。参考电流产生电路耦接电源电压,产生参考电流。感测放大器耦接存储器阵列与参考电流产生电路,依据存储格电流及参考电流产生感测信号。感测放大器包括电流比较电路。电流比较电路耦接存储格单元与参考电流产生电路,比较存储格电流与参考电流,以产生感测信号。电流调整电路耦接电源电压与参考电流产生电路,依据电源电压控制参考电流产生电路产生对应电源电压的参考电流。处理电路耦接电流比较电路,依据感测信号判断存储格单元的存储器状态。
在本发明的一实施例中,上述的电流比较电路包括第一电流镜电路以及第二电流镜电路。第一电流镜电路的输入端与输出端分别耦接存储格单元以及电流比较电路的输出端,依据存储格电流于第一电流镜电路的输出端产生第一电流镜信号。第二电流镜电路的输入端与输出端分别耦接参考电流产生电路以及电流比较电路的输出端,依据参考电流产生第二电流镜信号,根据第一电流镜信号与第二电流镜信号反应电流比较电路的偏压状态,而于电流比较电路的输出端产生感测信号。
在本发明的一实施例中,上述的参考电流产生电路包括多个电流源,其并联于第二电流镜电路的输入端与接地之间,分别受控于电流调整电路产生电流,以于第二电流镜电路的输入端产生对应电源电压的参考电流。
在本发明的一实施例中,上述的各个电流源包括电阻与开关。电阻耦接第二电流镜电路的输入端。开关耦接于电阻与接地之间,开关受控于电流调整电路改变其导通状态,以于第二电流镜电路的输入端产生对应电源电压的参考电流。
在本发明的一实施例中,上述的电流调整电路包括分压电路、模拟数字转换电路以及第一编码器。分压电路耦接于电源电压,分压电源电压以产生分压电压。模拟数字转换电路耦接分压电路,将分压电压转换为数字控制信号。第一编码器耦接模拟数字转换电路与上述多个开关,依据数字控制信号产生开关控制信号,以控制上述多个开关的导通状态,而于第二电流镜电路的输入端产生对应电源电压的参考电流。
在本发明的一实施例中,上述的分压电路包括第一电阻以及第二电阻,第二电阻与第一电阻串接于电源电压与接地之间,第一电阻与第二电阻的共同接点产生分压电压。
在本发明的一实施例中,上述的模拟数字转换电路包括多个分压电阻、多个比较器以及第二编码器。多个分压电阻串接于参考电压与接地之间,以产生多个子参考电压。各个比较器的第一输入端耦接分压电压,各个比较器的第二输入端分别耦接对应的子参考电压,以于比较器的输出端产生热码(thermometer code)信号。第二编码器耦接上述多个比较器,对热码信号进行编码以产生数字控制信号。
在本发明的一实施例中,上述的数字控制信号为二进码(binary code)信号,开关控制信号为单一热码(one-hot code)信号。
在本发明的一实施例中,上述的第一编码器更储存查找表,并依据查找表将热码信号转换为单一热码信号。
基于上述,本发明的实施例依据电源电压控制参考电流产生电路产生对应电源电压的较佳的参考电流,以使感测放大器产生对应电源电压的感测信号,避免因电源电压的改变而产生存储器格的存储器状态误判的情形。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的实施例的一种存储器装置的示意图。
图2是依照本发明另一实施例的一种存储器装置的示意图。
图3是依照本发明另一实施例的一种存储器装置的示意图。
图4是依照本发明的实施例的一种模拟数字转换电路的示意图。
具体实施方式
图1是依照本发明的实施例的一种存储器装置的示意图,请参照图1。存储器装置包括存储器阵列102、感测放大器SA1、参考电流产生电路104、电流调整电路108以及处理电路110,感测放大器SA1耦接存储器阵列102、参考电流产生电路104与处理电路110。其中处理电路110可以例如为中央处理单元,存储器阵列102可以例如为闪存阵列,然而不限于此,存储器阵列102包括至少一个存储格(cell)单元112,其耦接电源电压VDD,并依据字线选择信号SWL、位线选择信号SGD以及控制信号FWL输出存储格电流IC1。参考电流产生电路104耦接电流比较电路106以及电流调整电路108。参考电流产生电路104可用以产生参考电流Iref。感测放大器SA1可依据存储格电流IC1以及参考电流Iref产生感测信号S1,进一步来说,感测放大电路SA1可包括电流比较电路106,电流比较电路106可比较存储格电流IC1与参考电流Iref,以产生感测信号S1,电流调整电路108可依据电源电压VDD控制参考电流产生电路产生对应电源电压VDD的参考电流Iref。
另外,处理电路110则可依据感测信号S1判断存储格单元112的存储器状态,进一步来说,处理电路110可依据感测信号S1得知存储格电流IC1与参考电流Iref的大小比较结果,进而判断存储格单元112的存储器状态,例如当存储格电流IC1大于参考电流Iref时,可判断存储格单元112为擦除状态,而当存储格电流IC1未大于参考电流Iref时,可判断存储格单元112为编程状态。
由于本实施例的电流调整电路108可依据电源电压VDD控制参考电流产生电路104产生对应电源电压VDD的参考电流Iref。例如当提供至存储格单元112的电源电压VDD的电压值降低时,电流调整电路108可依据电源电压VDD控制参考电流产生电路104产生较佳的参考电流Iref,以避免在存储格电流IC1因电源电压VDD降低而变小时,变小幅度较小的参考电流Iref与变小幅度较大的存储格电流IC1作比较,而将擦除状态的存储格单元112误判为编程状态的存储格单元112。
图2是依照本发明另一实施例的一种存储器装置的示意图,请参照图2。在本实施例中,存储格单元112可包括字线选择晶体管M1、存储器晶体管M2以及位线选择晶体管M3,字线选择晶体管M1、存储器晶体管M2以及位线选择晶体管M3串接于电源电压VDD与电流比较电路106之间,字线选择晶体管M1、存储器晶体管M2以及位线选择晶体管M3的栅极分别接收字线选择信号SWL、控制信号FWL以及位线选择信号SGD。其中存储器晶体管M2具有储存数据电荷的浮动栅极,可响应于控制信号提供存储格电流IC1。
另外,电流比较电路106可包括电流镜电路202以及电流镜电路204,参考电流产生电路104则可包括多个电流源I1~IN,其中N为正整数。多个电流源I1~IN并联于电流镜电路204的输入端与接地之间,分别受控于电流调整电路108产生电流,以在电流镜电路204的输入端产生对应电源电压VDD的参考电流Iref。电流镜电路202的输入端与输出端分别耦接存储格单元112以及电流比较电路106的输出端,电流镜电路204输入端与输出端分别耦接参考电流产生电路104以及电流比较电路106的输出端。电流镜电路202依据存储格电流IC1在电流镜电路202的输出端产生电流镜信号IM1。电流镜电路204依据参考电流Iref产生电流镜信号IM2,由于电流镜信号IM1与电流镜信号IM2分别为依据存储格电流IC1与参考电流Iref所产生,而感测信号S1为电流镜信号IM1与电流镜信号IM2响应于电流比较电路106的偏压状态所产生,因此处理电路110也可依据感测信号S1得知存储格电流IC1与参考电流Iref的大小比较结果,进而判断存储格单元112的存储器状态。其中由于参考电流Iref可响应于电源电压VDD的变化而做出较佳的改变,因此可避免因电源电压VDD的改变而产生存储器格的存储器状态误判的情形。
图3是依照本发明另一实施例的一种存储器装置的示意图,请参照图3。进一步来说,电流镜电路202可以例如包括晶体管M4与晶体管M5,而电流镜电路204可包括晶体管Q1与晶体管Q2,其中晶体管M4耦接于存储格单元112与接地之间,晶体管M4的漏极与源极相耦接,晶体管M4的栅极还耦接晶体管M5的栅极。晶体管M5的漏极与源极分别耦接晶体管Q1的漏极与接地。晶体管Q1的源极耦接电源电压VDD,晶体管Q1的栅极耦接晶体管Q2的栅极,晶体管Q2的源极与漏极分别耦接电源电压VDD以及参考电流产生电路104。晶体管M4与晶体管M5可依据存储格电流IC1在晶体管M5的漏极产生电流镜信号IM1,而晶体管Q1与晶体管Q2可依据参考电流Iref在晶体管Q2的漏极产生电流镜信号IM2,电流镜信号IM1与电流镜信号IM2则可响应于晶体管M5漏极端的偏压状态而产生感测信号S1,以供处理电路110判断存储格单元112的存储器状态。
在本实施例中,图3的电流源I1~IN可以例如分别以串接于电流镜电路的输入端204与接地间的电阻与开关来实现,例如串接于电流镜电路的输入端204与接地间的电阻R1与开关SW1、电阻R2与开关SW2…电阻RN与开关SWN,其中N为正整数。开关SW1~SWN可以例如以晶体管开关来实现,然而不限于此,各个开关SW1~SWN可接收来自电流调整电路108的开关控制信号SC1,而改变其导通状态,进而改变参考电流Iref的电流值。电流调整电路108可以例如包括分压电路302、模拟数字转换电路304以及编码器306,模拟数字转换电路304耦接分压电路302以及编码器306,编码器306还耦接参考电流产生电路104。
分压电路302可分压电源电压VDD以产生分压电压VD1,在本实施例中,分压电路302可以例如包括串接于电源电压VDD与接地间的电阻RD1与电阻RD2,电阻RD1与电阻RD2的共同接点耦接模拟数字转换电路304,用以产生分压电压VD1。模拟数字转换电路304将分压电压VD1转换为数字控制信号SD1,编码器306则可依据数字控制信号SD1产生开关控制信号SC1,以控制开关SW1~SWN的导通状态,而在电流镜电路204的输入端产生对应电源电压VDD的参考电流Iref。
进一步来说,模拟数字转换电路304可以例如以图4所示的实施方式来实现,在图4实施例中,模拟数字转换电路304包括多个分压电阻RD、多个比较器A1以及编码器402,多个分压电阻RD串接于参考电压Vref与接地之间,并在分压电阻RD间的接点上产生多个子参考电压。各个比较器A1的一输入端耦接分压电压VD1,另一输入端则分别耦接对应的子参考电压,各个比较器A1分别将其对应的子参考电压与分压电压VD1进行比较,并依据比较结果产生对应的位值,进而在这些比较器A1的输出端产生热码(thermometer code)信号,例如在本实施例中,多个比较器A1可响应于分压电压VD1产生位数据为“0001111”的热码信号。编码器402可对热码信号进行编码以产生数字控制信号SC1,其中数字控制信号SC1可为二进码(binary code)信号。例如在本实施例中,可将位数据为“0001111”的热码信号转换为位数据为“101”的二进码信号,值得注意的是本实施例的热码信号以及二进码信号的位值仅为示范性的实施例,热码信号以及二进码信号的位值可随子参考电压与分压电压VD1的变化而有所改变,实际应用并不限于此。
图3实施例的编码器306则可将模拟数字转换电路304输出的二进码信号转换为单一热码(one-hot code)信号,并将其作为开关控制信号SC1。举例来说,编码器306可储存查找表,依据查找表将二进码信号转换为单一热码信号,查找表可以例如表1所示:
表1
如图3所示,假设参考电流产生电路104包括开关SW1~SW3(即,参考电流产生电路104具有3个电流源),编码器306输出的单一热码信号的各个位可分别控制一个开关,以进行参考电流Iref的调整。值得注意的是,表1所列举的二进码信号与单一热码信号(开关控制信号SC1)为3位的位信号,然而不限于此,在其它实施例中,二进码信号与单一热码信号也可为具有不同位数的位信号,此外,二进码信号与单一热码信号间的转换关系也不限于表1,其可根据使用者对于参考电流Iref的需求进行调整,以使感测信号S1可正确地反映出存储格单元112的存储器状态,而避免误判的情形发生。
综上所述,本发明的实施例依据电源电压控制参考电流产生电路产生对应电源电压的较佳的参考电流,以使感测放大器产生对应电源电压的感测信号,避免处理电路因电源电压的改变而出现存储器格的存储器状态误判的情形。
Claims (9)
1.一种存储器装置,包括:
一存储器阵列,包括:
至少一存储格单元,耦接一电源电压,依据字线选择信号、位线选择信号以及一控制信号输出一存储格电流;
一参考电流产生电路,耦接该电源电压,产生一参考电流;
一感测放大器,耦接该存储器阵列与该参考电流产生电路,依据该存储格电流及该参考电流产生一感测信号,该感测放大器包括:
一电流比较电路,耦接该存储格单元与该参考电流产生电路,比较该存储格电流与该参考电流,以产生该感测信号;
一电流调整电路,耦接该电源电压与该参考电流产生电路,依据该电源电压控制该参考电流产生电路产生对应该电源电压的该参考电流;以及
一处理电路,耦接该电流比较电路,依据该感测信号判断该存储格单元的存储器状态。
2.如权利要求1所述的存储器装置,其中该电流比较电路包括:
一第一电流镜电路,其输入端与输出端分别耦接该存储格单元以及该电流比较电路的输出端,依据该存储格电流在该第一电流镜电路的输出端产生一第一电流镜信号;以及
一第二电流镜电路,其输入端与输出端分别耦接该参考电流产生电路以及该电流比较电路的输出端,依据该参考电流产生一第二电流镜信号,该第一电流镜信号与该第二电流镜信号响应于该电流比较电路的偏压状态而在该电流比较电路的输出端产生该感测信号。
3.如权利要求2所述的存储器装置,其中该参考电流产生电路包括:
多个电流源,并联于该第二电流镜电路的输入端与一接地之间,分别受控于该电流调整电路产生电流,以在该第二电流镜电路的输入端产生对应该电源电压的该参考电流。
4.如权利要求3所述的存储器装置,其中该多个电流源的每个包括:
一电阻,耦接该第二电流镜电路的输入端;以及
一开关,耦接于该电阻与该接地之间,该开关受控于该电流调整电路改变其导通状态,以在该第二电流镜电路的输入端产生对应该电源电压的该参考电流。
5.如权利要求4所述的存储器装置,其中该电流调整电路包括:
一分压电路,耦接于该电源电压,分压该电源电压以产生一分压电压;
一模拟数字转换电路,耦接该分压电路,将该分压电压转换为一数字控制信号;以及
一第一编码器,耦接该模拟数字转换电路与这些开关,依据该数字控制信号产生一开关控制信号,以控制这些开关的导通状态,而在该第二电流镜电路的输入端产生对应该电源电压的该参考电流。
6.如权利要求5所述的存储器装置,其中该分压电路包括:
一第一电阻;以及
一第二电阻,与该第一电阻串接于该电源电压与该接地之间,该第一电阻与该第二电阻的共同接点产生该分压电压。
7.如权利要求5所述的存储器装置,其中该模拟数字转换电路包括:
多个分压电阻,串接于一参考电压与该接地之间,以产生多个子参考电压;
多个比较器,该多个比较器的每个的第一输入端耦接该分压电压,该多个比较器的每个的第二输入端分别耦接对应的该多个子参考电压,以在这些比较器的输出端产生一热码信号;以及
一第二编码器,耦接这些比较器,对该热码信号进行编码以产生该数字控制信号。
8.如权利要求7所述的存储器装置,其中该数字控制信号为二进码信号,该开关控制信号为单一热码信号。
9.如权利要求8所述的存储器装置,该第一编码器还储存一查找表,并依据该查找表将该二进码信号转换为该单一热码信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105140789 | 2016-12-09 | ||
TW105140789A TWI615854B (zh) | 2016-12-09 | 2016-12-09 | 記憶體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108231117A true CN108231117A (zh) | 2018-06-29 |
CN108231117B CN108231117B (zh) | 2021-01-12 |
Family
ID=62014638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611204597.7A Active CN108231117B (zh) | 2016-12-09 | 2016-12-23 | 存储器装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN108231117B (zh) |
TW (1) | TWI615854B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111833924A (zh) * | 2020-06-02 | 2020-10-27 | 珠海博雅科技有限公司 | 存储器参考电流的生成方法、生成系统以及存储器 |
CN113741795A (zh) * | 2020-05-29 | 2021-12-03 | 旺宏电子股份有限公司 | 存储器装置及其操作方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI764104B (zh) * | 2020-03-06 | 2022-05-11 | 旺宏電子股份有限公司 | 記憶體裝置、源極線電壓調整器及其源極線電壓調整方法 |
US11049572B1 (en) | 2020-03-06 | 2021-06-29 | Macronix International Co., Ltd. | Memory device, source line voltage adjuster and source line voltage adjusting method thereof |
TWI732572B (zh) * | 2020-05-29 | 2021-07-01 | 旺宏電子股份有限公司 | 記憶體裝置及其操作方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050030814A1 (en) * | 2001-09-19 | 2005-02-10 | Samsung Electronics Co., Ltd. | Data read circuit for use in a semiconductor memory and a method thereof |
US20060023501A1 (en) * | 2004-07-30 | 2006-02-02 | Yoshinori Kasuta | Semiconductor device and method for writing data into semiconductor device |
CN101286357A (zh) * | 2007-04-09 | 2008-10-15 | 旺宏电子股份有限公司 | 存储器读取电路 |
TW200849255A (en) * | 2007-03-29 | 2008-12-16 | Flashsilicon Inc | Self-adaptive and self-calibrated multiple-level non-volatile memories |
US20100008177A1 (en) * | 2008-07-10 | 2010-01-14 | Hynix Semiconductor Inc. | Semiconductor memory device |
CN101681668A (zh) * | 2007-03-16 | 2010-03-24 | 斯班逊有限公司 | 电子存储器的基于分区的感测及划分 |
CN103426478A (zh) * | 2012-05-18 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的读电路 |
CN103531241A (zh) * | 2013-09-16 | 2014-01-22 | 中国电子科技集团公司第四十七研究所 | 存储单元的读取方法 |
CN104992728A (zh) * | 2015-07-31 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | 闪存读操作校准电路 |
US9406395B1 (en) * | 2015-03-10 | 2016-08-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
CN106169309A (zh) * | 2016-07-01 | 2016-11-30 | 中国科学院上海高等研究院 | 调整读出电路参考电流的系统和方法、读出电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185743A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2005116065A (ja) * | 2003-10-08 | 2005-04-28 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置及び読出方法 |
TWI347607B (en) * | 2007-11-08 | 2011-08-21 | Ind Tech Res Inst | Writing system and method for a phase change memory |
US9368224B2 (en) * | 2014-02-07 | 2016-06-14 | SanDisk Technologies, Inc. | Self-adjusting regulation current for memory array source line |
MY167963A (en) * | 2014-09-26 | 2018-10-09 | Mimos Berhad | Power-on-reset circuit |
-
2016
- 2016-12-09 TW TW105140789A patent/TWI615854B/zh active
- 2016-12-23 CN CN201611204597.7A patent/CN108231117B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050030814A1 (en) * | 2001-09-19 | 2005-02-10 | Samsung Electronics Co., Ltd. | Data read circuit for use in a semiconductor memory and a method thereof |
US20060023501A1 (en) * | 2004-07-30 | 2006-02-02 | Yoshinori Kasuta | Semiconductor device and method for writing data into semiconductor device |
CN101681668A (zh) * | 2007-03-16 | 2010-03-24 | 斯班逊有限公司 | 电子存储器的基于分区的感测及划分 |
TW200849255A (en) * | 2007-03-29 | 2008-12-16 | Flashsilicon Inc | Self-adaptive and self-calibrated multiple-level non-volatile memories |
CN101286357A (zh) * | 2007-04-09 | 2008-10-15 | 旺宏电子股份有限公司 | 存储器读取电路 |
US20100008177A1 (en) * | 2008-07-10 | 2010-01-14 | Hynix Semiconductor Inc. | Semiconductor memory device |
CN103426478A (zh) * | 2012-05-18 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种快闪存储器的读电路 |
CN103531241A (zh) * | 2013-09-16 | 2014-01-22 | 中国电子科技集团公司第四十七研究所 | 存储单元的读取方法 |
US9406395B1 (en) * | 2015-03-10 | 2016-08-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
CN104992728A (zh) * | 2015-07-31 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | 闪存读操作校准电路 |
CN106169309A (zh) * | 2016-07-01 | 2016-11-30 | 中国科学院上海高等研究院 | 调整读出电路参考电流的系统和方法、读出电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113741795A (zh) * | 2020-05-29 | 2021-12-03 | 旺宏电子股份有限公司 | 存储器装置及其操作方法 |
CN113741795B (zh) * | 2020-05-29 | 2024-04-23 | 旺宏电子股份有限公司 | 存储器装置及其操作方法 |
CN111833924A (zh) * | 2020-06-02 | 2020-10-27 | 珠海博雅科技有限公司 | 存储器参考电流的生成方法、生成系统以及存储器 |
Also Published As
Publication number | Publication date |
---|---|
TW201822200A (zh) | 2018-06-16 |
CN108231117B (zh) | 2021-01-12 |
TWI615854B (zh) | 2018-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108231117A (zh) | 存储器装置 | |
US7483294B2 (en) | Read, write, and erase circuit for programmable memory devices | |
US7551507B2 (en) | Power supply circuit and semiconductor memory | |
US8278996B2 (en) | Reference current generating circuit | |
US6069821A (en) | Device for sensing data in a multi-bit memory cell using a multistep current source | |
US20040174150A1 (en) | Voltage regulator circuit | |
KR102324194B1 (ko) | 안티퓨즈들을 포함하는 전압 트리밍 회로, 그것의 동작 방법, 그리고 그 전압 트리밍 회로를 포함하는 집적 회로 | |
TWI594263B (zh) | 記憶體系統及其操作方法 | |
US8619488B2 (en) | Multi-level electrical fuse using one programming device | |
US9583186B2 (en) | Non-volatile memory apparatus sensing current changing according to data stored in memory cell | |
US9159411B2 (en) | Multi-level memory apparatus and data sensing method thereof | |
KR20130128989A (ko) | 상변화 랜덤 액세스 메모리 장치 및 센싱 방법 | |
US8422332B2 (en) | Apparatus for generating a voltage and non-volatile memory device having the same | |
CN110954737B (zh) | 比较电压的方法和设备 | |
CN113628660B (zh) | 断电检测电路及半导体存储装置 | |
US8767485B1 (en) | Operation method of a supply voltage generation circuit used for a memory array | |
US6195289B1 (en) | Device for reading analog nonvolatile memory cells, in particular flash cells | |
US7596037B2 (en) | Independent bi-directional margin control per level and independently expandable reference cell levels for flash memory sensing | |
US6404679B1 (en) | Multiple level floating-gate memory | |
US9318195B1 (en) | Multi-level memory apparatus and data sensing method thereof | |
US7596029B2 (en) | Flash memory device including unified oscillation circuit and method of operating the device | |
JPH11260088A (ja) | メモリセルセンシング回路及びメモリセルセンシング方法 | |
KR20140006544A (ko) | 멀티 레벨 메모리 장치 및 그의 데이터 센싱 방법 | |
JP2000200494A (ja) | 多値メモリの読み出し回路 | |
US20240137038A1 (en) | Voltage divider circuits utilizing non-volatile memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20201029 Address after: Hsinchu Science Industrial Park, Taiwan, China Applicant after: Powerchip Technology Corp. Address before: Hsinchu Science Industrial Park, Taiwan, China Applicant before: Powerchip Technology Corp. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |