CN103531241A - 存储单元的读取方法 - Google Patents
存储单元的读取方法 Download PDFInfo
- Publication number
- CN103531241A CN103531241A CN201310422456.2A CN201310422456A CN103531241A CN 103531241 A CN103531241 A CN 103531241A CN 201310422456 A CN201310422456 A CN 201310422456A CN 103531241 A CN103531241 A CN 103531241A
- Authority
- CN
- China
- Prior art keywords
- current
- transistor
- storage unit
- reading
- compensation transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提出一种存储单元的读取方法，包括：为存储单元中的待测晶体管提供一个对应的补偿晶体管，补偿晶体管与待测晶体管的参数相同，将补偿晶体管的栅极、源极和衬底接地，并将补偿晶体管的漏极分别连接到一个电流源和电流-电压转换电路的输入端，其中电流源为补偿晶体管提供恒定电流，电流-电压转换电路的输出端与待测晶体管的源极相连；在待测晶体管的字线上施加读取电压，并且从待测晶体管的位线读出读取电流，将读取电流与参考电流作比较，随后通过灵敏放大器转化为读取到的存储信息。本发明克服了误读现象，提高了电荷俘获型存储单元在辐射环境中的读取准确率。
Description
技术领域
本发明属于非挥发存储器技术，尤其涉及到一种存储单元的读取方法。
背景技术
快闪存储器（Flash）具有存储数据掉电后仍然不会丢失的特点，特别适用于移动通讯和计算机存储部件等领域。电荷俘获型快闪存储器（以SONOS型器件为例）具有硅－氧化层－氮化层－氧化层－硅结构，采用隧穿效应或者热载流子注入效应将电荷（电子或空穴）通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起器件单元阈值电压的改变，达到数据存储的效果。由于电荷俘获型存储器件利用绝缘存储介质中的陷阱来存储电荷信息，辐射导致的漏电往往只影响生成缺陷或漏电通路附近很小的区域，整个器件仍能保持较好的数据存储能力。因此电荷俘获存储器件被认为是最理想的抗辐射存储技术。
在辐照环境下，辐射粒子穿进物质，与物质中的电子相互作用，把自身的能量传给电子，如果电子由此获得的能量大于它的结合能，电子就脱离原子核对他的束缚成为自由电子，而原子则变成了带电离子，也可视为原子获得了一个空穴。这一过程称为电离辐射效应。
图1是典型的SONOS存储单元在辐照后的器件结构图；图2是典型的SONOS存储单元在辐照后的阈值电压漂移示意图。如图1和图2所示，一个典型的SONOS存储单元在辐照下，氮化硅层中产生空穴，使得该单元在的阈值电压发生了漂移。存储单元的数据读出是通过在存储器件上加一个电压，将读取存储器件的电流。再将该电流与参考电流Iref比较，通过灵敏放大器转化为“0”和“1”的输出。在辐射环境下，由于处于编程态的器件阈值出现漂移，编程态的器件的读取电流会增加，同时，由于存储阵列的漏电流增加，因此辐照导致的窗口会变得更加小，容易产生“0”“1”的误读。因此需要一种克服辐射环境读取误差的操作方法。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种能够克服辐射环境中存储单元出现误读现象的存储单元的读取方法。
根据本发明实施例的存储单元的读取方法，包括以下步骤：为存储单元中的待测晶体管提供一个对应的补偿晶体管，所述补偿晶体管与所述待测晶体管的参数相同，将所述补偿晶体管的栅极、源极和衬底接地，并将所述补偿晶体管的漏极同时连接到一个电流源和电流-电压转换电路的输入端，其中所述电流源为所述补偿晶体管提供恒定电流，所述电流-电压转换电路的输出端与所述待测晶体管的源极相连；在所述待测晶体管的字线上施加读取电压，并且从所述待测晶体管的位线读出读取电流，将所述读取电流与参考电流作比较，随后通过灵敏放大器转化为读取到的存储信息。
本发明的方法利用了与待测晶体管参数相同的补偿晶体管的衬底偏置效应，使待测存储管漂移的阈值电压得到补偿，回到受到辐射前的状态，克服了误读现象，提高了电荷俘获型存储单元在辐射环境中的读取准确率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是典型的SONOS存储单元在辐照后的器件结构图；
图2是典型的SONOS存储单元在辐照后的阈值电压漂移示意图；和
图3是本发明提出的电荷俘获型的快闪存储单元的读取操作方法示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
根据本发明实施例的存储单元的读取方法，包括以下步骤：为存储单元中的待测晶体管提供一个对应的补偿晶体管，补偿晶体管与对待测晶体管的参数相同，将补偿晶体管的栅极、源极和衬底接地，并将补偿晶体管的漏极同时连接到一个电流源和电流-电压转换电路的输入端，其中电流源为补偿晶体管提供恒定电流，电流-电压转换电路的输出端与待测晶体管的源极相连；在待测晶体管的字线上施加读取电压，并且从待测晶体管的位线读出读取电流，将读取电流与参考电流作比较，随后通过灵敏放大器转化为读取到的存储信息。
本发明的方法利用了与待测晶体管参数相同的补偿晶体管的衬底偏置效应，使待测存储管漂移的阈值电压得到补偿，回到受到辐射前的状态，克服了误读现象，提高了电荷俘获型存储单元在辐射环境中的读取准确率。
图3所示是本发明实施例的存储单元读取方法电路示意图。虚线框外是典型的SONOS存储单元在电路阵列中的读取方法，即栅极字线（WL）施加读取电压Vread，从漏极连接的位线（BL）中读出电流Iread，再与参考电流Iref进行比较，并通过灵敏放大器（SA）转化成存储的数据信息。虚线框内是本发明提出的在辐照环境下避免读取错误的电路部分：一个与待测存储单元参数相同的SONOS晶体管，其栅极、源极、衬底都接地GND，漏极同时连接到一个电流源和一个电流-电压转换电路。其中电流源为该晶体管提供恒定的电流，电流-电压转换电路将晶体管漏极的电流I_rad转换为对应的电压值Vs，再输入到待测存储单元的源极。
本发明读取方法的原理是：虚线框内的晶体管与待测存储单元管完全一样，器件结构、已进行的操作和辐射条件等，因此其氮化硅层中由于辐射引起的空穴积累相同，阈值电压的漂移量也一样，对应的漏极电流漂移量也一样。将这一电流通过电流-电压转换电路转换成对应的补偿电压值Vs，并将该电压输入到实际待测存储管的源极，此时由于衬底偏置效应，待测存储管漂移的阈值电压会得到补偿，回到受到辐射前的状态，因此误读也就被克服了。衬底偏置效应的公式为：
其中γ为对应半导体材料的衬偏系数，
为对应半导体材料的费米势，VSB即为Vs，可以看出阈值电压得到有效的补偿，抑制了辐照后的读取电流变大。综上所述，采取本发明的读取方法，可以有效的提高电荷俘获型存储单元在辐射环境中的读取准确率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (1)
1.一种存储单元的读取方法，其特征在于，包括以下步骤：
为所述存储单元中的待测晶体管提供一个对应的补偿晶体管，其中，所述补偿晶体管与所述待测晶体管的参数相同，将所述补偿晶体管的栅极、源极和衬底接地，并将所述补偿晶体管的漏极分别连接到一个电流源和电流-电压转换电路的输入端，其中所述电流源为所述补偿晶体管提供恒定电流，所述电流-电压转换电路的输出端与所述待测晶体管的源极相连；
在所述待测晶体管的字线上施加读取电压，并且从所述待测晶体管的位线读出读取电流，将所述读取电流与参考电流作比较，随后通过灵敏放大器转化为读取到的存储信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310422456.2A CN103531241B (zh) | 2013-09-16 | 2013-09-16 | 电荷俘获型存储单元的读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310422456.2A CN103531241B (zh) | 2013-09-16 | 2013-09-16 | 电荷俘获型存储单元的读取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531241A true CN103531241A (zh) | 2014-01-22 |
| CN103531241B CN103531241B (zh) | 2017-02-08 |
Family
ID=49933185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310422456.2A Expired - Fee Related CN103531241B (zh) | 2013-09-16 | 2013-09-16 | 电荷俘获型存储单元的读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103531241B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN108231117A (zh) * | 2016-12-09 | 2018-06-29 | 力晶科技股份有限公司 | 存储器装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020031028A1 (en) * | 1998-02-26 | 2002-03-14 | Micron Technology, Inc. | Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits |
| US20080298155A1 (en) * | 2007-05-28 | 2008-12-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device compensating leakage current |
| CN102420005A (zh) * | 2011-11-30 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器及具有该灵敏放大器的存储器 |
| CN103077739A (zh) * | 2012-12-31 | 2013-05-01 | 清华大学 | 一种冗余结构动态随机访问存储单元 |
-
2013
- 2013-09-16 CN CN201310422456.2A patent/CN103531241B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020031028A1 (en) * | 1998-02-26 | 2002-03-14 | Micron Technology, Inc. | Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits |
| US20080298155A1 (en) * | 2007-05-28 | 2008-12-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device compensating leakage current |
| CN102420005A (zh) * | 2011-11-30 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器及具有该灵敏放大器的存储器 |
| CN103077739A (zh) * | 2012-12-31 | 2013-05-01 | 清华大学 | 一种冗余结构动态随机访问存储单元 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN105070735B (zh) * | 2015-07-10 | 2017-08-11 | 清华大学 | 三维阻变存储器件及其操作方法 |
| CN108231117A (zh) * | 2016-12-09 | 2018-06-29 | 力晶科技股份有限公司 | 存储器装置 |
| CN108231117B (zh) * | 2016-12-09 | 2021-01-12 | 力晶积成电子制造股份有限公司 | 存储器装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531241B (zh) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5149539B2 (ja) | 半導体装置 | |
| US9368209B2 (en) | Embedded non-volatile memory with single polysilicon layer memory cells programmable through channel hot electrons and erasable through fowler-nordheim tunneling | |
| JP2005353159A (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
| Grossi et al. | Reliability of 3D NAND flash memories | |
| Maconi et al. | Impact of lateral charge migration on the retention performance of planar and 3D SONOS devices | |
| CN102385930A (zh) | 一种精确的多值存储单元的编程方法 | |
| KR20100006712A (ko) | 메모리 장치 및 메모리 데이터 프로그래밍 방법 | |
| CN103531241A (zh) | 存储单元的读取方法 | |
| TWI571880B (zh) | 非揮發性快閃記憶體的有效編程方法 | |
| Fan et al. | Cryogenic characterisation of 55 nm SONOS charge‐trapping memory in AC and DC modes | |
| CN110546708B (zh) | 快闪存储器的编程电路、编程方法及快闪存储器 | |
| Liu et al. | 3D simulation study of cell-cell interference in advanced NAND flash memory | |
| CN104979012A (zh) | 存储器电路 | |
| TWI529724B (zh) | Ｎａｎｄ快閃記憶單元、操作方法與讀取方法 | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| US9627074B2 (en) | Method for determining an optimal voltage pulse for programming a flash memory cell | |
| Vandelli et al. | Role of holes and electrons during erase of TANOS memories: evidences for dipole formation and its impact on reliability | |
| Ishida et al. | Electron-trap and hole-trap distributions in metal/oxide/nitride/oxide/silicon structures | |
| US7817477B2 (en) | Manufacturing method, remanufacturing method and reshipping method for a semiconductor memory device | |
| Schanovsky et al. | A TCAD compatible SONOS trapping layer model for accurate programming dynamics | |
| US9042179B2 (en) | Method for writing in and reading data from a semiconductor storage device and semiconductor storage device | |
| Tsuji et al. | Lateral profile of trapped charges in split-gate SONOS memory | |
| Mauri et al. | A new physics-based model for TANOS memories program/erase | |
| Micheloni et al. | Reliability issues of NAND flash memories | |
| JPH1065029A (ja) | 不揮発性メモリセルの電気的消去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170208 |