CN101286357A - 存储器读取电路 - Google Patents

存储器读取电路 Download PDF

Info

Publication number
CN101286357A
CN101286357A CNA2007101382840A CN200710138284A CN101286357A CN 101286357 A CN101286357 A CN 101286357A CN A2007101382840 A CNA2007101382840 A CN A2007101382840A CN 200710138284 A CN200710138284 A CN 200710138284A CN 101286357 A CN101286357 A CN 101286357A
Authority
CN
China
Prior art keywords
storage unit
bit line
circuit
memory reading
reading circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101382840A
Other languages
English (en)
Other versions
CN101286357B (zh
Inventor
陈重光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101286357A publication Critical patent/CN101286357A/zh
Application granted granted Critical
Publication of CN101286357B publication Critical patent/CN101286357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Abstract

一种存储器读取电路。存储器包括第一存储单元及第二存储单元，第一存储单元相邻于第二存储单元。存储器读取电路包括源极端感测电路、漏极端偏压电路、第一选择电路以及第二选择电路。漏极端偏压电路提供漏极端偏压。第一选择电路用于在一读取操作模式连接第二位线及第三位线至漏极端偏压电路。第二选择电路用于在读取操作模式连接第一位线至源极端感测电路以感测第一存储单元的源极电流。

Description

存储器读取电路
技术领域
本发明涉及一种存储器读取电路，且特别是涉及一种从存储单元的源极端感测源极电流以进行读取操作的存储器读取电路。
背景技术
存储器在现代已被广泛地应用于数据存储的领域。存储器具有多个存储单元(memory cell)，此些存储单元通常被配置成阵列(array)的形式，其中，每一列的存储单元对应于一条字线(word line)，每一行的存储单元对应于一条位线(bit line)。每一个存储单元各包括一个晶体管，晶体管的第一端耦接至一位线，第二端耦接至另一位线，控制端耦接至相对应的字线。
每一个存储单元可定义为一个二进制的位，亦即“0”或“1”其中之一。通常，被编程(program)的位表示为“0”，被抹除(erase)的位表示为“1”。此外，在某些型式的存储器中，存储单元存储二个二进制的位，亦即第一位和第二位。第一位可表示为“0”或“1”，而第二位亦可表示为“0”或“1”。
一般而言，在读取操作时序阶段内，存储器藉由感测由存储单元所汲取的电流而判断存储单元的状态。请参照图1，其示出了传统存储器的电路图。存储器100包括多个存储单元及存储器读取电路110。在图1中，多个存储单元仅以第一存储单元M1及第二存储单元M2作为代表，然不限于此。存储器读取电路110包括感测选择电路112、感测电路113、充电选择电路114以及漏极端偏压电路115。
第一存储单元M1耦接至第一位线BL1及第二位线BL2，第二存储单元M2耦接至第二位线BL2及第三位线BL3，且第一存储单元M1及第二存储单元M2均受字线WL的控制。在一读取操作模式，感测选择电路112将第二位线BL2连接至感测电路113。此外，充电选择电路114将第一位线BL1连接至漏极端偏压电路115，亦即第一存储单元M1的第一端具有漏极端偏压D。感测电路113感测流经感测选择电路112的感测电流Isen以判断第一存储单元M1的状态。若感测电流Isen大于一参考电流Iref，则第一存储单元M1被判断为表示“1”，若感测电流Isen小于参考电流Iref，则第一存储单元M1被判断为表示“0”。
此外，在读取操作时序阶段，第三位线BL3的电压电平在感测操作时是浮动的，且被错误电流Ierr充电。亦即，第一存储单元M1有从第二存储单元M2而来的放电电流。
然而，当第一存储器单元M1代表“1”而第二存储单元M2亦代表“1”时，可能会发生从第二存储单元M2的第二端流至第二存储单元M2的第一端的漏电流，即错误电流Ierr。在上述的情况下，感测电流Isen不等于漏极电流Id，存储器100的读取操作的可靠度降低，导致存储器100的整体性能表现降低。
发明内容
本发明提供一种存储器读取电路15，从存储单元的源极端感测存储单元的源极电流以进行读取操作。
根据本发明的第一方面，提出一种存储器读取电路。存储器包括第一存储单元及第二存储单元，第一存储单元耦接至第一位线及第二位线，第二存储单元耦接至第二位线及第三位线。存储器读取电路包括源极端感测电路、漏极端偏压电路、第一选择电路以及第二选择电路。漏极端偏压电路提供漏极端偏压。第一选择电路用于在一读取操作模式连接第二位线及第三位线至漏极端偏压电路。第二选择电路用于在读取操作模式连接第一位线至源极端感测电路以感测第一存储单元的源极电流。
根据本发明的第二方面，另提出一种存储器读取电路。存储器包括第一存储单元、第二存储单元及第三存储单元。第一存储单元耦接至第一位线及第二位线，第二存储单元耦接至第二位线及第三位线，第三存储单元耦接至第三位线及第四位线。存储器读取电路包括源极端感测电路、漏极端偏压电路、第一选择电路以及第二选择电路。漏极端偏压电路提供漏极端偏压。第一选择电路用于在一读取操作模式连接第二位线及第三位线至漏极端偏压电路。第二选择电路用于在读取操作模式连接第一位线至源极端感测电路以感测第一存储单元的源极电流，且在读取操作模式连接第四位线至源极端感测电路以感测第三存储单元的源极电流。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1示出了传统存储器的电路图。
图2示出了依照本发明较佳实施例的存储器的电路图。
图3示出了依照本发明较佳实施例的存储器之一例的详细电路图。
附图符号说明
100：存储器
110：存储器读取电路
111：接地选择电路
112：感测选择电路
113：感测电路
114：充电选择电路
115：漏极端偏压电路
200：存储器
210：存储器读取电路
211：第一选择电路
212：漏极端偏压电路
213：第二选择电路
214：源极端感测电路
215：第三选择电路
216：源极端屏蔽电路
217：Y通路
300：存储器
M1-M4：存储单元
T1-T3：晶体管
R1-R2：电阻
具体实施方式
本发明提供一种存储器读取电路，从存储单元的源极端感测存储单元的源极电流以进行读取操作。
请参照图2，其示出了依照本发明较佳实施例的存储器的电路图。存储器200包括多个存储单元及存储器读取电路210。在图2中，是举第一存储单元M1、第二存储单元M2、第三存储单元M3及第四存储单元M4为例做说明。第一存储单元M1耦接至第一位线BL1及第二位线BL2，第二存储单元M2耦接至第二位线BL2及第三位线BL3，第三存储单元M3耦接至第一位线BL1及第四位线BL4，第四存储单元M4耦接至第四位线BL4及第五位线BL5。第一存储单元M1、第二存储单元M2、第三存储单元M3及第四存储单元M4的栅极均受字线WL的控制。漏极端偏压电路212提供一漏极端偏压D。
存储器读取电路210包括第一选择电路211、漏极端偏压电路(drain sidebias circuit)212、第二选择电路213、源极端感测电路(source side sensingcircuit)214、第三选择电路215及源极端屏蔽电路216。第一选择电路211耦接至漏极端偏压电路212，第二选择电路213耦接至源极端感测电路214，第三选择电路215耦接至源极端屏蔽电路216。在一读取操作模式，第一选择电路211将第二位线BL2连接至漏极端偏压电路212，亦即第一存储单元M1的第二端具有漏极端偏压D，使得第一存储单元M1可以进行读取操作，第一存储单元M1存储单一位，或存储一第一位及一第二位，并无限制。
此外，第一选择电路211亦将第三位线BL3连接至漏极端偏压电路212，于是，第二存储单元M2的第一端及第二端均具有漏极端偏压D，因此第一存储单元M1得以藉由第二存储单元M2而与第二存储单元M2右侧的存储单元(未示出于图)隔离。相较于传统的存储器，本实施例所揭露的存储器读取电路节省了充电选择电路。
在上述的读取操作模式中，第二选择电路213将第一位线BL1连接至源极端感测电路214。由于第一存储单元M1进行读取操作，故第一存储单元M1的第一端具有源极电压S，源极端感测电路214感测流经第二选择电路213的感测电流Isen以判断第一存储单元M1的状态。此时，源极端感测电路214所感测到的感测电流Isen会等于电流I1。若感测电流Isen大于由一参考存储单元(未示出于图)所输出的一参考电流Iref，则存储于第一存储单元M1的数据被判断为表示“1”，若感测电流Isen小于参考电流Iref，则存储在第一存储单元M1的数据被判断为表示“0”。
此外，存储器200更包括第三存储单元M3，第三存储单元M3耦接至第一位线BL1及第四位线BL4，第三存储单元M3的栅极受字线WL的控制。由于可能会有从第三存储单元M3的第二端流至第三存储单元M3的第一端的漏电流产生，例如为漏电流Is2，如此一来，感测电流Isen会等于电流I1而小于源极电流Is，使得源极端感测电路214错误判断第一存储单元M1的状态。
于是，在读取操作模式，第二选择电路213将第四位线BL4连接至源极端感测电路214，亦即第三存储单元M3的第一端具有接近于源极电压S的电压，使得漏电流Is2减少且部份的漏电流Is2(I2)流回源极端感测电路214。因此源极端感测电路214所感测到的感测电流Isen(亦即I1+I2)会更接近于源极电流Is，源极端感测电路214得以正确判断第一存储单元M1的状态，提高了存储器200的读取操作的可靠度。此外，存储器200亦可以利用更多数目的存储单元以上述的第三存储单元M3的相同方法来更进一步提高读取操作的可靠度，并不限于如图2所示的仅利用第三存储单元M3。
存储器200更包括第四存储单元M4，第四存储单元M4耦接至第四位线BL4及第五位线BL5，字线WL控制第四存储单元M4的栅极。而存储器读取电路210中的源极端屏蔽电路216提供一屏蔽电压SD。第三选择电路215耦接至源极端屏蔽电路216。
由于第四存储单元M4相对于第三存储单元M3及第一存储单元M1而言，依然会产生负载效应，即使此负载效应可能极为微小。于是，在读取操作模式，第三选择电路215将第五位线BL5连接至源极端屏蔽电路215，因此，第四存储单元M4的第一端具有屏蔽电压SD，此屏蔽电压SD的大小恰好阻挡住源极电流IS或漏电流IS2，使得源极电流IS或漏电流IS2不会经由第四存储单元M4流失。相较于上述的存储器200，传统存储器在源极端并无进行屏蔽的动作，亦即传统存储器在存储单元的源极端亦可能有微小的漏电流产生，使得读取操作的可靠度下降。
本发明上述实施例所揭露的存储器200中，每一个选择电路，包括第一选择电路213、第二选择电路211及第三选择电路215，相对应于每一条位线实质上利用一Y通路(Y-path)217实现。
请参照图3，其示出了乃依照本发明较佳实施例的存储器之一例的详细电路图。其中，第一选择电路213、第二选择电路211及第三选择电路215实质上是由多个开关SW及多个Y通路217所组成。存储器300的详细操作原理已详述于上述实施例，故在此不再重述。
本发明上述实施例所揭露的存储器及其读取操作电路，源极端感测电路从存储单元的源极端感测存储单元的源极电流以进行读取操作。此外，利用漏极端偏压电路达成隔离存储单元的目的，且省略了传统的漏极端偏压电路。同时，亦利用源极端屏蔽电路使得存储单元的源极端不会有漏电流产生，提高存储器读取操作的可靠度。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用于限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (9)

1.一种存储器读取电路，该存储器包括一第一存储单元及一第二存储单元，该第一存储单元耦接至一第一位线及一第二位线，该第二存储单元耦接至该第二位线及一第三位线，该存储器读取电路包括：
一源极端感测电路；
一漏极端偏压电路，用于提供一漏极端偏压；
一第一选择电路，用于一读取操作模式，连接该第二位线及该第三位线至该漏极端偏压电路；以及
一第二选择电路，用于该读取操作模式，连接该第一位线至该源极端感测电路以感测该第一存储单元的源极电流。
2.如权利要求1所述的存储器读取电路，其中，该存储器更包括一第三存储单元，该第三存储单元耦接至该第一位线及一第四位线，该第二选择电路连接该第四位线至该源极端感测电路，使得该源极端感测电路得以感测该第三该存储单元的源极电流。
3.如权利要求2所述的存储器读取电路，其中，该存储器更包括一第四存储单元，该第四存储单元耦接至该第四位线及一第五位线，该存储器读取电路更包括：
一源极端屏蔽电路，用于提供一屏蔽电压；以及
一第三选择电路，用于该读取操作模式，连接该第五位线至该源极端屏蔽电路。
4.如权利要求1所述的存储器读取电路，其中，所述存储单元分别具有一栅极端，该栅极端耦接至一字线。
5.如权利要求1所述的存储器读取电路，其中，该第一存储单元存储一第一位及一第二位。
6.一种存储器读取电路，该存储器包括一第一存储单元、一第二存储单元及一第三存储单元，其中，该第一存储单元耦接至一第一位线及一第二位线，该第二存储单元耦接至该第二位线及一第三位线，该第三存储单元耦接至该第三位线及一第四位线，该存储器读取电路包括：
一源极端感测电路；
一漏极端偏压电路，用于提供一漏极端偏压；
一第一选择电路，用于一读取操作模式，连接该第二位线及该第三位线至该漏极端偏压电路；以及
一第二选择电路，用于该读取操作模式，连接该第一位线至该源极端感测电路以感测该第一存储单元的源极电流，且在该读取操作模式连接该第四位线至该源极端感测电路以感测该第三存储单元的源极电流。
7.如权利要求6所述的存储器读取电路，其中，该存储器更包括一第四存储单元，该第四存储单元耦接至该第四位线及一第五位线，该存储器读取电路更包括：
一源极端屏蔽电路，用于提供一屏蔽电压；以及
一第三选择电路，用于该读取操作模式连接该第五位线至该源极端屏蔽电路。
8.如权利要求6所述的存储器读取电路，其中，所述存储单元分别具有一栅极端，该栅极端耦接至一字线。
9.如权利要求6所述的存储器读取电路，其中，该第一存储单元存储一第一位及一第二位。
CN2007101382840A 2007-04-09 2007-08-03 存储器读取电路 Active CN101286357B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/783,334 US7706185B2 (en) 2007-04-09 2007-04-09 Reading circuitry in memory
US11/783,334 2007-04-09

Publications (2)

Publication Number Publication Date
CN101286357A true CN101286357A (zh) 2008-10-15
CN101286357B CN101286357B (zh) 2010-06-09

Family

ID=39826764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101382840A Active CN101286357B (zh) 2007-04-09 2007-08-03 存储器读取电路

Country Status (3)

Country Link
US (2) US7706185B2 (zh)
CN (1) CN101286357B (zh)
TW (1) TWI344151B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231117A (zh) * 2016-12-09 2018-06-29 力晶科技股份有限公司 存储器装置
CN108733305A (zh) * 2017-04-13 2018-11-02 旺宏电子股份有限公司 存储器装置、系统及其操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101850536B1 (ko) * 2010-10-27 2018-04-19 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US8760930B1 (en) 2013-02-18 2014-06-24 Spansion Llc. Memory device with source-side sensing
CN108962326B (zh) * 2017-05-25 2021-03-05 旺宏电子股份有限公司 感测放大器以及用于其位线电压补偿的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440518A (en) * 1991-06-12 1995-08-08 Hazani; Emanuel Non-volatile memory circuits, architecture and methods
JP2513795B2 (ja) * 1988-07-22 1996-07-03 沖電気工業株式会社 Ｍｏｓ型半導体記憶装置
US5027321A (en) * 1989-11-21 1991-06-25 Intel Corporation Apparatus and method for improved reading/programming of virtual ground EPROM arrays
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
US5680347A (en) * 1994-06-29 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US5561624A (en) * 1995-06-26 1996-10-01 United Microelectronics Corp. Read-only-memory array with coding after metallization
JPH10320989A (ja) * 1997-05-16 1998-12-04 Toshiba Microelectron Corp 不揮発性半導体メモリ
US6983428B2 (en) * 2002-09-24 2006-01-03 Sandisk Corporation Highly compact non-volatile memory and method thereof
CN100369154C (zh) * 2003-02-14 2008-02-13 力旺电子股份有限公司 存储器单元电路及其数据写入与读取的方法
CN100372025C (zh) * 2003-02-18 2008-02-27 义隆电子股份有限公司 存储器的高速感测电路及方法
US7388789B2 (en) * 2005-08-31 2008-06-17 Micron Technology NAND memory device and programming methods
US7345917B2 (en) * 2005-12-05 2008-03-18 Macronix International Co., Ltd. Non-volatile memory package and method of reading stored data from a non-volatile memory array
JP2007207380A (ja) * 2006-02-03 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231117A (zh) * 2016-12-09 2018-06-29 力晶科技股份有限公司 存储器装置
CN108231117B (zh) * 2016-12-09 2021-01-12 力晶积成电子制造股份有限公司 存储器装置
CN108733305A (zh) * 2017-04-13 2018-11-02 旺宏电子股份有限公司 存储器装置、系统及其操作方法

Also Published As

Publication number Publication date
CN101286357B (zh) 2010-06-09
US20100238746A1 (en) 2010-09-23
TW200841340A (en) 2008-10-16
US7940565B2 (en) 2011-05-10
TWI344151B (en) 2011-06-21
US20080247244A1 (en) 2008-10-09
US7706185B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
CN104756192B (zh) 具有节能读取架构的存储器阵列
CN102483954B (zh) 存储器扭结检查
US6385085B2 (en) Nonvolatile semiconductor memory and read method
CN1930631B (zh) 用于非易失性存储器的粗略/精细编程的可变电流吸收
CN101361136B (zh) Nand架构存储器装置及操作
CN105229745B (zh) 在存储器中共享支持电路
CN101667446B (zh) 存储器及其读取方法
CN101151678A (zh) 数据锁存器在非易失性存储器的多阶段编程中的使用
CN101286357B (zh) 存储器读取电路
CN108172250A (zh) 高速和低功率读出放大器
US20110286278A1 (en) Method of storing e-fuse data in flash memory device
JP2007087441A (ja) 不揮発性半導体記憶装置
CN1909113B (zh) 用于感测存储单元的状态的方法和装置
CN105810709A (zh) 电阻式存储器的记忆胞阵列
CN104051349B (zh) 具有非易失性存储器压力抑制的集成电路系统及制造方法
KR20080049662A (ko) 반도체 기억 장치
US20080094905A1 (en) Nonvolatile Memory
JP2007200512A (ja) 半導体記憶装置
CN103377708B (zh) 用于非易失性存储器的读出放大电路及存储器
CN101826366B (zh) 存储器阵列及存储器的操作方法
CN103106920B (zh) 存储器存取方法及应用该方法的闪存
CN102737726A (zh) 存储阵列局部位线缺陷的检测方法
US7808835B2 (en) Non-volatile semiconductor storage device
CN109767800A (zh) 恢复过抹除记忆胞的快闪存储器装置及其方法
CN103366828B (zh) 存储器装置及其检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant