TWI344151B - Reading circuitry in memory - Google Patents

Description

三達編號：TW3312PA 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種記憶體讀取電路，且特別是有關 於一種從記憶單元之源極端感測源極電流以進行讀取操 作之記憶體讀取電路。 【先前技術】 記憶體於現代已被廣泛地應用於資料儲存之領域。記 憶體具有多個記憶單元（memory cell)，此些記憶單元通 常係被配置成陣列（array)的形式，其中，每一列的記憶 單元係對應於一條字元線（word 1 ine)，每一行的記憶單 元係對應於一條位元線（b i t li ne )。每一個記憶單元各包 括一個電晶體，電晶體之第一端係耦接至一位元線，第二 端係耦接至另一位元線，控制端係耦接至相對應之字元 線。 每一個記憶單元可定義為一個二進位的位元，亦 即” 0”或” 1”其中之一。通常，被編程（program)的位 元係表示為” 0” ，被抹除（erase)的位元係表示 為” 1” 。此外，於某些型式之記憶體中，記憶單元儲存 二個二進位的位元，亦即第一位元和第二位元。第一位元 可表示為” 0”或” Γ ，而第二位元亦可表示為” 0” 或” Γ。 一般而言，於讀取操作時序階段内，記憶體藉由感測 由記憶單元所汲取之電流而判斷記憶單元之狀態。請參照

三達編號：TW3312PA 第1圖’其繪示乃傳統記憶體之電路圖。記憶體⑽包括 多個記憶單元及記憶體讀取電路11()。於第丨圖中，多個 記憶單元僅m憶單元M1及第二記憶單作為代 表，然不限於此。記憶體讀取電路11G包括感測選擇電路 112、感測電路U3、充電選擇魏114以及沒極端偏 路 115。 一第一記憶單元Ml係耦接至第一位元線Bu及第二位 =線BL2’第二記憶單元M2係耦接至第二位元線肌2及第 三=元線BL3，且第一記憶單元M1及第二記憶單元犯均 文子兀線WL之控制。於一讀取操作模式，感測選擇電路 112將第二位元線BL2連接至感測電路113。此外，充電 選擇電路114將第一位元線BL1連接至汲極端偏壓電路 115，亦即第一記憶單元M1之第一端具有汲極端偏壓d。 感測電路113感測流經感測選擇電路112之感測電流 以判斷第一 5己憶單元Ml之狀態。若感測電流I大於一參 考電流Iref，則第一記憶單元…係被判斷為表示”丨”， 右感測電流Isen小於參考電流Iref，則第一記憶單元M1係 被判斷為表示” 。 此外’於讀取操作時序階段，第三位元線BL3之電壓 位準於感測操作時是浮動的，且被錯誤電流Lrr充電。亦 即，第一記憶單元Ml有從第二記憶單元m2而來之放電電 流。 然而，當第一記憶體單元Ml代表，’ Γ而第二記憶單 元M2亦代表”丨”時’可能會發生從第二記憶單元们之

三達編號：TW3312PA 第二端流至第二記恃罝分的 # 。己早7L M2之第一端的漏電流， 電流Ierr。於上述之情況下，成 3、 …記憶請之讀取操作之vi;;;不導，及:電流 之整體性能表現降低。 Λ度降低冑致記憶體100 【發明内容】 本發明係有關於一種記憶 源極端感敎憶單元之源極“^電路，從記憶單元之 根據本發明n面，^^買取操作。 記憶體包括第1憶單元及第二* —種記憶體讀取電路。 耦接至第-位元線及第二位單元’第-記憶單元 二位元線及第三m記憶 ^記憶單元耗接至第 電路、沒極端偏壓電路、第 ^^包括源極端感測 路。汲極端偏壓電路提供㈣端=路以及第二選擇電 於一讀取操作模式連接第二位 ^第—選擇電路用以 端偏壓電路。第二選擇電路用以=第二位元線至及極 位元線至源極端感測取操作模式連接第-流。 4第〜記憶單元之源極電 種記憶體讀取電 根據本發明之第二方面， 路。記憶體包括第-記憶單元、第二 單元。第—記憶單元輕接至第:°己憶早70及第三記憶 二記憶單元粞接至第二位元線及c位元線’第 元輕接至第三位元線及第四位元線70線’第三記憶單 源極端感测線。圮憶體讀取電路包括 路㈣職壓料1—選擇電路以及第

三達編號：TW3312PA 二選擇電路。汲極端偏壓電路提供汲極端偏壓。第一選擇 電路用以於一讀取操作模式連接第二位元線及第三位元 線至汲極端偏壓電路。第二選擇電路用以於讀取操作模式 連接第一位元線至源極端感測電路以感測第一記憶單元 之源極電流，且於讀取操作模式連接第四位元線至源極端 感測電路以感測第三記憶單元之源極電流。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 本發明係提供一種記憶體讀取電路，從記憶單元之源 極端感測記憶單元之源極電流以進行讀取操作。 請參照第2圖，其繪示依照本發明較佳實施例之記憶 體之電路圖。記憶體200包括多個記憶單元及記憶體讀取 電路210。於第2圖中，係舉第一記憶單元Ml、第二記憶 單元M2、第三記憶單元M3及第四記憶單元M4為例做說 明。第一記憶單元Ml係耦接至第一位元線BL1及第二位 元線BL2,第二記憶單元M2係耦接至第二位元線BL2及第 三位元線BL3，第三記憶單元M3係耦接至第一位元線BL1 及第四位元線BL4 ’第四記憶單元M4係麵接至第四位元線 BL4及第五位元線BL5。第一記憶單元Ml、第二記憶單元 M2、第三記憶單元M3及第四記憶單元M4之閘極均受字元 線WL之控制。汲極端偏壓電路212提供一汲極端偏壓D。 記憶體讀取電路210包括第一選擇電路211、汲極端

三達編號：TW3312PA 偏 C 電路（drain side bias circuit)212、第二選擇電路 213、源極端感測電路（s〇urce. side sensing circuit)2l4、第三選擇電路215及源極端遮罩電路。 第一選擇電路211係耦接至汲極端偏壓電路212，第二選 擇私路213係耦接至源極端感測電路214，第三選擇電路 215係耦接至源極端遮罩電路216。於一讀取操作模式， 第一選擇電路211將第二位元線BL2連接至汲極端偏壓電 路212j亦即第一記憶單元Ml之第二端具有汲極端偏壓 D:t::記憶單元M1可以進行讀取操作，第-記憶單 :=儲存單一位元’或儲存一第一位元及一第二位元， 並無限制。 μ :二第選擇電路211亦將第三位元線BL3連接至 如偏壓電路212，於是第二記憶單A M2之第-端及第 :端均，極端偏壓D，因此第-記憶單元二藉由 f而與第二記憶單元M2右側之記憶單元 + θ 肖離。相較於傳統的記憶體，本實施例所揭 路之記憶體讀取電路節省了充電選擇電路。 价-。賣取操作模式中，第二選擇電路213將第- …行讀取操作，故第一記憶單元M1之;第一二 極感測電路214感測流經第二二3 以判斷第一記憶單元M1之狀態。此時，源 Jn 214所感測到的感測電流Isen會等於電流 1。右“電流1sen大於由一參考記憶單元（未缚示於圖）

三達編號：TW3312PA 所輸出之一參考電流Iref，則儲存於第一記憶單元M1之資 料係被判斷為表示，，丨”，若感測電流丨…小於參考電流 iref，則儲存於第一記憶單元们之資料係被判斷為表 示 ” 0”。 此外’記憶體200更包括第三記憶單元M3，第三記 憶單元M3係耦接至第一位元線BL1及第四位元線此4，第 二s己憶單元M3之閛極受字元線札之控制。由於可能會有 k第二§己憶單元M3之第二端流至第三記憶單元M3之第一 端之漏電流產生，例如為漏電流IsZ，如此一來，感測電流 hen會等於電流11而小於源極電流Is，使得源極端感測電 路214錯誤判斷第一記憶單元mi之狀態。 於是，於讀取操作模式，第二選擇電路213將第四位 元線BL4連接至源極端感測電路214，亦即第三記憶單元 M3之第一端具有接近於源極電壓s之電壓，使得漏電流 Is2減少且部份的漏電流IS2(I2)流回源極端感測電路214。 因此源極端感測電路214所感測到之感測電流isen(亦即l + 10會更接近於源極電流Is，源極端感測電路214得以正 確判斷第一記憶單元M1之狀態，提高了記憶體2〇〇之讀 取操作之可靠度。此外，記憶體2〇〇亦可以利用更多數目 之記憶單元以上述之第三記憶單元M3之相同方法來更進 一步提高讀取操作之可靠度，並不限於如第2圖所示之僅 利用第三記憶單元M3。 記憶體200更包括第四記憶單元M4，第四記憶單元 M4係耦接至第四位元線BL4及第五位元線BL5，字元線叽

Claims (1)

1344151 * ^ 100年2月8日修正替換頁 十、申請專利範圍： L 一種記憶體讀取電路，該記憶體包括一第一圮憶 單元及-第二記憶單元，該第一記憶單元係輕接至一第一 位兀線及-=二位元線，該第二記憶單元係輕接至該第二 位几線及一第三位元線，該記憶體讀取電路包括 一源極端感測電路； 一汲極端偏壓電路，係用以提供一汲極端偏壓； • 一第一選擇電路，係用於一讀取操作模式，其中當該 籲第-記憶單元被讀取時，該第一選擇電路連接該第二位元 線及該第三位元線至該汲極端偏壓電路，以使該第二位元 線及該第三位元線接收該汲極端偏壓；以及 . 一第二選擇電路，係用於該讀取操作模式，其中當該 :第一記憶單元被讀取時，該第二選擇電路連接該第一位元 .線至該源極端感測電路，以使該源極端感測電路感測該第 一記憶單元之源極電流。 2. 如申請專利範圍第1項所述之記憶體讀取電路， 該記憶體更包括-第三記憶單元，該第三記憶單元係輕接 至S玄第一位元線及一第四位元線，該第二選擇電路連接該 第四位兀線至該源極端感測電路，使得該源極端感測電路 得以感測該第三該記憶單元之源極電流。 3. 如申請專利範圍第2項所述之記憶體讀取電路， 該記憶體更包括一第四記憶單元，該第四記憶單元係耦接 至该第四位元線及一第五位元線，該記憶體讀取電路更包 括·· 15 丨〇〇年2月8日修正替換頁 以提供一遮罩電壓；以及 源極端遮罩電路，係用 五位开路係用於該讀取操作模式，連接該第 五位兀線至該源極端遮罩電路。 元線。 料請專職圍第1項所述之記㈣讀取電路， fr早711分別具有1極端，該閘極端軸接至-字 請專利1 請第1項所述之記，隨讀取電路， ”中5玄第-記憶單元係儲存一第—位元及一第二位元。 籲 6. -種記憶體讀取電路，該記憶體包括—第一記情 單元:一第二記憶料及-第三記憶單元，該第—記憶單 兀係耦接至-第一位元線及_第二位元線該第二記憶單 兀係柄接至該第二位元線及_第三位元線該第三記憶單 兀係搞接至該第三位元線及—第四位元線，該記憶體讀取 電路包括： 一源極端感測電路； -没極端偏壓電路’係用於提供—沒極端偏壓；

-第-選擇f路’制於—讀取操賴式，其中當該 第一 S己憶單元被讀取時，該第一選擇電路連接該第二位元 線及*玄第二位元線至該及極端偏壓電路，以使該第二位元 線及δ玄第二位元線接收该〉及極端偏壓；以及 一第二選擇電路，係用於該讀取操作模式，其中當該 第一記憶單元被讀取時，該第二選擇電路連接該第一位元 線及該第四位元線至該源極端感測電路，以使該源極端感 測電路感測該第一記憶單元之源極電流。 16 13.44151 100年2月8曰修正替換頁 7.如申請專利範圍第6項所述之記憶體讀取電路， 該記憶體更包括-第四記憶單元，該第四記億料係搞接 至。亥第四位元線及一第五位元線，該記憶體讀取電路更包 括： 牙'用以提供一遮罩電壓；以及 H 選擇^，係用於該讀取操作模式連接該第五 位7G線至該源極端遮罩電路。 8. 如申請專利範圍第6 該些記憶單元分別具有—問極己憶體讀取電路’ 元線。 缒，忒閘極端係耦接至一字 9. 如申請專利範圍第 其中該第-記憶單元係儲存1斤述之記憶體讀取電路’ 第—位元及一第二位元。

17