KR100296324B1 - 플래쉬 메모리 소자의 소거 방법_ - Google Patents

플래쉬 메모리 소자의 소거 방법_ Download PDF

Info

Publication number
KR100296324B1
KR100296324B1 KR1019980061444A KR19980061444A KR100296324B1 KR 100296324 B1 KR100296324 B1 KR 100296324B1 KR 1019980061444 A KR1019980061444 A KR 1019980061444A KR 19980061444 A KR19980061444 A KR 19980061444A KR 100296324 B1 KR100296324 B1 KR 100296324B1
Authority
KR
South Korea
Prior art keywords
cell
erase
erased
program
post
Prior art date
Application number
KR1019980061444A
Other languages
English (en)
Other versions
KR20000044941A (ko
Inventor
강혁
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061444A priority Critical patent/KR100296324B1/ko
Publication of KR20000044941A publication Critical patent/KR20000044941A/ko
Application granted granted Critical
Publication of KR100296324B1 publication Critical patent/KR100296324B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
플래쉬 메모리 소자의 소거 과정에서 과소거된 셀에 의한 셀의 불량을 방지할 수 있는 소거 방법을 제공한다.
3. 발명의 해결 방법의 요지
소거를 실시한 후 소거의 성공 유무에 관게없이 과소거된 셀이 있는지를 확인하는 포스트 프로그램 검증 결과에 따라 포스트 프로그램 및 소거 동작을 과소거된 셀 및 소거되지 않은 셀이 존재하지 않을 때 까지 설정된 횟수동안 반복하므로써 과도한 과소거에 의한 셀의 불량을 방지한다.

Description

플래쉬 메모리 소자의 소거 방법
본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것으로, 특히 소거를 실시한 후 과소거된 셀이 있는지를 확인하는 포스트 프로그램 검증 결과에 따라 포스트 프로그램 및 소거 동작을 과소거된 셀 및 소거되지 않은 셀이 존재하지 않을때까지 설정된 횟수동안 반복하므로써 과도한 과소거에 의한 셀의 불량을 방지할 수 있는 플래쉬 메모리 소자의 소거 방법에 관한 것이다.
플래쉬 메모리는 정보의 저장과 삭제가 가능한 차세대 메모리로서 주목받고 있다. 플래쉬 메모리는 그 특성상 블록(block) 단위로 소거를 실시하는 매체로서, 소거 동작을 얼마나 효율적으로 할 수 있는가의 문제는 플래쉬 메모리의 성능에 직결되는 아주 중요한 문제이다.
셀의 게이트 단자에 전원 전압(VCC)을 인가했을 때 드레인 단자에서 소오스 단자로 전류가 흐르면 소거된 셀이고, 전류가 흐르지 않으면 프로그램된 셀이다. 해당 블록내에서 소거된 셀과 프로그램된 셀이 함께 존재할 때 이 블록을 소거하게 되면 셀과 문턱 전압의 분포는 도 1(a) 및 도 1(b)와 같이 된다. 즉, 도 1(a)에 도시된 바와 같이 프로그램된 셀을 소거하면 프로그램된 셀의 분포가 좌측으로 이동하게 되고, 마찬가지로 도 1(b)에 도시된 바와 같이 소거된 셀을 소거하면 셀의 분포가 좌측으로 이동하여 셀의 문턱 전압이 0V보다 낮은 과소거된 셀이 된다. 이렇게 과소거된 셀을 원상 복구하는 것이 포스트 프로그램이다. 심하게 과소거된 셀을 원상 복구하는 데에는 많은 전력과 시간이 소요된다. 하지만 이러한 이유 때문에 소거하기 전에 모든 셀의 조건을 체크한다는 것은 지나치게 비효율적인 일이다. 그래서 소거하기 전에 블록 전체를 프로그램 셀 조건으로 만드는 작업이 필요한데, 이를 프리 프로그램이라 한다. 프리 프로그램 이후에 블록 전체의 게이트단에 드레인과 소오스 사이의 채널을 형성시킬 만한 단위의 네가티브 전원을 인가하는 것을 소거라 한다.
그러면, 종래의 플래쉬 메모리 소자의 소거 방법을 도 2를 참조하여 설명하면 다음과 같다.
프리 프로그램(pre-program)을 실시한 후(11) 프리 프로그램 검증(verify)을 실시한다(12). 프리 프로그램 검증 결과 선택된 블록의 마지막 셀까지 성공적으로 프리 프로그램이 실시되지 않았을 경우 설정된 횟수동안 상기 프리 프로그램 또는 프리 프로그램 검증을 선택된 블록의 마지막 셀까지 실시한다. 설정된 횟수동안 프리 프로그램이 성공적으로 실시되지 않았을 경우 셀을 불량으로 판단한다. 선택된 블록의 마지막 셀까지 프리 프로그램이 성공적으로 실시되었을 경우 소거(erase)를 실시한 후(13) 소거 검증을 실시한다(14). 소거 검증 결과 선택된 블록의 마지막 셀까지 소거 동작이 성공적으로 실시되지 않았을 경우 설정된 횟수동안 상기 소거 또는 소거 검증을 선택된 블록의 마지막 셀까지 실시한다. 설정된 횟수동안 소거가 성공적으로 실시되지 않았을 경우 셀을 불량으로 판단한다. 선택된 블록의 마지막 셀까지 소거가 성공적으로 실시되었을 경우 포스트 프로그램(post-program)을 실시한 후(15) 포스트 프로그램 검증을 실시한다(16). 포스트 프로그램 검증 결과 마지막 비트라인까지 포스트 프로그램이 성공적으로 실시되지 않았을 경우 설정된 횟수동안 상기 포스트 프로그램 또는 포스트 프로그램 검증을 마지막 비트라인까지 실시한다. 설정된 횟수동안 포스트 프로그램이 성공적으로 실시되지 않았을 경우 셀을 불량으로 판단하고, 마지막 비트라인까지 포스트 프로그램이 성공적으로 실시되었을 경우 소거 동작이 성공된 것으로 판단한다.
상기와 같이 다단계의 과정을 거쳐 소거 동작을 수행하는 이유는 동일한 비트라인(bit line)상에서 프로그램된 셀(programmed cell)과 소거된 셀(erased cell)이 혼재하는 경우, 게이트에 접지 전압을 인가하더라도 전류가 드레인에서 소오스로 흐르기 때문에 비트라인을 공유하고 있는 셀의 데이터를 정확하게 읽어낼 수 없기 때문이다. 즉, 비트라인에는 게이트에 인가된 접지 전압에 의한 전류의 흐름이 없어야만 하는데, 소거된 셀을 통하여 전류가 흐르게 되므로 공통 드레인(common drain)의 관점에서 보면 마치 프로그램된 셀마저도 소거된 셀처럼 보이게 된다. 따라서, 소거 동작은 실질적인 소거 동작이 이루어지기 전에 해당 섹터의 모든 프로그램되지 않은 셀들에 대하여 프로그램을 우선적으로 실시하는 프리-프로그램이 선행되어야 하며, 소거 동작이 끝난 후에도 과소거된 셀들에 대한 보정 작업으로써 포스트 프로그램 과정이 필요하게 된다.
도 3(a) 내지 도 3(e)는 도 1과 같은 소거 동작을 수행할 경우 각 과정을 수행한 후의 셀 분포를 그래프로 나타낸 것이다.
도 3(a)에 도시된 바와 같이 프로그램된 셀(1)과 소거된 셀(2)이 혼재하고 있는 상태에서 프리 프로그램을 실시하면, 도 3(b)에 도시된 바와 같이 소거된 셀(2)이 프로그램된 셀(1)의 분포에 포함된다. 이 상태에서 소거 동작을 수행하여 프로그램된 셀(1)을 소거시키면(2), 도 3(c)에 도시된 바와 같이 점선으로 표시된 소거 문턱 전압보다 높은 셀(3)은 소거되지 않은 셀(3)로 판정한다. 소거되지 않은 셀(3)을 소거시키기 위해 다시 한번 소거 동작을 수행하면, 도 3(d)에 도시된 바와 같이 소거되지 않은 셀(3)의 분포는 어느 정도 소거 문턱 전압 분포에 가까워지지만 소거된 셀(2)까지 재소거되어 과소거된 셀(4)이 된다. 과소거된 셀(4)을 보정하기 위해 포스트 프로그램을 실시하면, 도 3(e)에 도시된 바와 같이 과소거된 셀(4)의 일부는 보정되어 정상 소거된 셀(2)로 되지만, 포스트 프로그램되지 않은 셀(5)도 일부 존재하게 된다.
상기와 같은 방법을 실시되는 소거 동작은 다음과 같은 문제점을 가지게 된다.
첫째, 동일한 비트라인에 과소거된 셀이 존재할 경우, 게이트에 접지 전압을 인가하더라도 비트라인을 공유하고 있는 셀의 데이터를 정확하게 읽어낼 수 없다. 이로 인해 프로그램된 셀 조차도 소거된 셀로 인식하게 된다. 이는 도 3(c) 내지 도 3(e)의 소거되지 않은 셀(3)의 분포로 나타내고 있다. 이들은 소거 검증과 포스트 프로그램 검증 모두에서 발견되지 않으며, 진행 과정에서 조차 성공으로 간주되어 처리되지만, 실질적으로는 결함이 있는 상태로서 소거되지 않은 셀이 남아 있게 되는 원인이 되고 있다.
둘째, 서로 다른 비트라인에 과소거된 셀이 존재하는 경우, 과소거된 셀에 대하여 포스트 프로그램을 수행한 이후에도 적정 문턱 전압 이하에 머물러 있는 셀이 존재할 가능성이 있다. 이상적인 셀인 경우에는 플로팅 게이트에 있는 전자를 빼내는 시간이 일정하겠지만, 실제로는 셀의 소거 속도에 조금씩 차이가 있기 마련이다. 더구나 모든 셀의 문턱 전압 값에도 조금씩 차이가 있으므로, 이러한 셀에 같은 필드(field)를 인가하게 되더라도 도 3(c)에 도시된 바와 같이 소거의 기준 문턱 전압에 미치지 못하는 셀들이 존재하게 될 수도 있다. 이것을 소거 검증을 통해 다시 소거를 시도하게 되는데, 그 결과 도 3(d)에 도시된 바와 같이 전체 셀들의 문턱 전압이 적정한 선으로 떨어지게 된다. 이러한 과정이 몇차례 반복되는 상황이 발생한다고 가정하면, 소거된 셀의 일부분이 지나치게 과소거되는 상황이 발생될 수 있다. 전술한 바와 같이 이를 해결하기 위한 방법으로 포스트 프로그램을 실시하면 되겠지만, 과소거가 지나쳐서 포스트 프로그램의 운용 한계를 넘어서게 되는 경우 도 3(e)에 도시된 바와 같이 미처 포스트 프로그램되지 않은 셀이 남게 되는 것이다. 이에 대해 도 4에서 자세히 설명한다.
도 4(a) 내지 도 4(e)는 종래의 플래쉬 메모리 소자의 소거 방법에 따라 포스트 프로그램을 실시하기 전에 소거 검증을 실시하는 경우의 셀 문턱 전압과 셀수의 관계 그래프이다.
도 4(a)는 소거 동작이 완료된 후의 셀과 문턱 전압의 관계를 도시한 그래프로서, 점선으로 표시된 부분의 문턱 전압 보다 높은 문턱 전압을 갖는 소거되지 않은 셀이 존재한다.
도 4(b)는 소거되지 않은 셀을 소거하기 위해 2차 소거를 실시한 경우의 셀과 문턱 전압의 관계를 도시한 그래프로서, 전체적인 관계 그래프를 좌측으로 이동시키는 것으로 아직까지 소거되지 않은 셀이 존재한다.
도 4(c)는 2차 소거를 실시한 후에 존재하는 소거되지 않은 셀에 대해 3차 소거 동작을 실시한 후의 셀과 문턱 전압의 관계를 도시한 그래프로서, 아직까지 소거되지 않은 셀이 존재한다.
도 4(d)는 3차 소거를 실시한 후에 존재하는 소거되지 않은 셀에 대해 4차 소거 동작을 실시한 후의 셀과 문턱 전압의 관계를 도시한 그래프로서, 모든 셀이 소거되었음을 알 수 있다.
도 4(e)는 문턱 전압이 0V 이하인 과소거된 셀의 문턱 전압을 높이기 위해 포스트 프로그램을 실시한 후의 셀과 문턱 전압의 관계를 도시한 그래프로서, 지나치게 과소거된 셀은 포스트 프로그램에 의해서도 복구되지 않음을 알 수 있다.
상기와 같은 문제들이 발생하는 근본적인 이유는 소거 동작이 완료된 후 과소거된 셀에 대해서 포스트 프로그램을 실시하기 때문인데, 1차적인 소거 동작이 한번에 성공하지 않아서 반복적인 소거 동작이 요구되는 경우, 그 반복 횟수만큼 과소거의 정도가 심해지게 된다.
따라서, 본 발명은 플래쉬 메모리 소자의 소거 과정에서 과소거된 셀이 존재하게 되어 발생되는 상기와 같은 문제점을 해결하기 위한 플래쉬 메모리 소자의 소거 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소거 수행 명령에 따라 선택된 블록 전체에 대한 프리 프로그램을 실시한 후 상기 프리 프로그램이 성공적으로 실시되었는지를 검증하는 단계와, 상기 프리 프로그램 검증 결과 선택된 블록의 마지막 셀까지 성공적으로 프리 프로그램이 실시되었을 경우 소거를 실시하는 단계와, 상기 소거 결과 과소거된 셀이 존재하는지를 확인하는 포스트 프로그램 검증을 실시하는 단계와, 상기 포스트 프로그램 검증 결과 과소거된 셀이 존재할 경우 과소거된 셀을 원상 복구시키는 포스트 프로그램을 실시하는 단계와, 상기 포스트 프로그램을 마지막 비트라인까지 실시한 후 소거 검증을 실시하는 단계와, 상기 소거 검증 결과 소거가 성공적으로 실시되지 않았을 경우 소거 및 포스트 프로그램을 상기 선택된 블록의 마지막 셀 및 비트라인까지 과소거된 셀 및 소거되지 않은 셀이 존재하지 않을 때까지 반복 실시하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 및 도 1(b)는 프로그램된 셀 및 소거된 셀에 소거를 실시할 경우의 셀과 문턱 전압의 분포를 도시한 그래프.
도 2는 종래의 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 흐름도.
도 3(a) 내지 도 3(e)는 종래의 플래쉬 메모리 소자의 소거 방법의 각 과정에서의 셀과 문턱 전압의 관계를 도시한 그래프.
도 4(a) 내지 도 4(e)는 종래의 플래쉬 메모리 소자의 소거 방법에서 소거 검증을 실시한 후 포스트 프로그램을 실시할 경우의 셀과 문턱 전압의 관계를 도시한 그래프.
도 5는 본 발명에 따른 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 흐름도.
도 6(a) 내지 도 6(f)는 본 발명에 따른 플래쉬 메모리 소자의 소거 방법에서 소거를 실시한 후 포스트 프로그램 및 소거를 반복 실시할 경우의 셀과 문턱 전압의 관계를 도시한 그래프.
본 발명에서는 1차적인 소거 동작이 완료된 후 과소거된 셀의 유무를 검증하여 과소거된 셀이 존재하면 포스트 프로그램을 수행하고, 존재하지 않으면 소거 동작이 성공적으로 이루어졌는가를 검증하는 방식을 채택한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 5는 본 발명에 따른 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 흐름도이다.
소거를 수행하라는 명령이 외부로부터 인가되면 선택된 블록 전체에 대한 프리 프로그램을 수행한 후(21) 프리 프로그램 검증을 수행한다(22). 프리 프로그램 검증 결과 선택된 블록의 마지막 셀까지 성공적으로 프리 프로그램이 실시되지 않았을 경우 설정된 횟수동안 상기 프리 프로그램 또는 프리 프로그램 검증을 선택된 블록의 마지막 셀까지 실시한다. 설정된 횟수동안 프리 프로그램이 성공적으로 실시되지 않았을 경우 셀을 불량으로 판정한다. 선택된 블록의 마지막 셀까지 프리 프로그램이 성공적으로 실시되었을 경우 소거를 실시한다(23). "row_END"는 선택된 블록의 마지막 셀임을 나타내는 것이다. 1차적으로 소거를 수행한 후 소거 동작의 성고 유무에 관계없이 소거된 셀이 과소거되었는지를 확인하는 포스트 프로그램 검증을 실시한다(24). 검증 결과 과소거된 셀이 존재할 경우 과소거된 셀을 원상 복구시키는 포스트 프로그램을 실시한다(25). 프리 프로그램과 소거는 셀 단위로 검증을 하지만 포스트 프로그램은 비트라인 단위로 검증을 하게 되므로 "col_END"는 마지막 비트라인임을 나타내는 것이다. 마지막 비트라인까지 포스트 프로그램이 성공적으로 수행되었을 경우 비로소 소거 검증을 실시한다(26). 이때는 과소거된 셀이 전혀 없는 상태이므로 단지 소거의 성공 유무만을 판별하면 된다. 여기서, 만일 기준 문턱 전압 이상의 셀이 하나도 존재하지 않는다면 모든 셀이 성공적으로 소거되었음을 의미하므로 소거 동작을 완료하게 되고, 그렇지 않고 문턱 전압 이상의 셀이 하나라도 발견된다면 다시 소거와 포스트 프로그램을 반복해서 수행한다.
이에 대해 도 6(a) 내지 도 6(f)를 참조하여 상세히 설명하기로 한다.
도 6(a) 내지 도 6(f)는 본 발명에 다른 플래쉬 메모리 소자의 소거 방법에서 포스트 프로그램을 실시한 후 소거 검증을 실시하는 경우의 셀과 문턱 전압의 관계 그래프이다.
도 6(a)는 소거 동작이 완료된 후의 셀과 문턱 전압의 관계를 도시한 그래프로서, 점선으로 표시된 부분의 문턱 전압보다 높은 문턱 전압을 갖는 소거되지 않은 셀이 존재하고, 문턱 전압이 0V보다 낮은 과소거된 셀이 존재한다.
도 6(b)는 과소거된 셀의 문턱 전압을 높여 과소거된 셀을 복구하기 위해 포스트 프로그램을 실시한 후의 셀과 문턱 전압의 관계를 도시한 그래프로서, 과소거된 셀이 복구되었음을 알 수 있다.
도 6(c)는 소거되지 않은 셀이 아직 존재하고 있어 2차 소거를 실시한 후의 셀과 문턱 전압의 관계를 도시한 그래프로서, 아직까지 소거되지 않은 셀이 존재하며, 과소거된 셀이 다시 존재하게 됨을 알 수 있다.
도 6(d)는 2차 소거에 의해 존재하게 된 과소거된 셀을 2차 포스트 프로그램을 실시하여 복구한 상태의 셀과 문턱 전압의 관계를 도시한 그래프로서, 소거되지 않은 셀이 아직까지 존재하고 있음을 알 수 있다.
도 6(e)는 2차 소거 및 2차 포스트 프로그램을 실시한 후에도 존재하는 소거되지 않은 셀을 소거하기 위해 3차 소거를 실시한 경우의 셀과 문턱 전압의 관계를 도시한 그래프로서, 3차 소거에 의해 과소거된 셀이 존재하게 됨을 알 수 있다.
도 6(f)는 3차 소거를 실시하여 존재하게 된 과소거된 셀을 복구하기 위해 포스트 프로그램을 실시한 경우의 셀과 문턱 전압의 관계를 도시한 그래프로서, 과소거된 셀 및 소거되지 않은 셀이 존재하지 않음을 알 수 있다.
상술한 바와 같이 본 발명에 의하면 소거를 실시한 후 포스트 프로그램 검증을 실시하여 과소거된 셀이 존재하는 경우 과소거된 셀 및 소거되지 않은 셀이 존재하지 않을 때까지 포스트 프로그램 및 소거를 반복적으로 실시하므로써 과도한 과소거로 인한 문제 발생을 사전에 방지할 수 있다.

Claims (1)

  1. 소거 수행 명령에 따라 선택된 블록 전체에 대한 프리 프로그램을 실시한 후 상기 프리 프로그램이 성공적으로 실시되었는지를 검증하는 단계와,
    상기 프리 프로그램 검증 결과 선택된 블록의 마지막 셀까지 성공적으로 프리 프로그램이 실시되었을 경우 소거를 실시하는 단계와,
    상기 소거 결과 과소거된 셀이 존재하는지를 확인하는 포스트 프로그램 검증을 실시하는 단계와,
    상기 포스트 프로그램 검증 결과 과소거된 셀이 존재할 경우 과소거된 셀을 원상 복구시키는 포스트 프로그램을 실시하는 단계와,
    상기 포스트 프로그램을 마지막 비트라인까지 실시한 후 소거 검증을 실시하는 단계와,
    상기 소거 검증 결과 소거가 성공적으로 실시되지 않았을 경우 소거 및 포스트 프로그램을 상기 선택된 블록의 마지막 셀 및 비트라인까지 과소거된 셀 및 소거되지 않은 셀이 존재하지 않을 때까지 반복 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
KR1019980061444A 1998-12-30 1998-12-30 플래쉬 메모리 소자의 소거 방법_ KR100296324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061444A KR100296324B1 (ko) 1998-12-30 1998-12-30 플래쉬 메모리 소자의 소거 방법_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061444A KR100296324B1 (ko) 1998-12-30 1998-12-30 플래쉬 메모리 소자의 소거 방법_

Publications (2)

Publication Number Publication Date
KR20000044941A KR20000044941A (ko) 2000-07-15
KR100296324B1 true KR100296324B1 (ko) 2001-09-22

Family

ID=19568196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061444A KR100296324B1 (ko) 1998-12-30 1998-12-30 플래쉬 메모리 소자의 소거 방법_

Country Status (1)

Country Link
KR (1) KR100296324B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053978B2 (en) 2011-07-12 2015-06-09 Samsung Electronics Co., Ltd. Erase system and method of nonvolatile memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684709B1 (ko) * 1999-12-28 2007-02-20 주식회사 하이닉스반도체 플래시 메모리의 소거방법
KR101422704B1 (ko) 2008-01-21 2014-07-25 삼성전자주식회사 소거 스트레스를 줄일 수 있는 전하 트랩형 플래시 메모리장치 그리고 그것의 프로그램 및 소거 방법
KR102274280B1 (ko) 2015-06-22 2021-07-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053978B2 (en) 2011-07-12 2015-06-09 Samsung Electronics Co., Ltd. Erase system and method of nonvolatile memory device
US9431115B2 (en) 2011-07-12 2016-08-30 Samsung Electronics Co., Ltd. Erase system and method of nonvolatile memory device

Also Published As

Publication number Publication date
KR20000044941A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US7266019B2 (en) Non-volatile memory device and erasing method therefor
US6788580B2 (en) Nonvolatile semiconductor storage device and data erasing method
US6567316B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US6363013B1 (en) Auto-stopped page soft-programming method with voltage limited component
JP5058461B2 (ja) フラッシュメモリのための選択的消去方法
JP2005011490A (ja) 半導体装置
US5856945A (en) Method for preventing sub-threshold leakage in flash memory cells to achieve accurate reading, verifying, and fast over-erased Vt correction
JP2007172718A (ja) 不揮発性半導体記憶装置
US5912844A (en) Method for flash EEPROM data writing
JP3868645B2 (ja) 電気的に消去及びプログラムできる非揮発性半導体メモリ装置及びその消去方法
KR100296324B1 (ko) 플래쉬 메모리 소자의 소거 방법_
US7020021B1 (en) Ramped soft programming for control of erase voltage distributions in flash memory devices
JP3848059B2 (ja) 不揮発性半導体メモリ及びその制御方法
JP2008293616A (ja) 不揮発性半導体記憶装置の消去方法
KR100402942B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR20000019968A (ko) 플래쉬 메모리의 소거 방법
KR100301243B1 (ko) 플래쉬메모리의소거방법
KR20090002470A (ko) 낸드 플래시 메모리소자의 프로그램 방법
KR100347548B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR100293636B1 (ko) 플래쉬 메모리셀의 소거방법
US10424386B2 (en) Erasing method for flash memory using a memory management apparatus
KR100521321B1 (ko) 플래시 메모리 장치의 소거 방법
KR19990081393A (ko) 플래시 메모리 장치의 소거 방법
US7729176B2 (en) Program acceleration of a memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee