KR20010003416A - 플래쉬 메모리의 프리프로그램 방법 - Google Patents

플래쉬 메모리의 프리프로그램 방법 Download PDF

Info

Publication number
KR20010003416A
KR20010003416A KR1019990023709A KR19990023709A KR20010003416A KR 20010003416 A KR20010003416 A KR 20010003416A KR 1019990023709 A KR1019990023709 A KR 1019990023709A KR 19990023709 A KR19990023709 A KR 19990023709A KR 20010003416 A KR20010003416 A KR 20010003416A
Authority
KR
South Korea
Prior art keywords
program
cell
preprogram
column
check
Prior art date
Application number
KR1019990023709A
Other languages
English (en)
Inventor
김영애
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023709A priority Critical patent/KR20010003416A/ko
Publication of KR20010003416A publication Critical patent/KR20010003416A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 선택된 섹터 또는 칩의 모든 워드라인을 선택하여 첫 번째 대상 칼럼을 프로그램 하는 단계와, 상기 첫 번째 칼럼 전체에 대한 전류를 측정하여 프리프로그램 확인 동작을 수행하는 단계와, 상기 프리프로그램 확인 결과 불량이면 상기 해당 첫 번째 칼럼에 대해서만 한 셀씩 확인 및 프로그램 동작을 반복 수행한 후 프리프로그램 확인 동작을 재 수행하는 단계와, 상기 프리프로그램 확인 결과 정상이면 칼럼 어드레스를 증가한 후 최종 칼럼 어드레스인지를 확인하는 단계와, 상기 어드레스 확인 결과 최종 칼럼 어드레스가 아니면 상기 프리프로그램 확인 단계로 복귀하여 상기 과정을 반복 수행하고, 최종 어드레스이면 소거 동작을 종료하는 단계를 포함하여 이루어진 플래쉬 메모리의 프리프로그램 방법을 제공한다.

Description

플래쉬 메모리의 프리프로그램 방법{Method of preprogramming in a flash memory}
본 발명은 임베디드 이레이즈 알고리즘(Embedded erase algorithm)에 의해 동작하는 플래쉬 메모리에 관한 것으로, 특히 임베디드 이레이즈 알고리즘 동작이 프리프로그램(Preprogram) 소거동작(포스트 프로그램 또는 리커버리)으로 수행되거나, 임베디드 이레이즈 알고리즘을 채택하고 있지 않더라도 과소거(Overerase) 방지를 위해 프리프로그램 방식을 사용하는 플래쉬 메모리 소자에서, 셀 스트레스(Stress)를 감소시키고, 과소거를 방지하며, 칩(Chip) 속도를 향상시킬 수 있는 프리프로그램 방법에 관한 것이다.
일반적으로, 플래쉬 메모리 소자는 EEPROM에 비해 프로그램 동작에 대해서는 동일한 유연성을 갖는다. 그러나, 소거동작에 대해서는 상대적으로 큰 제약을 받게 된다. 왜냐하면 소거 동작은 섹터(Sector) 또는 칩(Chip) 전체에 대해서만 할 수 있기 때문이다. 또한, 섹터 또는 칩 내에 존재하는 각각의 셀들은 셀 어레이(Cell array) 내에서의 위치나 공정에서 비롯된 문제들로 인해 각기 다른 셀 특성을 갖게 된다. 이러한 일 예를 도 1에 나타내었다.
도 1은 UV 상태에서 셀의 문턱전압(Vt) 특성을 나타낸 도면으로서, 1M 개의 셀들이 UV 상태에서 각기 다른 문턱전압(Vt)의 특성을 갖게됨을 알 수 있다. 따라서 한개의 섹터 또는 전체 칩을 동시에 소거하는 경우, 문턱전압(Vt) 또한 편차를 갖게 된다. 셀의 수가 매우 많은 경우 이런 양상의 차이는 정규분포를 따르게 된다.
도 2에는 UV 상태의 셀을 소거함에 따라 점차 문턱전압(Vt)이 내려가는 정도를 셀 분포의 이동을 통해 나태내고 있다.
UV 상태의 문턱전압(Vt)이 낮았던 셀 그룹(도 1의 A 부분)이나 다른 셀들에 비해 소거가 빨리되는 페스트 셀 그룹(Fast cell group)은 동일한 소거 동작 조건에 의해서도 다른 셀보다 먼저 과소거(Overerase) 된다. 또한, 프로그램 된 셀과 소거 된 셀이 혼재된 섹터를 선행 동작을 수행하지 않은 상태에서 소거 동작을 수행할 경우 셀들이 과소거(Overerase) 된다.
이와 같이, 초기의 문턱전압(Inital Vt)이 각각 다른 셀들이 혼재된 섹터를 소거하기 전에 프리프로그램을 수행함으로써, 셀들의 문턱전압(Vt)을 일정하게 조정하여 과소거를 줄이게 된다.
도 3은 종래의 프리프로그램 방법을 설명하기 위해 도시한 흐름도 이다.
소거 명령에 의해 프리프로그램 과정 시작(11) 신호로부터 단계(12)에서 워드 단위의 프로그램 동작을 수행한 후 단계(13)로 진행하여 프리프로그램 확인 동작을 수행하게 된다. 상기 단계(13)에서 프리프로그램 확인 결과 불량이면 단계(14)로 진행하여 워드 단위로 프로그램 동작을 재 수행한 후 상기 단계(13)로 복귀하여 프리프로그램 확인 동작을 반복 수행하게 된다. 그러나, 상기 단계(13)에서 프리프로그램 확인 결과 정상이면 단계(15)로 진행하여 어드레스를 증가한 후 단계(16)로 진행하여 최종 어드레스인지를 확인하게 된다. 상기 단계(16)에서 최종 어드레스가 아니면, 상기 단계(13)로 복귀하여 상기 과정을 반복 수행하며, 최종 어드레스이면, 단계(17)로 진행하여 프로그램 과정을 종료한 후 소거 동작을 수행하게 된다.
즉, 각각의 어드레스를 갖는 셀을 엑세스(Access)하여 셀의 상태가 소거 또는 프로그램 상태인지를 확인하여 소거되어 있는 셀에 대해서만 프로그램 동작을 수행한 후 프리프로그램 확인 문턱전압(Vt)까지 셀의 문턱전압(Vt)이 도달되었는지를 확인하게 된다. 이러한 프리프로그램 확인 시간은 섹터 또는 칩 소거 동작시 소거동작 시간에서 큰 비중을 차지하게 된다. 즉, 각 셀을 엑세스하기 위해 단위 프리프로그램 확인 시간의 105내지 106배 정도의 시간이 소요되게 된다.
상술한 바와 같이 종래의 프리프로그램 방법은 소거된 셀들만을 선택하여 소거 된 셀의 문턱전압(Vt)을 프로그램 된 셀의 문턱전압(Vt)까지 올려주게 된다. 그러므로, 프리프로그램 과정에서 많은 시간이 소요되는 것은 물론이고, 셀에 프로그램 할 때와 동일한 정도의 강한 전압을 인가하기 위한 회로를 필요로하며, 이로 인해 셀에 스트레스를 가하게 되는 단점이 있다.
따라서, 본 발명은 임베디드 이레이즈 알고리즘에 의한 프리프로그램 동작을 칼럼 단위로 수행 함으로써, 상기한 단점을 해결할 수 있는 플래쉬 메모리의 프리프로그램 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리의 프리프로그램 방법은 선택된 섹터 또는 칩의 모든 워드라인을 선택하여 첫 번째 대상 칼럼을 프로그램하는 단계와, 상기 첫 번째 칼럼 전체에 대한 전류를 측정하여 프리프로그램 확인 동작을 수행하는 단계와, 상기 프리프로그램 확인 결과 불량이면 상기 해당 첫 번째 칼럼에 대해서만 한 셀씩 확인 및 프로그램 동작을 반복 수행한 후 프리프로그램 확인 동작을 재 수행하는 단계와, 상기 프리프로그램 확인 결과 정상이면 칼럼 어드레스를 증가한 후 최종 칼럼 어드레스인지를 확인하는 단계와, 상기 어드레스 확인 결과 최종 칼럼 어드레스가 아니면 상기 프리프로그램 확인 단계로 복귀하여 상기 과정을 반복 수행하고, 최종 어드레스이면 소거 동작을 종료하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1은 UV 상태에서 셀의 문턱전압 특성을 나타낸 도면.
도 2는 UV 상태의 셀을 소거함에 따라 점차 문턱전압이 내려가는 정도를 셀 분포 이동을 통해 나타낸 도면.
도 3은 종래의 프리프로그램 방법을 설명하기 위해 도시한 흐름도.
도 4는 초기의 문턱전압이 서로 다른 셀에 대한 소거 시간에 따른 문턱전압의 변화를 나타낸 특성도.
도 5는 소거 시간에 대한 문턱전압의 변화를 나타낸 특성도.
도 6은 본 발명에 따른 프리프로그램 방법을 설명하기 위해 도시한 흐름도.
도 7은 프로그램에 의한 셀의 문턱전압 분포의 이동을 나타낸 특성도.
도 8은 셀 전류를 이용한 문턱전압 확인 방법을 설명하기 위해 도시한 도면.
최근 플래쉬 메모리 소자에서는 FN 터널링(FN tunneling)을 이용한 소거 방법을 널리 사용하고 있다.
도 4는 초기의 문턱전압이 서로 다른 셀에 대한 FN 터널링을 이용한 소거 동작시 소거 시간에 따른 문턱전압(Vt)의 변화를 나타낸 특성도로서, 초기 상태에 따라 문턱전압(Vt)의 변화 양상이 다르게 나타남을 알 수 있다.
초기에 문턱전압(Vt)이 높은 셀의 경우 문턱전압(Vt) 변화의 기울기가 큰 반면에, 초기의 문턱전압(Vt)이 낮은 셀의 경우 소거시간(A) 까지는 기울기가 거의 0(Zero)에 가깝다.
예를 들어 소거시간((A)이 실제 칩 혹은 섹터 소거에 소요되는 시간이라고 가정하면 가장 아래쪽의 초기 문턱전압(Vt=0.4)인 셀을 제외하면 소거 동작 종료후 과소거(Overerase), 즉 문턱전압(Vt)이 0(Zero) 이하로 떨어진 셀은 없다. 그러므로, 과소거를 방지하기 위해 종래의 방식처럼 모든 셀의 문턱전압(Vt)을 프로그램 타겟 문턱전압(Program target Vt)까지(도 4에서는 5 내지 7V), 올려줄 필요가 없게 된다.
따라서, 프로그램 타겟 문턱전압(Program target Vt)을 낮춘다면 프리프로그램은 프로그램에 비해 짧은 시간동안, 낮은 바이어싱(Biasing) 상태에서 수행할 수 있게 된다. 이렇게 함으로써 전체적으로 소거 동작시간에 소요되는 시간이 짧아지게 되어 칩의 속도(Speed)가 증가하고, 셀의 스트레스나 프로그램을 위해 요구되는 회로적 부담을 줄일 수 있게 된다.
앞에서 언급한 바와 같이 초기의 문턱전압이 서로 다른 셀들을 같은 시간동안 소거 동작을 수행하면 일정한 소거 동작시간(도 4의 T1)까지는 초기 문턱전압이 높은 셀의 문턱전압(Vt)이 급격히 떨어지는 반면에 초기 문턱전압이 낮은 셀의 문턱전압(Vt)은 변화기 거의 없다. 소거시간이 매우 길어지는 경우의 문턱전압(Vt) 변화는 FN 터널링에 관한 이론을 이용하여 예측할 수 있다. FN 터널링에 의해 발생하는 전류는 이론적으로 다음 [수학식 1]로 표현된다.
E : applied electric field
: work unction of the barrier
C, B: constant
A : emitting area
y :
v(y), t(y): function due to image charge effects
여기서, JFN은 전류(current desity)를 나타낸다. 이 값에 터널링이 일어나는 부부의 면적 A를 곱하면 실제 터널링이 일어나는 정도 IFN을 얻을 수 있는데, 셀 문턱전압(Vt)의 변화는 이 전류를 발생시키는 전하가 플로팅 게이트(Floating gate)에서 빠져나가므로서 발생하게 된다.
도 5는 상기 [수학식 1]을 이용하여 계산된 소거 시간에 대한 문턱전압의 변화를 나타낸 특성도이다. 소거시간이 길어짐에 따라 문턱전압의 변화정도가 완만해 지는 것을 알 수 있다. 이로 인해 도 3에서 보여준 이상의 시간에서는 초기의 문턱전압이 서로 다른 셀 그룹, 즉 일반적인 상태로 프로그램 된 셀 그룹이나 약하게 프로그램 된 셀 그룹의 문턱전압 이동 곡선이 모두 완만한 기울기 상태로 들어갈 것을 예측할 수 있게 된다. 따라서, 다음과 같은 결론을 얻을 수 있게 된다.
소거 된 셀과 프로그램 된 셀이 공존하는 상태에서 섹터 또는 칩 소거 동작을 수행하면 소거되어 있던 셀이 과소거 되기 쉽다. 그러나, 프로그램 과정에서 소거되어 있던 셀의 문턱전압을 조금만 올려주면 과소거 될 확율은 프로그램 된 셀과 비슷하게 된다. 이때, 프로그램 타겟 문턱전압(Program target Vt)은 기존의 타겟 문턱전압(target Vt)보다 훨씬 낮아도 무방하다.
일반적으로 노말 프로그램 셀(Normal program cell)의 타겟 문턱전압(target Vt)을 5 내지 6V의 전압으로 설정하고, 이 타겟 문턱전압(Vt)에 마추어 프리프로그램 하는데 반하여, 본 발명의 프리프로그램 타겟 문턱전압(Vt)은 2 내지 4V의 낮은 전압이면 가능하게 된다. 이때 적절한 프리프로그램 타겟 문턱전압(Vt)은 플래쉬 메모리 소자 개발에 사용되는 테스트 칩(Test chip)을 통해 얻은 셀 특성을 이용하여 결정하면 된다. 소자에 이용된 테크널리지(Technology)에 따라 적절한 타겟 문턱전압(Vt) 차이가 있을 수 있기 때문이다.
프리프로그램 타겟 문턱전압(Vt)을 약간 낮추는 것은 프리프로그램 시간이나 바이어싱으로 인한 셀 스트레스의 감소라는 측면에서 매우 큰 효과를 얻을 수 있다. 특히 시간의 측면에서 섹터 또는 칩 소거 동작시 선택된 블록 내에 소거되어 있던 셀 그룹이 전체의 절반 정도라고 가정하면,
(Original program time - shortened preprogram time x 105~107) 정도의 시간이 절약되며 칩 속도의 향상이 가능하다. 또한, 셀 스트레스의 감소로 인한 신뢰성 향상을 기대할 수 있음은 물론이다.
반면에 타겟 문턱전압(Vt), 즉 Verify pass Vt를 낮추는 것은 간단히 센스 앰프의 부하 비(Load ratio)를 조절하여 구현할 수 있다. 또한, 프리프로그램 시간을 줄이는 것은 기존에 사용하던 테스트 모드에서 펄스 폭을 조절하여 구현할 수 있어 회로적인 면이나 칩 사이즈 면에서 부담이 전혀 없다는 장점이 있다. 프리프로그램 바이어스를 프로그램 바이어스보다 낮게 설정하는 방법도 있을 수 있으나 이는 게이트에 인가할 고전압(High voltage)을 생성하기 위한 별도의 회로를 필요로 하게 된다.
도 4에서 보여준 실험 결과와 상기 이론들을 바탕으로 하면 기존의 프리프로램 보다 프리프로그램 시간을 실험 결과를 기준으로 할 때 거의 20% 수준으로 낮출 수 있게 된다. 종래 기술은 한 개의 셀씩 프리프로그램 확인동작을 수행하는 반면 본 발명은 한 칼럼(Column)씩 프리프로그램 확인 동작을 수행하게 된다.
도 6은 본 발명에 따른 프리프로그램 방법을 설명하기 위해 도시한 흐름도 이다.
소거 명령에 의해 프리프로그램 과정 시작(101)신호로 부터 단계(102)에서 선택된 섹터/칩의 모든 워드라인을 선택하여 첫 번째 대상 칼럼을 프리프로그램 한다. 이후 단계(103)에서 상기 첫 번째 칼럼 전체에 대한 전류를 측정하여 프리프로그램 확인 동작을 수행한다. 상기 단계(103)에서 프리프로그램 확인 결과 불량이면 단계(104)로 진행하여 워드 단위의 프리프로그램을 수행하고, 단계(108)에서 워드 단위로 프리프로그램 패스가 될때 까지 수행한 후 단계(105)로 진행한다. 그러나, 상기 단계(103)에서 프리프로그램 확인 결과 정상이면 단계(105)로 진행하여 칼럼 어드레스를 증가한 후 단계(106)로 진행하여 최종 칼럼 어드레스인지를 확인하게 된다. 상기 단계(106)에서 최종 칼럼 어드레스가 아니면, 상기 단계(102)로 복귀하여 상기 과정을 반복 수행하며, 최종 어드레스 이면, 단계(107)로 진행하여 프리프로그램 과정을 종료하고 소거 동작을 수행하게 된다.
즉, 본 발명은 프리프로그램 확인 문턱전압을 프로그램 동작 전압 보다 낮은 문턱전압(Vt), 즉 2 내지 3V 정도의 문턱전압(Vt)으로 하는데 있다.
도 7은 프로그램에 의한 셀의 문턱전압 분포의 이동을 나타낸 특성도로서, 1회의 프로그램을 통해 대분분의 셀 문턱전압은 4V 이상으로 올라가게 된다. 만일 프로그램 확인 문턱전압 처럼 프리프로그램 확인 문턱전압을 설정하면 다수의 프로그램 과정이 요구되게 된다. 그러나, 프리프로그램 확인 문턱전압을 낮게 잡으므로써(2 내지 3V) 대부분의 셀이 한번의 프로그램 동작을 통해 프리프로그램 확인 동작을 통과할 수 있게 된다. 예를 들어 프리프로그램 확인 문턱전압을 통과하지 못하는 경우가 발생되면 해당 칼럼에 대해서만 개별적 셀에 대한 프리프로그램 동작을 수행하게 된다.
또한, 프로그램 되어 있는 셀, 즉 초기에 문턱전압이 높았던 셀은 한번의 프로그램을 통해 문턱전압이 변하지 않게 됨으로써, 칼럼 단위의 프로그램에 따르는 오버 프로그램을 방지할 수 있게 된다.
한 칼럼에 대한 확인 동작은 정상적인 확인 동작 또는 읽기(Read) 동작과 같은 방법으로 이루어 진다.
도 8은 셀 전류를 이용한 문턱전압 확인 방법을 설명하기 위해 도시한 도면으로써, 단위 셀의 확인 동작은 선택되어 바이어싱(Biasing)되는 셀(C1)에 의해 흘러나가는 전류(IO)를 확인함으로써 이루어진다. 그러나, 이미 확인하고자 하는 문턱전압 이상으로 프로그램되어 있는 셀들로 구성된 칼럼의 경우, 흘러나기는 전체 전류를 합쳐도 누설 전류의 수준으로 된다. 따라서, 확인 동작 또는 읽기 동작에 아무런 영향을 받지 않게 된다.
상술한 바와 같이 본 발명에 의하면 섹터 또는 칩의 모든 워드라인을 선택하여 한 칼럼씩 프리프로그램 동작을 수행함으로써, 셀 스트레스를 감소시키고, 과소거를 방지하며, 칩 속도를 향상시킬 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 선택된 섹터 또는 칩의 모든 워드라인을 선택하여 첫 번째 대상 칼럼을 프로그램하는 단계와,
    상기 첫 번째 칼럼에 대한 프리프로그램 확인 동작을 수행하는 단계와,
    상기 프리프로그램 확인 결과 불량이면 상기 해당 첫 번째 칼럼에 대해서만 한 셀씩 확인 및 프로그램 동작을 반복 수행한 후 프리프로그램 확인 동작을 재 수행하는 단계와,
    상기 프리프로그램 확인 결과 정상이면 칼럼 어드레스를 증가한 후 최종 칼럼 어드레스인지를 확인하는 단계와,
    상기 어드레스 확인 결과 최종 칼럼 어드레스가 아니면 상기 프리프로그램 확인 단계로 복귀하여 상기 과정을 반복 수행하고, 최종 어드레스 이면 소거 동작을 종료하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리의 프리프로그램 방법.
  2. 제 1 항에 있어서,
    상기 프리프로그램 확인 동작은 채널 프로그램 방식을 사용해 소거 셀 또는 프로그램 셀을 동시에 프로그램하여 확인 하는 것을 특징으로 하는 플래쉬 메모리의 프리프로그램 방법.
KR1019990023709A 1999-06-23 1999-06-23 플래쉬 메모리의 프리프로그램 방법 KR20010003416A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023709A KR20010003416A (ko) 1999-06-23 1999-06-23 플래쉬 메모리의 프리프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023709A KR20010003416A (ko) 1999-06-23 1999-06-23 플래쉬 메모리의 프리프로그램 방법

Publications (1)

Publication Number Publication Date
KR20010003416A true KR20010003416A (ko) 2001-01-15

Family

ID=19594539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023709A KR20010003416A (ko) 1999-06-23 1999-06-23 플래쉬 메모리의 프리프로그램 방법

Country Status (1)

Country Link
KR (1) KR20010003416A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685643B1 (ko) * 2002-07-06 2007-02-22 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
KR100906519B1 (ko) * 2002-10-28 2009-07-07 샌디스크 코포레이션 비-휘발성 메모리 시스템에서 사용불가능한 블록을관리하기 위한 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685643B1 (ko) * 2002-07-06 2007-02-22 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
KR100906519B1 (ko) * 2002-10-28 2009-07-07 샌디스크 코포레이션 비-휘발성 메모리 시스템에서 사용불가능한 블록을관리하기 위한 방법 및 장치

Similar Documents

Publication Publication Date Title
KR100414146B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR100489421B1 (ko) 플래시 ｅｅｐｒｏｍ의 프로그래밍 및 과다-소거 보정모드에서 비트라인 누설 전류를 억제하기위한 회로 적용
US6567316B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
KR100788491B1 (ko) 이중 비트 메모리의 소거 검증 방법 및 시스템
KR100308192B1 (ko) 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시 메모리장치 및 그것의 소거 방법
US7190624B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
US20020008996A1 (en) Erase method for nonvolatile semiconductor memory device
JP2004524643A (ja) フラッシュメモリアレイ内のコアセルのソフトプログラム及びソフトプログラム検証
KR100769490B1 (ko) 부동 게이트를 이용한 반도체 불휘발성 메모리
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
KR100550789B1 (ko) 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
KR20020042760A (ko) 플래시 메모리 응용을 위한 램프 또는 스텝 게이트 채널소거
KR20010054407A (ko) 향상된 소거 알고리즘이 내장된 불휘발성 반도체 메모리장치
US5784317A (en) Flash memory device using an operational circuit for bit-by-bit verifying of programmed data in memory cells and method of programming the same
KR100924377B1 (ko) 높은 칼럼 누설이 존재하는 ｎｏｒ 플래쉬 메모리 셀들을위한 정확한 검증 장치 및 방법
KR100672938B1 (ko) 플래시 메모리를 위한 선택적 소거 방법
KR100519534B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR20010003416A (ko) 플래쉬 메모리의 프리프로그램 방법
KR100347530B1 (ko) 플래쉬 메모리 셀의 소거 방법
KR100428784B1 (ko) 소거된 셀들의 문턱 전압 분포를 최소화할 수 있는불휘발성 반도체 메모리 장치의 소거 방법
KR100655281B1 (ko) 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시메모리 장치 및 그것의 소거 방법
KR100301243B1 (ko) 플래쉬메모리의소거방법
KR100347548B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR20000044941A (ko) 플래쉬 메모리 소자의 소거 방법
CN115620776A (zh) 采用位线漏电流侦测方法的用于群组抹除模式的抹除电压补偿机制

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination