KR100347530B1 - 플래쉬 메모리 셀의 소거 방법 - Google Patents

Abstract

본 발명은 플래쉬 메모리 셀의 소거 방법에 관한 것으로, 단위 섹터 또는 칩 내에서 셀들의 소거 속도 차이로 인하여 셀의 문턱전압이 달라지게 되며, 특히, 느리게 소거된 셀의 검증을 완료하기 위해 과도한 소거 펄스(Erase Pulse)가 인가되어 정상적인 셀들이 과도소거되는 문제점을 해결하기 위하여, 트리밍 조건이 다른 둘 이상의 기준 셀을 두고, 셀의 소거 속도에 따라 적합한 기준 셀을 이용하여 소거 모드를 진행하므로써, 소자의 수율을 향상시킬 수 있도록 한 플래쉬 메모리 셀의 소거 방법이 개시된다.

Description

플래쉬 메모리 셀의 소거 방법{Method of erasing a flash memory cell}

본 발명은 플래쉬 메모리 셀의 소거 방법에 관한 것으로, 소거 속도가 다른 셀의 소거 검증과정을 정확하게 수행하기 위한 플래쉬 메모리 셀의 소거 방법에 관한 것이다.

일반적으로 RAM은 외부 전원이 차단된 상태에서는 전하를 저장하는 저장노드가 없으므로 데이터가 유실된다. 반면 플래쉬 메모리는 전하를 저장할 수 있는 플로팅 게이트가 있기 때문에 외부 전원이 차단된 경우에도 전하를 저장하는 것이 가능하다. 플래쉬 메모리의 동작모드에는 프로그램, 소거 및 독출 모드가 있으며, 플래쉬 메모리 소자의 수명은 보통 10년을 보장하는 것을 전제로 한다. 따라서, 한번 소거/프로그램하고 10년 동안을 독출만 하여도 마치 마스크 ROM처럼 사용할 수 있어야 한다.

일반적인 스택 게이트형 플래쉬 이이피롬(EEPROM) 셀의 소거 방법을 도 1을 참조하여 설명하면 다음과 같다.

도 1은 종래 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도이다.

도시된 바와 같이, 소거 모드가 시작되면 기준 셀의 트리밍(Trimming)을 실시하고(101) 단위 섹터 또는 칩 내에서 균일한 소거 펄스 분포를 확보하기 위하여셀을 전하저장 상태로 만드는 프리 프로그램(Pre-program)을 실시(102)한다. 일반적인 플래쉬 메모리 소자에서 셀 트리밍 조건은 (100㎂/80㎂)인데, 100㎂는 소거와 독출시의 트리밍 조건이고 80㎂는 프로그램시의 트리밍 조건이다. 이후, 소거 동작을 실시(103)하고, 셀 비트라인에 흐르는 전류량과 기준 셀의 비트라인에 흐르는 전류량을 비교하는 검증 단계를 실시한다(104). 검증 결과 소거 동작이 성공적으로 수행된 경우(105)에는 다음 섹터 또는 다음 칩에 대하여 소거 동작을 실시(103)하고, 소거 동작이 실패한 경우(105)에는 소트프 프로그램(soft-program)(106)에 의해 실패된 셀을 리커버리하므로써 과도소거 상태가 되지 않도록 한다.

그런데 일반적인 소거 알고리즘의 경우 섹터 또는 칩 소거를 실시하기 때문에 랜덤하게 발생하는 셀들의 소거 속도 차이로 인하여 셀의 문턱전압이 달라지게 된다. 즉, 고속으로 소거되는 셀이 그렇지 않은 셀과 동일한 시간동안 소거되게 되므로써 셀의 문턱전압이 달라지게 되는 것이다. 특히 소거 속도가 지나치게 느린 일부의 비정상적인 셀들은 공정 완료 후 샘플 스크린(Sample Screen) 테스트시 초기 소거를 매입형(embedded) 소거 알고리즘으로 실시하게 되면, 느리게 소거된 셀의 검증을 완료하기 위해 과도한 소거 펄스(Erase Pulse)를 인가하게 되고, 결국 정상적인 셀들의 과잉 소거가 발생하게 된다.

이러한 셀 문턱전압의 차이는 셀의 테스트 중 하나인 소거 모드에서 셀 분포를 열악하게 하고, 리커버리 단계(106)에서 많은 패일을 유발할 뿐만 아니라, 제품의 특성을 열악하게 한다(도 4 및 도 6의 곡선 C 참조). 또한, 셀의 넓은 문턱전압 분포는 소자의 수율을 저하시키는 문제점이 있다.

따라서, 본 발명은 서로 다른 트리밍 조건을 갖는 두 개의 기준 셀을 두고, 셀의 소거 속도에 적합한 기준 셀을 이용하여 소거 모드를 진행하므로써, 패일 셀의 분포를 좁게 하고 패일율을 감소시킬 수 있는 플래쉬 메모리 소자의 소거 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 소거 방법은 소거하고자 하는 셀의 드레인 전류량과 설정된 기준전류 값을 비교하는 단계; 상기 소거하고자 하는 셀의 드레인 전류량과 설정된 기준전류 값의 비교 결과에 따라 각기 다른 트리밍 조건을 갖는 둘 이상의 기준 셀 중 하나의 기준 셀을 선택하여 트리밍하는 단계; 상기 소거하고자 하는 셀을 프리프로그램한 후 소거하는 단계; 및 상기 소거한 셀의 전류량과 상기 선택된 기준 셀의 전류량을 비교하고, 그 결과에 따라 소거 실패 여부를 판단한 후, 소거 실패한 셀에 대하여 소프트 프로그램을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

도 1은 종래 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도.

도 2a 내지 2d는 일반적인 플래쉬 메모리 셀의 동작 조건을 설명하기 위한 도면.

도 3은 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도.

도 4a 및 4b는 소거 방법에 따른 패일 셀의 분포 및 리커버리 후의 패스 셀 분포를 나타낸 그래프.

도 5a 및 5b는 소거 방법에 따른 게이트 전압과 드레인 전류와의 관계 및 리커버리 시간에 따른 셀 문턱전압 변화를 나타내는 그래프.

도 6은 소거 방법에 따른 소자의 수율과 패일율을 비교하기 위한 그래프.

<도면의 주요 부분에 대한 부호 설명>

21 : 반도체 기판 22 : 플로팅 게이트

23 : 콘트롤 게이트

S : 소오스 D : 드레인

본 발명은 트리밍 조건이 다른 두 개의 기준 셀을 이용하여 소거 모드를 진행하므로써 패일 셀의 분포를 좁게 하고 과도소거된 셀로 인한 패일율을 줄일 수 있도록 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.

도 2a 내지 2d는 일반적인 플래쉬 메모리 셀의 동작 조건을 설명하기 위한 도면이다.

반도체 기판(21) 상에 형성되며, 터널 산화막(도시하지 않음)에 의해 반도체 기판(21)과 전기적으로 절연되는 플로팅 게이트(22) 및 콘트롤 게이트(23)의 적층구조로 된 게이트 전극과 소오스(S) 및 드레인(D)으로 이루어지는 플래쉬 메모리 셀의 각 모드에 따른 전압 조간을 설명하면 다음과 같다. 먼저, 독출시에는 도 2a에 도시된 바와 같이, 콘트롤 게이트(23)에 전원전압(Vcc), 드레인(D) 단자(Vd)에 1V를 인가하고 소오스(S) 단자(Vs)에 0V를 인가하여 셀의 채널에 흐르는 전류량을 센싱한다. 소거시에는 도 2b에 도시된 바와 같이, 콘트롤 게이트(23)에 -10V, 소오스(S) 단자(Vs)에 5V를 인가하고, 드레인(D) 단자(Vd)를 플로팅시킨 상태에서 F-N 터널링을 이용하여 소거한다. 즉, 셀에 저장된 데이터를 전기적으로 지우는 소거 동작은 고전압의 펄스가 수십 ms 단위의 소거 트리밍 스킴(scheme)으로 각 섹터 또는 칩별로 진행된다. 리커버리 동작인 소프트 프로그램시에는 도 2c에 도시된 바와 같이, 콘트롤 게이트(Vg) 및 소오스(S) 단자(Vs)에 0V를 인가하고, 드레인(D) 단자(Vd)에 5V를 인가하여 증폭 핫 일렉트론 인젝션 방법을 이용한다. 프로그램시에는 도 2d에 도시된 바와 같이, 콘트롤 게이트(Vg)에 10V, 드레인(D) 단자(Vd)에 5V를 인가하고, 소오스(S) 단자(Vs)에 0V를 인가하여 채널 핫 일렉트론 인젝션 방법을 이용한다. 즉, 프로그램시에는 고전압(10V)의 펄스가 인가되어 셀의 채널에 걸쳐 형성되는 강한 전기장에 의한 채널 핫 일렉트론이 터널 산화막(도시되지 않음)을 넘어 플로팅 게이트에 저장된다.

도 3은 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 흐름도이다.

소거 모드가 시작되면, 소거된 셀의 드레인 전류량이 정해진 기준 전류보다 큰지 작은지를 검사한다(301). 검사결과 셀 드레인 전류량이 기준 전류보다 큰 경우에는 기준 셀을 제 1 트리밍 조건으로 트리밍하여(302) 소거 모드를 진행하고, 셀 드레인 전류량이 정해진 기준 전류보다 작은 경우에는 기준 셀을 제 2 트리밍 조건으로 트리밍하여(303) 소거 모드를 진행한다. 예를 들어 기준 셀의 제 1 트리밍 조건은 (100㎂/80㎂) 또는(100㎂/70㎂)으로 하고, 제 2 트리밍 조건은 (80㎂/65㎂)로 한다. 이와 같이 기준 셀을 트리밍한 후에는 단위 섹터 또는 칩 내에서 균일한 소거 펄스 분포를 확보하기 위하여 셀을 전하저장 상태로 만드는 프리 프로그램(Pre-program)을 실시(304)한다. 이후, 소거 동작을 실시(305)하고, 셀 비트라인에 흐르는 전류량을 트리밍 조건에 따라 결정된 기준 셀의 비트라인에 흐르는 전류량과 비교하는 검증 단계를 실시한다(306). 검증 결과 소거 동작이 성공적으로 수행된 경우(307)에는 다음 섹터 또는 다음 칩에 대하여 소거 동작을 실시(305)하고, 소거 동작이 실패한 경우(307)에는 소트프 프로그램(soft-program)에 의해 실패된 셀을 리커버리(308)하므로써 과도소거된 셀을 복원한다.

도 4a 및 4b는 소거 방법에 따른 패일 셀의 분포 및 리커버리 후의 패스 셀분포를 나타낸 그래프이고, 도 5a 및 5b는 소거 방법에 따른 게이트 전압과 드레인 전류와의 관계 및 리커버리 시간에 따른 셀 문턱전압 변화를 나타내는 그래프이다.

도 4a는 소거-2 펄스 카운트에 대한 패일 비트라인의 분포를 나타내고, 도 4b는 리커버리 후 소거-2 펄스 카운트에 대한 패스 셀의 개수를 나타낸다.

드레인 전류가 예를 들어, 500㎂/600㎂/700㎂인 3가지 칩에 대하여 셀 트리밍 조건을 각각 (100㎂/80㎂), (100㎂/70㎂), (80㎂/65㎂)으로 소거모드를 진행한 경우, 패일된 비트라인의 분포는 각각 도 4a의 곡선 C, B 및 A에 대응한다. 이는 도 4b에 도시한 그래프의 곡선 C, B 및 A에 각각 대응된다. 즉, 공정상의 여러 가지 원인에 의해 셀 전류가 500㎂로 작게 흐른다고 하더라도, 셀 트리밍 조건(100㎂/80㎂, 100㎂/70㎂, 80㎂/65㎂)을 가변적으로 하여 테스트하게 되면 셀의 리커버리 패일을 30% 이상으로 줄일 수 있다.

도 6는 소거 방법에 따른 소자의 수율과 패일율을 비교하기 위한 그래프로서, 셀의 드레인 전류량에 따라, 다른 트리밍 조건을 갖는 두 개의 기준 셀 중 하나를 선택하여 소거 모드를 진행하므로써 수율이 50% 이상 증가하게 되는 것을 알 수 있다.

상술한 바와 같이 본 발명은 셀의 소거 속도에 따라 기준 셀의 트리밍 조건을 가변적으로 하므로써, 셀의 소거 및 소거 검증 후 리커버리 셀의 패일율을 줄일수 있고, 이에 따라 제품의 경쟁력 및 제조 공정상의 비용을 절감할 수 있는 효과가 있다.

Claims (3)

1. 소거하고자 하는 셀의 드레인 전류량과 설정된 기준전류 값을 비교하는 단계;

   상기 소거하고자 하는 셀의 드레인 전류량과 설정된 기준전류 값의 비교 결과에 따라 각기 다른 트리밍 조건을 갖는 둘 이상의 기준 셀 중 하나의 기준 셀을 선택하여 트리밍하는 단계;

   상기 소거하고자 하는 셀을 프리프로그램한 후 소거하는 단계; 및

   상기 소거한 셀과 상기 트리밍한 기준 셀의 전류량을 비교하고, 그 결과에 따라 소거 실패 여부를 판단한 후, 소거 실패한 셀에 대하여 소프트 프로그램을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
2. 제 1 항에 있어서,

   상기 소거하고자 하는 셀의 드레인 전류량이 설정된 기준 전류값보다 큰 경우 트리밍 조건이 100㎂/80㎂ 또는 100㎂/70㎂인 기준 셀을 선택하여 소거 모드를 진행하는 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
3. 제 1 항에 있어서,

   상기 소거하고자 하는 셀의 드레인 전류량이 설정된 기준 전류값보다 작은 경우 트리밍 조건이 80㎂/65㎂인 기준 셀을 선택하여 소거 모드를 진행하는 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.