KR100335779B1 - 플래쉬 메모리 소자의 소거 방법 - Google Patents
플래쉬 메모리 소자의 소거 방법 Download PDFInfo
- Publication number
- KR100335779B1 KR100335779B1 KR1019990065010A KR19990065010A KR100335779B1 KR 100335779 B1 KR100335779 B1 KR 100335779B1 KR 1019990065010 A KR1019990065010 A KR 1019990065010A KR 19990065010 A KR19990065010 A KR 19990065010A KR 100335779 B1 KR100335779 B1 KR 100335779B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- recovery
- leakage current
- erase
- recovery operation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000011084 recovery Methods 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것으로, 과도 소거된 메모리 셀의 문턱전압을 회복시키기 위하여 리커버리 동작을 실시한 후 더미 리커버리 동작을 실시하므로써 비트라인을 통한 누설전류의 흐름이 감소되어 소자의 프로그램 특성이 향상될 수 있도록 한 플래쉬 메모리 소자의 소거 방법이 개시된다.
Description
본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것으로, 특히 비트라인을 통한 누설전류(Leakage Current)의 흐름이 감소되도록 한 플래쉬 메모리 소자의 소거 방법에 관한 것이다.
일반적으로 전기적인 프로그램(Program) 및 소거(Erasure) 기능을 갖는 플래쉬 메모리 소자는 메모리 셀 어레이(Array)와 주변회로로 이루어진다. 메모리 셀 어레이는 정보를 저장하기 위한 다수의 메모리 셀이 워드라인(Word Line)과 비트라인(Bit Line)간에 예를들어, 매트릭스(Matrix) 방식으로 접속되어 이루어지며, 주변회로는 메모리 셀에 저장된 정보를 외부로 출력시키거나, 외부로부터 입력되는 정보가 상기 메모리 셀에 저장되도록 하는 회로로 이루어진다.
상기와 같이 정보가 저장되는 메모리 셀은 반도체 기판상에 형성된 게이트 전극과, 상기 게이트 전극 양측부의 반도체 기판에 형성된 소오스 및 드레인으로 이루어지는데, 상기 게이트 전극은 터널 산화막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 구조로 이루어진다.
그러면 메모리 셀에 정보를 저장시키기 위한 프로그램 동작 및 저장된 정보를 소거시키기 위한 소거 동작의 원리를 간단히 설명하면 다음과 같다.
먼저, 선택된 메모리 셀의 콘트롤 게이트, 소오스 및 드레인에 각각의 프로그램 바이어스 전압을 인가하면 반도체 기판에서 생성된 핫 케리어(Hot Carrier)가 터널 산화막을 통해 플로팅 게이트로 주입되는데, 이에 의해 메모리 셀의 문턱전압이 일정 레벨 이상으로 상승되어 상기 메모리 셀은 프로그램 상태를 유지하게 된다.
이와 반대로 상기 메모리 셀의 콘트롤 게이트, 소오스 및 드레인에 각각의 소거 바이어스 전압을 인가하면 상기 플로팅 게이트에 주입된 핫 케리어가 상기 반도체 기판으로 방전(Discharge)되는데, 이에 의해 상기 메모리 셀의 문턱전압이 일정 레벨 이하로 감소되어 상기 메모리 셀은 소거 상태를 유지하게 되다.
그러면 이와 같은 원리에 의해 동작되는 플래쉬 메모리 소자의 소거 과정을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
종래의 플래쉬 메모리 소자는 칩(Chip) 소거 기능을 갖는다. 칩 소거 기능은 다수의 섹터(Sector)로 이루어진 메모리 셀 어레이의 메모리 셀을 섹터 단위로 소거시키는 기능으로, 먼저, 첫 번째 선택된 섹터(Sector)의 모든 메모리 셀에 소거 바이어스 전압을 인가한 후 상기 섹터의 메모리 셀에 소거 확인 바이어스 전압을 인가하여 각 메모리 셀의 소거 여부를 확인한다. 이와 같은 소거 동작에 의해 선택된 섹터의 모든 메모리 셀이 소거되면 과도 소거된 메모리 셀을 구별하기 위한 리커버리 확인(Recovery Verify) 동작 및 과도 소거된 메모리 셀의 문턱전압을 일정 수준으로 회복시키기 위한 리커버리(Recovery) 동작을 순차적으로 실시한다.
여기서, 상기 리커버리 확인 동작은 선택된 메모리 셀의 콘트롤 게이트, 드레인 및 소오스에 예를들어 0V, 1V 및 0V를 각각 인가하여 상기 메모리 셀의 드레인 즉, 비트라인을 통해 누설전류가 흐르는 지를 검사하는 과정으로, 과도 소거된 메모리 셀의 경우 비트라인을 통한 누설전류의 흐름이 발생된다. 따라서 상기 리커버리 동작을 실시하여 과도 소거된 메모리 셀의 문턱전압을 회복시켜 주어야 하는데, 상기 리커버리 동작시 상기 메모리 셀의 콘트롤 게이트, 드레인 및 소오스에 예를들어 0V, 5.5V 및 0V가 각각 인가되도록 한다.
그런데 상기와 같은 종래의 소거 방법을 이용하여 메모리 셀을 소거시키면 소거된 메모리 셀을 통한 누설전류의 흐름이 소자의 온도 상태에 따라 다르게 나타나는데, 특히 저온에서 소거 동작을 실시한 후 고온에서 누설전류를 측정하는 경우 누설전류의 흐름이 크게 발생된다.
도 1은 상온에서 소거 동작을 실시한 후 비트라인을 통한 누설전류의 흐름을측정한 결과이고, 도 2는 상온에서 소거동작을 실시한 후 고온(예를들어 90℃)에서 비트라인을 통한 누설전류의 흐름을 측정한 결과인데, 그래프를 통해 알 수 있듯이 상온에서 소거 동작을 실시한 후 상온에서 누설전류를 측정한 경우 최대 누설전류는 7㎂ 미만이지만, 상온에서 소거 동작을 실시한 후 고온에서 최대 누설전류는 14㎂ 정도가 된다. 즉, 고온에서 누설전류를 측정하는 경우 상온에서 누설전류를 측정하는 경우보다 2배 이상 큰 누설전류의 흐름이 발생된다. 그러므로 프로그램 확인 전류(소자별 차이가 있으며 약 10 내지 27㎂) 이상의 누설전류가 발생되어 소자의 프로그램 특성이 저하된다.
따라서 본 발명은 리커버리 동작을 실시한 후 더미 리커버리 동작을 실시하므로써 상기한 단점을 해소할 수 있는 플래쉬 메모리 소자의 소거 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 선택된 섹터의 메모리 셀에 소거 바이어스 전압을 인가한 후 각 메모리 셀에 대하여 소거 확인 동작을 실시하는 제 1 단계와, 과도 소거된 메모리 셀을 구별하기 위한 리커버리 확인 동작을 실시하는 제 2 단계와, 과도 소거된 메모리 셀의 문턱전압을 회복시키기 위한 리커버리 동작을 실시하는 제 3 단계와, 소거된 메모리 셀의 문턱전압을 안정적으로 유지시키기 위한 더미 리커버리 동작을 실시하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 상온에서 소거 동작을 실시한 후 비트라인을 통한 누설전류의 흐름을 측정한 그래프도.
도 2는 고온에서 소거 동작을 실시한 후 비트라인을 통한 누설전류의 흐름을 측정한 그래프도.
도 3은 본 발명에 따라 고온에서 소거 동작을 실시한 후 비트라인을 통한 누설전류의 흐름을 측정한 그래프도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명에 따른 플래쉬 메모리 소자의 소거 방법은 다음과 같다.
제 1 단계: 선택된 섹터의 모든 메모리 셀에 소거 바이어스 전압을 인가한 후 메모리 셀의 소거 여부를 확인하기 위하여 소거 확인 동작을 실시한다.
제 2 단계: 상기 소거 동작에 의해 선택된 섹터의 모든 메모리 셀이 소거되면 과도 소거된 메모리 셀을 구별하기 위하여 리커버리 확인 동작을 실시한 후 과도 소거된 메모리 셀의 문턱전압을 일정 수준으로 회복시키기 위한 리커버리 동작을 실시한다. 여기서, 상기 리커버리 확인 동작은 선택된 메모리 셀의 콘트롤 게이트, 드레인 및 소오스에 예를들어 0V, 1V 및 0V를 각각 인가하며, 이때 상기 메모리 셀의 드레인 즉, 비트라인을 통한 누설전류의 흐름을 검사하는데, 과도 소거된 메모리 셀의 경우 비트라인을 통한 누설전류의 흐름이 발생된다. 그러므로 상기 리커버리 동작을 실시하여 과도 소거된 메모리 셀의 문턱전압을 회복시켜 주어야 하는데, 상기 리커버리 동작시 상기 메모리 셀의 콘트롤 게이트, 드레인 및 소오스에 예를들어 0V, 5.5V 및 0V가 각각 인가되도록 한다.
제 3 단계: 상기 섹터에 존재하는 메모리 셀의 문턱전압을 안정적으로 유지시키기 위하여 더미 리커버리(Dummy Recovery) 동작을 실시한다. 상기 더미 리커버리 동작시 각 메모리 셀에 인가되는 바이어스 전압 조건은 상기 리커버리 동작시와 동일하게 하되, 이때, 한 비트 또는 여러 비트 단위 즉, 하나 또는 그 이상의 비트라인에 동시에 더미 리커버리 바이어스 전압을 인가하거나, 섹터 전체의 비트라인에 더미 리커버리 바이어스 전압을 인가할 수 있다.
여기서, 도 3은 본 발명에 따라 상온에서 소거 동작을 실시한 후 고온에서 비트라인을 통한 누설전류의 흐름을 측정한 그래프도로서, 도 2의 경우보다 누설전류의 흐름이 5㎂ 정도 감소되었음을 알 수 있다. 이는 현재 당사에서 생산중인 플래쉬 메모리 소자의 프로그램 확인 전류가 최소 10㎂임을 감안할 때 소자의 프로그램 특성을 충분히 향상시킬 수 있는 정도이다.
또한, 본 발명에서 제안하는 소거 방법을 이용하는 경우 상기 더미 리커버리 동작을 상기 리커버리 확인 동작 전에 실시할 수 있는데, 이 경우 누설전류를 감소시킬 수 있는 효과는 얻을 수 있으나, 리커버리 동작시의 과도한 누설전류로 인해 리커버리 바이어스 전압을 여러 개의 비트라인에 동시에 인가하지 못한다.
상술한 바와 같이 본 발명에 의하면 리커버리 동작을 실시한 후 더미 리커버리 동작을 실시하여 소거된 메모리 셀의 문턱전압이 안정적으로 유지되도록 하므로써 비트라인을 통한 누설전류의 흐름이 효과적으로 감소된다. 따라서 본 발명을 이용하면 첫째, 고온에서의 프로그램 특성이 향상되며, 둘째, 소자의 동작 마진(Margin)이 증대되고, 셋째, 소자의 제조 과정에서 실시되는 웨이퍼 레벨(Wafer Level) 및 팩키지 레벨(Package Level) 테스트 시간을 감소시킬 수 있다.
Claims (4)
- 선택된 섹터의 메모리 셀에 소거 바이어스 전압을 인가한 후 각 메모리 셀에 대하여 소거 확인 동작을 실시하는 제 1 단계와,과도 소거된 메모리 셀을 구별하기 위한 리커버리 확인 동작을 실시하는 제 2 단계와,과도 소거된 메모리 셀의 문턱전압을 회복시키기 위한 리커버리 동작을 실시하는 제 3 단계와,소거된 메모리 셀의 문턱전압을 안정적으로 유지시키기 위한 더미 리커버리 동작을 실시하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
- 제 1 항에 있어서,상기 제 2 단계의 리커버리 확인 동작을 실시한 후 상기 제 4 단계의 더미 리커버리 동작을 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
- 제 1 항에 있어서,상기 더미 리커버리 동작은 다수의 비트라인 단위로 실시되는 것을 특징으로하는 플래쉬 메모리 소자의 소거 방법.
- 제 1 항에 있어서,상기 더미 리커버리 동작은 섹터 단위로 실시되는 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990065010A KR100335779B1 (ko) | 1999-12-29 | 1999-12-29 | 플래쉬 메모리 소자의 소거 방법 |
US09/722,313 US6288946B1 (en) | 1999-12-29 | 2000-11-28 | Method of erasing a flash memory device |
JP2000388215A JP2001189085A (ja) | 1999-12-29 | 2000-12-21 | フラッシュメモリ素子における記憶情報の消去方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990065010A KR100335779B1 (ko) | 1999-12-29 | 1999-12-29 | 플래쉬 메모리 소자의 소거 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010065142A KR20010065142A (ko) | 2001-07-11 |
KR100335779B1 true KR100335779B1 (ko) | 2002-05-09 |
Family
ID=19632216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990065010A KR100335779B1 (ko) | 1999-12-29 | 1999-12-29 | 플래쉬 메모리 소자의 소거 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6288946B1 (ko) |
JP (1) | JP2001189085A (ko) |
KR (1) | KR100335779B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1788582B1 (en) * | 2004-08-30 | 2010-04-28 | Spansion LLc | Erasing method for nonvolatile storage, and nonvolatile storage |
KR101348173B1 (ko) | 2007-05-25 | 2014-01-08 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템 |
KR101401558B1 (ko) | 2007-08-20 | 2014-06-09 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템 |
KR101373186B1 (ko) | 2007-08-22 | 2014-03-13 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5787097A (en) * | 1996-07-22 | 1998-07-28 | Micron Technology, Inc. | Output data compression scheme for use in testing IC memories |
-
1999
- 1999-12-29 KR KR1019990065010A patent/KR100335779B1/ko not_active IP Right Cessation
-
2000
- 2000-11-28 US US09/722,313 patent/US6288946B1/en not_active Expired - Lifetime
- 2000-12-21 JP JP2000388215A patent/JP2001189085A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6288946B1 (en) | 2001-09-11 |
KR20010065142A (ko) | 2001-07-11 |
JP2001189085A (ja) | 2001-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3189740B2 (ja) | 不揮発性半導体メモリのデータ修復方法 | |
US6661720B2 (en) | Leakage detection in programming algorithm for a flash memory device | |
US6483752B2 (en) | Erase method for nonvolatile semiconductor memory device | |
US20070076490A1 (en) | Nonvolatile semiconductor storage device | |
US8054680B2 (en) | Semiconductor device | |
KR20040097313A (ko) | 알고리즘 다이내믹 기준 프로그래밍 | |
KR100487031B1 (ko) | 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리 | |
JP3093649B2 (ja) | 不揮発性半導体メモリ装置 | |
US6657898B2 (en) | Nonvolatile semiconductor memory device and data erase method therefor | |
KR100568118B1 (ko) | 불휘발성 메모리 장치 및 그것을 위한 고속 검증 방법 | |
KR100335779B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
KR101060034B1 (ko) | Hci 프로그래밍을 위하여 소스 전극 상에 바이어스를가지는 비휘발성 메모리 | |
KR100347530B1 (ko) | 플래쉬 메모리 셀의 소거 방법 | |
JP2010033682A (ja) | 不揮発性半導体記憶装置 | |
KR100606531B1 (ko) | 플래쉬 메모리 소자의 구동 방법 | |
KR100713997B1 (ko) | 반도체 소자의 프로그램 방법 | |
TWI575537B (zh) | 快閃記憶體與增進快閃記憶體可靠性的方法 | |
KR100258573B1 (ko) | 반도체 메모리 장치의 소거 방법 | |
KR20050002091A (ko) | 플래시 메모리 소자의 문턱 전압 측정 방법 | |
KR20010060571A (ko) | 플래쉬 메모리 소자의 소거 방법 | |
JPH08124392A (ja) | 半導体記憶装置の過剰書込み修正方法 | |
KR20030001607A (ko) | 플래쉬 메모리 소자의 테스트 방법 | |
JPH11120780A (ja) | 半導体装置、半導体装置におけるデータの読出方法及び半導体装置の使用方法 | |
JPH11135738A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
JPS6252799A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140324 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160321 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |