KR20010060571A - 플래쉬 메모리 소자의 소거 방법 - Google Patents
플래쉬 메모리 소자의 소거 방법 Download PDFInfo
- Publication number
- KR20010060571A KR20010060571A KR1019990062968A KR19990062968A KR20010060571A KR 20010060571 A KR20010060571 A KR 20010060571A KR 1019990062968 A KR1019990062968 A KR 1019990062968A KR 19990062968 A KR19990062968 A KR 19990062968A KR 20010060571 A KR20010060571 A KR 20010060571A
- Authority
- KR
- South Korea
- Prior art keywords
- flash memory
- recovery
- erasing
- erase
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000011084 recovery Methods 0.000 claims abstract description 24
- 238000007689 inspection Methods 0.000 abstract 2
- 238000012795 verification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것으로, 프리프로그램, 소거, 소거 검증 및 리커버리 동작으로 이루어진 플래쉬 메모리 소자의 소거 방법에 있어서, 상기 리커버리 동작을 콘트롤 게이트 및 소오스를 접지시킨 상태에서 드레인에 5V를 인가하고 웰에 소정 바이어스를 인가하여 실시하므로써 소자의 페일을 줄이고 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 소거 방법이 제시된다.
Description
본 발명은 플래쉬 메모리 소자의 소거 방법에 관한 것으로, 특히 소거 동작중 리커버리를 실시할 때 웰에 소정의 바이어스를 인가하여 리커버리를 실시함으로써 리커버리 페일을 줄이고 소자의 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 소거 방법에 관한 것이다.
RAM의 경우 차지 스토리지(charge storage)가 없으므로 외부 전원이 차단되면 데이터가 유실된다. 반면 플래쉬 메모리 소자는 전하를 저장할 수 있는 플로팅 게이트가 있기 때문에 외부 전원이 차단된 경우에도 전하를 저장할 수 있다.
플래쉬 메모리 소자는 프로그램(program), 소거(erase) 및 독출(read) 모드로 사용하고, 보통 10년 사용 보장을 전제로 한다. 따라서 한번 소거 및 프로그램하고 10년동안 독출만하여 마치 마스크 ROM처럼 사용할 수도 있어야 한다.
반도체 기판상에 소오스 및 드레인이 형성되고, 반도체 기판 상부에 플로틱 게이트 및 콘트롤 게이트가 형성된 스택 게이트형 플래쉬 이이피롬 셀의 동작에 따른 바이어스 조건을 도 1(a) 내지 도 1(d)를 이용하여 설명하면 다음과 같다.
도 1(a)에 도시된 바와 같이 프로그램 동작을 수행하기 위해서는 수초 동안 콘트롤 게이트에 10V의 고전압, 드레인에 5V를 인가하고, 소오스를 접지시킨다. 이에 의해 셀의 채널에 걸쳐 형성되는 강한 전기장에 의한 채널 핫 일렉트론이 터널 산화막을 넘어 플로팅 게이트에 저장된다.
저장된 데이터를 지우는 소거 동작은 도 1(b)에 도시된 바와 같이 콘트롤 게이트에 -10V, 소오스에 5V를 10msec 정도의 단위 펄스로 인가하고, 기판에 0V를 인가하며, 드레인은 플로팅 상태로 하여 셀의 플로팅 게이트와 소오스 접합간에 형성된 터널 산화막에 강한 전기장을 형성하여 파울러-노드하임(Fowler-Nordheim; F-N) 터널링에 의해 플로팅 게이트에 저장된 전자를 뽑아내는 동작 원리로 이루어진다. 이때, 고전압 펄스는 내부 차지 펌프 회로에 의해 발생된 것이며, 또한 소거는 각 섹터 또는 칩별로 실시한다.
도 1(c)에 도시된 바와 같이 독출 동작은 콘트롤 게이트에 전원 전압(Vcc), 드레인에 1V를 인가하고, 소오스를 플로팅시켜 실시한다.
도 1(d)에 도시된 바와 같이 리커버리 동작은 소거 동작과 같은 내부 차지 펌프 회로에 의해 발생한 전압의 펄스를 사용하여 실시한다. 즉, 드레인에 5V, 콘트롤 게이트 및 소오스를 플로팅시켜 애벌런치 핫 일렉트론에 의해 실시한다.
상기와 같은 동작 원리를 가지는 스택 게이트형 플래쉬 이이피롬 셀의 경우 F-N 터널링 메카니즘을 사용하는 소거 동작은 공정 진행의 차이에 따라 발생하는 일부 셀들의 과도 소거 문제를 발생한다.
이러한 셀의 과도 소거(over erase)에 따른 소자의 특성 저하를 방지하기 위해 도 2에 도시된 바와 같은 프리 프로그램(pre program)(11), 소거(12), 소거 검증(13), 리커버리(14)를 통해 소거 동작을 실시한다.
프리 프로그램(11)은 모든 셀이 프로그램 문턱 전압(threshold voltage; Vt)이라는 높은 문턱 전압을 갖도록 하기 위해 실시하는 것이고, 소거(12)는 메모리 셀을 소거하며, 소거 검증(13)은 메모리 셀의 소거 상태를 검증하는 것이다. 또한, 리커버리(14)는 소거(12) 및 소거 검증(13) 과정에서 과도 소거된 셀의 문턱 전압을 원하는 문턱 전압으로 복구하기 위해 실시하는 것이다.
상기와 같이 실시되는 일반적인 소거 방법은 섹터 또는 칩 단위로 실시하는데, 공정상의 차이에 의하여 셀 문턱 전압의 차이가 발생하게 된다. 이러한 셀 문턱 전압의 차이는 이후 리커버리를 실시할 때 비트라인의 전압을 낮추는 역할을 하여 제품의 불량을 유발할 뿐만 아니라 셀 문턱 전압의 분포에 따라 제품의 특성을 나쁘게 한다.
따라서, 본 발명은 셀 문턱 전압을 일정하게 한 후 리커버리를 실시하므로써 비트라인 전압을 일정하게 유지할 수 있는 플래쉬 메모리 소자의 소거 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 프리프로그램, 소거, 소거 검증 및 리커버리 동작으로 이루어진 플래쉬 메모리 소자의 소거 방법에 있어서, 상기 리커버리 동작은 콘트롤 게이트 및 소오스를 접지시킨 상태에서 드레인에 소정의 전압을 인가하고 웰에 소정 바이어스를 인가하여 실시하는 것을 특징으로 한다.
도 1(a) 내지 도 1(d)는 플래쉬 메모리 소자의 각 동작을 설명하기 위한 셀의 개략도.
도 2는 종래의 플래쉬 메모리 셀의 소거 방법을 설명하기 위한 흐름도.
도 3(a) 및 도 3(b)는 종래 및 본 발명에 따른 리커버리 후의 문턱 전압에 대한 셀 분포도.
도 4는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위한 흐름도.
본 발명에서는 플래쉬 메모리 소자의 소거 동작중 리커버리 동작을 수행할 때 웰에 소정 바이어스를 일정한 주기동안 인가하여 셀 문턱 전압 분포를 일정하게하여 리커버리를 실시하므로써 비트라인 전압을 일정하게 유지하여 제품의 특성을 향상시킨다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3(a)는 종래의 방법에 따라 플래쉬 메모리 셀을 소거하고 리커버리를 실시한 후의 문턱 전압에 대한 셀의 분포도로서, 이와 같이 셀이 분포하게 될 경우 비트라인 누설등이 야기된다. 따라서, 셀의 분포를 도 3(b)에 도시된 바와 같이 바꾸어주면 상기와 같은 문제를 해결할 수 있다. 이를 위해 본 발명에서는 리커버리를 실시할 때 웰에 바이어스를 단계적으로 인가하며, 이에 따른 소거 방법을 도 4에 도시한다.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 흐름도이다.
본 발명에서 제시하는 플래쉬 메모리 소자의 소거 방법은 종래의 소거 방법과 동일하게 진행하지만 소거 검증을 실시한 후 웰에 소정의 바이어스를 인가하여 리커버리를 실시한다.
즉, 모든 셀이 프로그램 문턱 전압을 갖도록 하기 위해 프리프로그램을 실시하고(21), 메모리 셀을 소거한 후(22) 메모리 셀의 소거 상태를 검증한다(23). 그리고난 후 웰에 소정의 바이어스를 인가하여(24) 리커버리를 실시한다(25).
웰에 인가하는 바이어스는 예로서, 1V, 0.7V, 0.4V, 0.2V로 수십㎳동안 펄스로 인가한다.
상기와 같이 리커버리를 실시하면 웰에 인가되는 바이어스가 가장 큰 경우 셀 문턱 전압이 큰 셀을 낮추어 주고 그 다음의 경우는 조금더 균일하게 하는 역할을 하므로 최종적으로 셀의 분포를 도 3(b)와 같이 한 후 리커버리를 실시하므로서 비트라인 누설을 줄여 전달되는 전압을 일정하게 유지할 수 있다.
종전의 리커버리의 경우 비트라인 전압을 5V 가해도 실질적으로 가해지는 전압은 약 4.1V 정도라면 본 발명에서와 같이 스텝 펄스 리커버리를 실시한 경우는 약 4.7V의 높은 전압을 전달할 수 있어 리커버리에서의 불량률을 5% 이상 줄일 수 있다.
상술한 바와 같이 본 발명에 의하면 스택 게이트형 플래쉬 이이피롬 소자의 소거 동작에서 소거 검증을 실시한 후 웰에 바이어스를 인가하여 셀의 분포를 작게 한 후 리커버리를 실시하기 때문에 리커버리 페일을 줄이고 제품 특성을 향상시킬 수 있다.
Claims (2)
- 프리프로그램, 소거, 검증 및 리커버리 동작으로 이루어진 플래쉬 메모리 소자의 소거 방법에 있어서,상기 리커버리 동작은 콘트롤 게이트 및 소오스를 접지시킨 상태에서 드레인에 소정의 전압을 인가하고 웰에 소정 바이어스를 인가하여 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
- 제 1 항에 있어서, 상기 웰에 인가되는 바이어스는 고전압에서 저전압으로 순차적으로 가해지는 펄스인 것을 특징으로 하는 플래쉬 메모리 소자의 소거 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990062968A KR100347548B1 (ko) | 1999-12-27 | 1999-12-27 | 플래쉬 메모리 소자의 소거 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990062968A KR100347548B1 (ko) | 1999-12-27 | 1999-12-27 | 플래쉬 메모리 소자의 소거 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010060571A true KR20010060571A (ko) | 2001-07-07 |
| KR100347548B1 KR100347548B1 (ko) | 2002-08-07 |
Family
ID=19630354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990062968A KR100347548B1 (ko) | 1999-12-27 | 1999-12-27 | 플래쉬 메모리 소자의 소거 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100347548B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713997B1 (ko) * | 2002-07-18 | 2007-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 프로그램 방법 |
| KR100802858B1 (ko) * | 2006-01-17 | 2008-02-12 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 및 그 데이터 기입 방법 |
-
1999
- 1999-12-27 KR KR1019990062968A patent/KR100347548B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713997B1 (ko) * | 2002-07-18 | 2007-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 프로그램 방법 |
| KR100802858B1 (ko) * | 2006-01-17 | 2008-02-12 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 및 그 데이터 기입 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100347548B1 (ko) | 2002-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6620682B1 (en) | Set of three level concurrent word line bias conditions for a nor type flash memory array | |
| US6788580B2 (en) | Nonvolatile semiconductor storage device and data erasing method | |
| US6643185B1 (en) | Method for repairing over-erasure of fast bits on floating gate memory devices | |
| US6363013B1 (en) | Auto-stopped page soft-programming method with voltage limited component | |
| IL152465A (en) | Method for erasing a memory cell | |
| US6856552B2 (en) | Semiconductor memory and method of driving the same | |
| JP4593159B2 (ja) | 半導体装置 | |
| US20100091572A1 (en) | 2t nor-type non-volatile memoryt cell array and method of processing data of 2t nor-type non-volatile memory | |
| US5576991A (en) | Multistepped threshold convergence for a flash memory array | |
| US6721208B2 (en) | Method of erasing flash memory cells | |
| JP3974778B2 (ja) | 不揮発性半導体メモリ装置およびそのデータ消去方法 | |
| US5912844A (en) | Method for flash EEPROM data writing | |
| JPH07122091A (ja) | 不揮発性半導体記憶装置とその書き込み特性回復方法 | |
| US20020028547A1 (en) | Flash memory programming method | |
| US7283398B1 (en) | Method for minimizing false detection of states in flash memory devices | |
| KR100347548B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| KR100347530B1 (ko) | 플래쉬 메모리 셀의 소거 방법 | |
| JPH08227589A (ja) | 不揮発性メモリ | |
| US7554851B2 (en) | Reset method of non-volatile memory | |
| EP1254460B1 (en) | 1t flash memory recovery scheme for over-erasure | |
| US7092297B1 (en) | Method for pulse erase in dual bit memory devices | |
| KR100606531B1 (ko) | 플래쉬 메모리 소자의 구동 방법 | |
| US6862219B2 (en) | Weak programming method of non-volatile memory | |
| KR19980055941A (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| JP3827531B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |