KR100550789B1 - 플래시 메모리 소자의 프로그램/소거 전압 공급 회로 - Google Patents

플래시 메모리 소자의 프로그램/소거 전압 공급 회로 Download PDF

Info

Publication number
KR100550789B1
KR100550789B1 KR1020020042171A KR20020042171A KR100550789B1 KR 100550789 B1 KR100550789 B1 KR 100550789B1 KR 1020020042171 A KR1020020042171 A KR 1020020042171A KR 20020042171 A KR20020042171 A KR 20020042171A KR 100550789 B1 KR100550789 B1 KR 100550789B1
Authority
KR
South Korea
Prior art keywords
erase
program
flash memory
voltage
sector
Prior art date
Application number
KR1020020042171A
Other languages
English (en)
Other versions
KR20040008532A (ko
Inventor
장승호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042171A priority Critical patent/KR100550789B1/ko
Priority to US10/321,726 priority patent/US20040015649A1/en
Priority to JP2002369693A priority patent/JP2004055110A/ja
Publication of KR20040008532A publication Critical patent/KR20040008532A/ko
Application granted granted Critical
Publication of KR100550789B1 publication Critical patent/KR100550789B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 프로그램/소거 전압 공급 회로에 관한 것으로, 프로그램/소거 동작이 일정 횟수 이상 반복 실시되면 발생하기 시작하는 프로그램/소거 동작 시의 플래시 메모리 셀의 문턱전압 변화를 고려하여, 프로그램/소거 동작시에 소거 동작 실시 횟수에 따른 플래시 메모리 셀의 문턱전압 변화를 상쇄시킬 수 있는 레벨의 전압을 프로그램/소거 전압으로 공급함으로써, 소거 동작 횟수에 상관없이 프로그램/소거 동작을 정상적으로 수행할 수 있어 회로의 신뢰성 및 소자의 수명을 향상시킬 수 있는 플래시 메모리 소자의 프로그램/소거 전압 공급 회로가 개시된다.
플래시 메모리 셀, 프로그램, 소거, 문턱 전압, 트랩 차지

Description

플래시 메모리 소자의 프로그램/소거 전압 공급 회로{Circuit for supplying program/erase voltage in a flash memory device}
도 1은 종래 기술에서 프로그램/소거 횟수에 따른 문턱 전압의 변화를 나타내기 위한 특성 그래프이다.
도 2는 본 발명에 따른 플래시 메모리 소자의 프로그램/소거 전압 공급 회로를 설명하기 위한 블록도이다.
도 3은 본 발명에서 프로그램/소거 횟수에 따른 문턱 전압의 변화를 나타내기 위한 특성 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
210 : 프로그램/소거 전압 레벨 결정부
211 : 소거 동작 센싱부 212 : 소거 횟수 카운팅부
213 : 소거 횟수 저장부 214 : 문턱 전압 특성 판단부
220 : 프로그램/소거 전압 발생부 221 : 전압 생성부
222 : 전압 선택부 230 : 플래시 메모리부
C200 : 플래시 메모리 셀
본 발명은 플래시 메모리 소자의 프로그램/소거 전압 공급 회로에 관한 것으로, 특히 소거 동작 횟수에 상관없이 프로그램/소거 동작이 정상적으로 이루어지게 할 수 있는 플래시 메모리 소자의 프로그램/소거 전압 공급 회로에 관한 것이다.
일반적으로, 플래시 메모리의 프로그램 동작은 FN 터널링이나 채널 핫 캐리어 인젝션(Channel Hot Carrier Injection; CHI)을 통해 이루어지며, 소거 동작은 FN 터널링을 통해 이루어진다. 이렇게, 채널 핫 캐리어 인젝션을 이용하여 프로그램 동작을 실시하고 FN 터널링을 이용하여 소거 동작을 실시하는 경우, 초기에는 정상적으로 프로그램 동작에 의해 문턱 전압이 목표 전압으로 높아지거나 소거 동작에 의해 문턱 전압이 목표 전압으로 낮아진다.
그런데, 플래시 메모리는 프로그램 동작과 소거 동작이 반복적으로 실시되는 과정에서 플로팅 게이트 내부 또는 실리콘과 산화막의 계면에 존재하는 격자 결함 등에 트랩되는 전자가 발생된다. 이렇게 플로팅 게이트나 격자 결함 등에 트랩된 전자들은 소거 동작을 실시해도 벌크로 완전히 방출되지 않기 때문에, 프로그램/소거 동작을 실시할수록 트랩되는 전자의 량이 증가하여 소거 동작을 실시한 후의 문 턱 전압이 목표 전압보다 조금씩 높아지거나 프로그램 동작을 실시한 후의 문턱 전압이 목표 전압보다 조금씩 낮아진다.
도 1은 종래 기술에서 프로그램/소거 횟수에 따른 문턱 전압의 변화를 나타내기 위한 특성 그래프이다.
도 1을 참조하면, FN 터널링을 이용하여 소거 동작을 실시하는 경우, 플로팅 게이트나 격자 결함에 잔류하는 전자에 의하여 문턱 전압이 정상적인 소거 문턱 전압보다 높아지고, 소거 동작이 실시될수록 문턱 전압은 보다 더 높아진다.
반면, 프로그램 방법 중 하나인 채널 핫캐리어 인젝션을 이용한 프로그램의 경우 프로그램되는 정도는 Ig(게이트 전류)에 비례하며, Ig는 Vfg(Floating gate voltage), Vd(Drain voltage) 등의 값에 의해 결정된다. 그런데, 프로그램/소거 동작이 반복해서 실시되면, 플로팅 게이트에 잔류하게 되는 전자의 양이 조금씩 증가하여 콘트롤 게이트에 인가되는 전압을 상쇄시키게 되므로, Vfg가 감소하는 효과가 발생되어 프로그램되는 정도가 조금씩 낮아진다. 이로 인해, Vcg(Control gate voltage)를 일정하게 유지한 상태에서 프로그램 동작을 계속적으로 실시하면, 프로그램 동작을 실시한 후의 문턱전압은 목표 전압보다 조금씩 낮아진다.
이로 인해, 회로 설계 시 소거 동작에 의한 프로그램/소거 특성의 변화를 고려하여 레퍼런스 셀의 문턱전압과 동작 셀의 문턱 전압간의 센싱 마진을 충분히 확보함으로써, 일정 횟수(예를 들면, 100000회)까지는 정상적인 센싱이 이루어지도록 한다. 하지만, 프로그램/소거 동작을 10000회 정도 이상 실시하면, 프로그램 동작을 실시하여도 문턱 전압이 목표 전압까지 높아지지 않으며, 소거 동작을 실시하여 도 문턱 전압이 목표 전압까지 낮아지지 않는다.
또한, 플래시 메모리 셀의 프로그램/소거 상태를 독출하기 위한 센스앰프 및 기준 전압, 레퍼런스 셀(Reference cell)의 문턱전압과 플래시 메모리 셀로 인가되는 전압은 고정되어 있기 때문에, 프로그램/소거 동작이 특정 횟수 이상의 반복 실시된 후에는 정상적인 센싱 결과를 기대할 수 없으며, 하나의 플래시 메모리 셀에 하나 이상의 문턱전압이 정의되는 멀티레벨 셀의 경우에는 더욱 더 그러하다.
상기와 같이, 종래의 기술은 문턱전압의 변화를 미리 고려하여 프로그램 문턱전압 분포와 소거 문턱전압 분포간의 간격이 충분하도록 구동전압을 결정함으로써, 별다른 회로상의 설정 변경 없이 셀 특성상 한계점까지의 수명만을 보장한다. 이로 인해, 멀티레벨 셀의 경우는 문턱전압 분포간의 마진이 더 열악하여 수명이 더 짧아지는 문제점이 발생된다.
따라서, 본 발명은 프로그램/소거 동작이 일정 횟수 이상 반복 실시되면 발생하기 시작하는 프로그램/소거 동작 시의 플래시 메모리 셀의 문턱전압 변화를 고려하여, 프로그램/소거 동작 시에 소거 동작 실시 횟수에 따른 플래시 메모리 셀의 문턱전압 변화를 상쇄시킬 수 있는 레벨의 전압을 프로그램/소거 전압으로 공급함으로써, 소거 동작 실시 횟수에 상관없이 프로그램/소거 동작을 정상적으로 수행할 수 있어 회로의 신뢰성 및 소자의 수명을 향상시킬 수 있는 플래시 메모리 소자의 프로그램/소거 전압 공급 회로를 제공하는데 그 목적이 있다.
본 발명에 따른 플래시 메모리 소자의 프로그램/소거 전압 공급 회로는 소거 동작 센싱부, 소거 횟수 저장부들, 소거 횟수 카운팅부, 문턱 전압 특성 판단부, 전압 생성부, 및 전압 선택부를 포함하는 것을 특징으로 한다. 소거 동작 센싱부는 각각이 설정된 수의 플래시 메모리 셀을 포함하는 섹터들 별로, 각각 소거 동작이 실시되었는지의 여부를 각각 센싱하고, 그 센싱 신호들을 각각 출력한다. 소거 횟수 저장부들은 섹터들마다 각각 하나씩 대응하게 구비되고, 각각이, 자신과 대응하는 섹터에 포함된 플래시 메모리 셀의 소거 횟수를 저장한다. 소거 횟수 카운팅부는 센싱 신호들에 각각 응답하여, 소거 횟수 저장부들에 각각 저장된 소거 횟수들을 각각 증가시키고, 그 증가된 소거 횟수들을 소거 횟수 저장부들에 각각 재저장시킨다. 문턱 전압 특성 판단부는 프로그램/소거 동작 시에 소거 횟수 카운팅부로부터 수신되는 증가된 소거 횟수들에 각각 응답하여, 각 섹터별로 플래시 메모리 셀의 문턱 전압의 변화를 판단하고, 그 판단 결과에 따라 각 섹터별로 플래시 메모리 셀의 게이트에 공급되는 프로그램/소거 전압의 레벨을 결정한다. 전압 생성부는 프로그램/소거 동작 시 필요한 고전압 및 저전압을 생성한다. 전압 선택부는 전압 생성부에서 생성된 고전압 및 저전압에 기초하여, 여러 가지 레벨의 전압들을 생성하고, 프로그램/소거 동작 시에, 문턱 전압 특성 판단부의 프로그램/소거 전압의 레벨 결정 결과에 따른 출력신호에 응답하여, 여러 가지 레벨의 전압들 중, 각 섹터별 소거 횟수에 대응하고, 각 섹터별 플래시 메모리 셀의 문턱 전압 변화를 보상할 수 있는 레벨의 전압들을 각각 선택하고, 그 선택된 전압들을 프로그램/소거 전압으로서 각 섹터별로 플래시 메모리 셀의 게이트에 각각 인가한다.
삭제
바람직하게, 소거 횟수 저장부들 각각은 전원 공급이 중단된 후에도 소거 실시 횟수를 저장할 수 있도록 플래시 메모리 셀로 이루어지는 것을 특징으로 한다. 한편, 소거 횟수 저장부들 각각에 저장된 소거 횟수들 각각은 플래시 메모리 셀의 소거 동작 시 소거되며, 소거 횟수 카운팅부는 증가된 소거 횟수들을 플래시 메모리 셀의 프로그램 동작 시 소거 횟수 저장부들에 각각 재저장한다.
삭제
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 플래시 메모리 소자의 프로그램/소거 전압 공급 회로를 설명하기 위한 블록도이다.
도 2를 참조하면, 본 발명에 따른 플래시 메모리 소자의 프로그램/소거 전압 공급 회로는 다수의 플래시 메모리 셀(도면에서는 편의상 하나만 표시됨; C200)로 이루어진 플래시 메모리부(230)로 공급할 프로그램 또는 소거 전압의 레벨을 결정하기 위한 프로그램/소거 전압 레벨 결정부(210)와, 플래시 메모리부(230)로 공급할 프로그램 또는 소거 전압을 생성하는 프로그램/소거 전압 발생부(220)를 포함하여 이루어진다.
좀 더 상세하게 설명하면, 프로그램/소거 전압 레벨 결정부(210)는 현재까지 실시된 모든 소거 동작의 실시 횟수를 카운팅하면서 저장하고, 소거 동작에 의해 변하는 프로그램/소거 동작시의 플래시 메모리 셀의 문턱전압 변화를 보상하여 프로그램/소거 동작 시 문턱 전압이 목표 전압이 될 수 있도록, 소거 동작이 실시된 횟수에 따라 플래시 메모리 셀로 공급되는 프로그램/소거 전압(좀 더 상세하게는, 워드 라인을 통하여 플래시 메모리 셀의 게이트에 인가되는 프로그램 /소거 전압)의 레벨을 결정한다. 한편, 프로그램/소거 전압 발생부(220)는 프로그램 또는 소거 동작에 필요한 여러 가지 레벨의 전압을 발생시키며, 프로그램/소거 전압 레벨 결정부(210)의 신호에 따라 여러 가지 레벨의 전압 중 프로그램/소거 동작시에 프로그램/소거 횟수에 따른 플래시 메모리 셀의 문턱전압 변화를 보상할 수 있는 레벨의 전압을 플래시 메모리부(230)로 공급한다.
상기에서, 프로그램/소거 전압 레벨 결정부(210)는 소거 동작 센싱부(211)와, 소거 횟수 저장부(213)와, 소거 횟수 카운팅부(212)와, 문턱 전압 특성 판단부(214)를 포함하여 이루어진다.
이 중 소거 동작 센싱부(211)는 소거 신호에 따라 플래시 메모리 셀(C200)의 소거 동작이 실시되었는지의 여부를 센싱하며, 소거 횟수 저장부(213)는 이전까지 실시된 모든 소거 동작의 횟수를 저장한다. 소거 횟수 저장부(213)는 전원 공급이 중단되어도 소거 횟수를 저장할 수 있는 메모리 수단으로 이루어지며, 바람직하게는 플래시 메모리를 이용하여 구현하는 것이 용이하다. 메모리의 비트 수는 저장하고자하는 소거 실시 횟수에 따라 결정되며, 예를 들어 소거 동작이 100000번 실시될 때까지 소거 횟수를 저장하려면 메모리의 비트 수를 17비트(217)로 설정하면 된다. 소거 동작은 (설정된 수의 플래시 메모리 셀을 포함하는) 섹터별로 실시되므로, 소거 횟수 저장부(213)를 매 섹터별로 설치하여 소거 실시 횟수를 섹터별로 저장한다. 이 경우, 소거 동작 센싱부(211)는 각 섹터별로 소거 동작의 실시 여부를 센싱하고, 소거 횟수 카운팅부(212)는 매 섹터별로 설치된 상기 소거 횟수 저장부들에 각각 저장된 소거 횟수들을 각각 증가시키고, 그 증가된 소거 횟수들을 상기 소거 횟수 저장부들에 각각 재저장시킨다. 또, 이 경우, 문턱 전압 특성 판단부(214)는 상기 증가된 소거 횟수들에 각각 응답하여, 각 섹터별로 플래시 메모리 셀의 문턱 전압의 변화를 판단하고, 그 판단 결과에 따라 상기 각 섹터별로 플래시 메모리 셀의 게이트에 공급되는 프로그램/소거 전압의 레벨을 결정하고, 전압 선택부(222)는 각 섹터별 상기 소거 횟수에 대응하고, 각 섹터별 플래시 메모리 셀의 문턱 전압 변화를 보상할 수 있는 레벨의 전압들을 각각 선택하고, 그 선택된 전압들을 프로그램/소거 전압으로서 각 섹터별로 플래시 메모리 셀의 게이트에 각각 인가한다.
소거 횟수 카운팅부(212)는 소거 동작이 실시되면 소거 동작 센싱부(211)의 센싱 신호에 따라 소거 횟수 저장부(213)에 저장된 소거 횟수를 증가시켜 증가된 소거 횟수를 소거 횟수 저장부(213)에 재저장한다. 실재 동작에서는 플래시 메모리 셀이 소거되는 동안 소거 횟수 저장부(213)에 저장된 소거 횟수를 소거하고, 이후 포스트프로그램을 실시하는 동안 이전 횟수보다 하나 증가된 횟수를 소거 횟수 저장부(213)에 프로그램하면 된다.
문턱 전압 특성 판단부(214)는 소거 횟수 카운팅부(212)로부터 생성된 증가 소거 횟수에 따라 미리 설정된 조건으로 프로그램/소거 동작 시 플래시 메모리 셀(C200)로 인가할 프로그램/소거 전압의 레벨을 결정한다. 예를 들면, 소거 동작이 1000 내지 2000번 실시된 상태를 제1 상태, 2000 내지 3000번 실시된 상태를 제2 상태, 3000번 내지 4000번 실시된 상태를 제3 상태로 나누는 것과 같이 소거 동작의 실시 횟수에 따라 상태를 구분하고, 소거 동작 실시 횟수에 따른 프로그램/소거 동작 시의 플래시 메모리 셀의 문턱전압 변화에 대한 데이터를 근거로 플래시 메모리 셀(C200)에 인가할 프로그램/소거 전압(좀 더 상세하게는, 워드 라인을 통하여 플래시 메모리 셀의 게이트에 인가되는 프로그램/소거 전압)의 레벨을 각각의 상태마다 다르게 설정해 놓는다. 상기와 같이 프로그램/소거 전압의 레벨을 설정해 놓은 상태에서, 문턱 전압 특성 판단부(214)는 소거 횟수 카운팅부(212)로부터 생성된 증가 소거 횟수에 따라 프로그램/소거 동작 시에 프로그램/소거 횟수에 따른 플래시 메모리 셀(C200)의 문턱 전압 변화를 예측/판단하고, 프로그램/소거 동작 시 플래시 메모리 셀(C200)로 인가할 프로그램/소거 전압의 레벨을 결정한다.
한편, 프로그램/소거 전압 발생부(220)는 전압 생성부(221)와 전압 선택부(222)를 포함하여 이루어진다. 전압 생성부(221)는 프로그램/소거 동작 시 필요한 고전압 및 저전압을 생성한다. 전압 선택부(222)는 전압 생성부(221)에서 발생된 전압으로 여러 가지 레벨의 전압을 생성하고 프로그램/소거 전압 레벨 결정부(210)의 신호에 따라 상기 여러 가지 레벨의 전압 중 프로그램/소거 횟수에 따른 플래시 메모리 셀의 문턱전압 변화를 보상할 수 있는 레벨의 전압을 선택하여 플래시 메모리 셀의 프로그램/소거 전압으로 인가한다.
상기의 구성으로 이루어진 프로그램/소거 전압 공급 회로를 이용하여, 계속적인 소거 동작으로 인하여 플래시 메모리 셀(C200)의 프로그램/소거 횟수가 변하더라도, 프로그램/소거 횟수에 따른 플래시 메모리 셀의 문턱전압 변화를 보상해줄 수 있는 레벨의 전압을 프로그램/소거 전압으로 인가함으로써, 프로그램/소거 횟수에 상관없이 플래시 메모리 셀의 문턱 전압이 목표 전압이 되도록 프로그램/소거 동작을 실시할 수 있다.
도 3은 본 발명에서 프로그램/소거 횟수에 따른 문턱 전압의 변화를 나타내 기 위한 특성 그래프이다.
상기와 같이, 소거 동작의 실시 횟수에 따른 플래시 메모리 셀의 문턱전압 변화를 보상해 줄 수 있는 레벨의 전압을 플래시 메모리부(230)의 플래시 메모리 셀(C200)에 선택적으로 인가하여 프로그램/소거 동작을 실시하므로, 도 3에서와 같이, 소거 동작 실시 횟수에 상관없이 프로그램 상태의 문턱 전압과 소거 상태의 문턱 전압을 일정한 목표 전압으로 유지할 수 있다.
상기에서, 프로그램/소거 동작시 플래시 메모리 셀의 문턱전압 변화를 보상해 줄 있는 프로그램/소거 전압의 레벨은 수식적으로 얻을 수도 있으며, 실험적으로 얻을 수도 있다. CHI 프로그램 시 낮아진 문턱 전압만큼 프로그램 전압을 증가시키면 일정한 프로그램 특성을 얻을 수 있다. FN 터널링을 이용한 소거 동작의 경우에는 실험을 통해서도 보상을 위한 프로그램/소거 전압의 레벨을 얻을 수 있다.
한편, 플래쉬 메모리의 경우 과도 소거가 발생되는 것을 방지하기 위하여 소거 동작을 실시한 후 포스트 프로그램을 실시하는데, 이 경우 소거 특성보다는 포스트 프로그램 특성과 레퍼런스 셀의 문턱전압 관계를 고려해야 하는 경우가 더 많다. 따라서, 이런 경우는 정상 프로그램과 포스트프로그램의 두 가지 프로그램 특성만을 보상해줄 수 있는 값을 미리 알고 있으면 된다. 이러한 방법을 통해 소거 동작의 실시 횟수에 따른 보상 전압의 레벨을 결정할 수 있다.
한편, 칩 동작에서는 칩의 모든 셀을 동시에 프로그램하고 소거하는 것이 아니라 섹터 내에서 프로그램 동작은 부분적으로 실시되고 소거 동작은 섹터 단위로 실시되므로, 소거 횟수를 기준으로 프로그램/소거 시의 플래시 메모리 셀의 문턱전압 변화를 분석하는 것이 바람직하다.
상기의 프로그램/소거 전압 공급 회로는 FN 터널링 소거/CHI 프로그램 동작에서뿐만 아니라 FN 터널링에 의해 소거 동작 및 프로그램 동작이 이루어지는 경우에도 적용 가능하다.
상술한 바와 같이, 본 발명은 소거 동작 횟수에 따라 플로팅 게이트에 잔류하는 전자의 증가량만큼 프로그램/소거 전압을 보상해줌으로써, 프로그램/소거 동작시에 플래시 메모리 셀의 문턱전압을 일정하게 유지하여 회로의 신뢰성을 향상시킬 수 있다. 또한, 프로그램/소거 동작시에 플래시 메모리 셀의 문턱전압을 일정하게 유지함으로써, 멀티레벨의 플래시 메모리 소자를 설계하기가 용이해진다.

Claims (6)

  1. 각각이 설정된 수의 플래시 메모리 셀을 포함하는 섹터들 별로, 각각 소거 동작이 실시되었는지의 여부를 각각 센싱하고, 그 센싱 신호들을 각각 출력하는 소거 동작 센싱부;
    상기 섹터들마다 각각 하나씩 대응하게 구비되고, 각각이, 자신과 대응하는 섹터에 포함된 상기 플래시 메모리 셀의 소거 횟수를 저장하는 소거 횟수 저장부들;
    상기 센싱 신호들에 각각 응답하여, 상기 소거 횟수 저장부들에 각각 저장된 소거 횟수들을 각각 증가시키고, 그 증가된 소거 횟수들을 상기 소거 횟수 저장부들에 각각 재저장시키는 소거 횟수 카운팅부;
    프로그램/소거 동작 시에 상기 소거 횟수 카운팅부로부터 수신되는 상기 증가된 소거 횟수들에 각각 응답하여, 각 섹터별로 플래시 메모리 셀의 문턱 전압의 변화를 판단하고, 그 판단 결과에 따라 상기 각 섹터별로 플래시 메모리 셀의 게이트에 공급되는 프로그램/소거 전압의 레벨을 결정하는 문턱 전압 특성 판단부;
    상기 프로그램/소거 동작 시 필요한 고전압 및 저전압을 생성하는 전압 생성부; 및
    상기 전압 생성부에서 생성된 상기 고전압 및 저전압에 기초하여, 여러 가지 레벨의 전압들을 생성하고, 프로그램/소거 동작 시에, 상기 문턱 전압 특성 판단부의 프로그램/소거 전압의 레벨 결정 결과에 따른 출력신호에 응답하여, 상기 여러 가지 레벨의 전압들 중, 각 섹터별 상기 소거 횟수에 대응하고, 각 섹터별 플래시 메모리 셀의 문턱 전압 변화를 보상할 수 있는 레벨의 전압들을 각각 선택하고, 그 선택된 전압들을 프로그램/소거 전압으로서 각 섹터별로 플래시 메모리 셀의 게이트에 각각 인가하는 전압 선택부를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 프로그램/소거 전압 공급 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 소거 횟수 저장부들 각각은 전원 공급이 중단된 후에도 상기 소거 실시 횟수를 저장할 수 있도록 플래시 메모리 셀로 이루어지는 것을 특징으로 하는 플래시 메모리 소자의 프로그램/소거 전압 공급 회로.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 소거 횟수 저장부들에 각각 저장된 상기 소거 횟수들은 상기 각 섹터에 포함되는 상기 플래시 메모리 셀의 소거 동작 시 소거되고, 상기 소거 횟수 카운팅부는 상기 플래시 메모리 셀의 프로그램 동작 시 상기 증가된 소거 횟수들을 상기 소거 횟수 저장부들에 각각 재저장시키는 것을 특징으로 하는 플래시 메모리 소자의 프로그램/소거 전압 공급 회로.
  6. 삭제
KR1020020042171A 2002-07-18 2002-07-18 플래시 메모리 소자의 프로그램/소거 전압 공급 회로 KR100550789B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020042171A KR100550789B1 (ko) 2002-07-18 2002-07-18 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
US10/321,726 US20040015649A1 (en) 2002-07-18 2002-12-18 Circuit for supplying program/erase voltages in flash memory device
JP2002369693A JP2004055110A (ja) 2002-07-18 2002-12-20 フラッシュメモリ素子のプログラム／消去電圧供給回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042171A KR100550789B1 (ko) 2002-07-18 2002-07-18 플래시 메모리 소자의 프로그램/소거 전압 공급 회로

Publications (2)

Publication Number Publication Date
KR20040008532A KR20040008532A (ko) 2004-01-31
KR100550789B1 true KR100550789B1 (ko) 2006-02-08

Family

ID=30439344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042171A KR100550789B1 (ko) 2002-07-18 2002-07-18 플래시 메모리 소자의 프로그램/소거 전압 공급 회로

Country Status (3)

Country Link
US (1) US20040015649A1 (ko)
JP (1) JP2004055110A (ko)
KR (1) KR100550789B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099982B1 (ko) * 2008-11-14 2011-12-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8374036B2 (en) 2008-11-14 2013-02-12 Hynix Semiconductor Inc. Method of operating nonvolatile memory device
KR20140055738A (ko) * 2012-11-01 2014-05-09 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101423612B1 (ko) 2008-09-16 2014-07-25 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
KR101437102B1 (ko) 2008-01-08 2014-09-05 삼성전자주식회사 메모리 장치 및 멀티 비트 셀 특성 추정 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280443A (ja) * 2006-04-03 2007-10-25 Fuji Xerox Co Ltd データ処理装置およびデータ処理方法とプログラム
JP2008047273A (ja) 2006-07-20 2008-02-28 Toshiba Corp 半導体記憶装置およびその制御方法
KR100830575B1 (ko) * 2006-09-26 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
KR100909961B1 (ko) * 2006-10-10 2009-07-29 삼성전자주식회사 프로그램 전압 발생 회로 및 방법, 그리고 이를 이용한불휘발성 메모리 장치
KR100843037B1 (ko) 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
KR100933857B1 (ko) * 2007-11-09 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR100938093B1 (ko) * 2008-03-14 2010-01-21 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
JP2009266349A (ja) 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
KR100953045B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101464255B1 (ko) * 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템
US8560762B2 (en) * 2008-06-25 2013-10-15 Microsoft Corporation Limited memory power
KR101541442B1 (ko) * 2008-11-04 2015-08-03 삼성전자주식회사 메모리 및 프로세서를 포함하는 컴퓨팅 시스템
KR101618313B1 (ko) 2009-06-15 2016-05-09 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
KR101655306B1 (ko) * 2010-02-24 2016-09-07 삼성전자주식회사 메모리 시스템 및 그것의 액세스 방법
EP2549482B1 (en) * 2011-07-22 2018-05-23 SanDisk Technologies LLC Apparatus, system and method for determining a configuration parameter for solid-state storage media

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050083A (ja) * 1996-07-30 1998-02-20 Nec Corp 不揮発性半導体記憶装置
JP2000182383A (ja) * 1998-12-17 2000-06-30 Fujitsu Ltd 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の内部動作方法
JP2000260191A (ja) * 1999-03-11 2000-09-22 Matsushita Electric Ind Co Ltd 半導体メモリへのデータ書き込み及び消去方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3536987A (en) * 1968-09-20 1970-10-27 Raytheon Co Current regulated power supply having amplifier breakdown prevention diode
US5661685A (en) * 1995-09-25 1997-08-26 Xilinx, Inc. Programmable logic device with configurable power supply
JP2000285688A (ja) * 1999-04-01 2000-10-13 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4052857B2 (ja) * 2002-03-18 2008-02-27 株式会社日立製作所 不揮発性半導体メモリアレイ及び該メモリアレイリード方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050083A (ja) * 1996-07-30 1998-02-20 Nec Corp 不揮発性半導体記憶装置
JP2000182383A (ja) * 1998-12-17 2000-06-30 Fujitsu Ltd 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の内部動作方法
JP2000260191A (ja) * 1999-03-11 2000-09-22 Matsushita Electric Ind Co Ltd 半導体メモリへのデータ書き込み及び消去方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437102B1 (ko) 2008-01-08 2014-09-05 삼성전자주식회사 메모리 장치 및 멀티 비트 셀 특성 추정 방법
KR101423612B1 (ko) 2008-09-16 2014-07-25 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
KR101099982B1 (ko) * 2008-11-14 2011-12-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8374036B2 (en) 2008-11-14 2013-02-12 Hynix Semiconductor Inc. Method of operating nonvolatile memory device
KR20140055738A (ko) * 2012-11-01 2014-05-09 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR102031742B1 (ko) * 2012-11-01 2019-10-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
KR20040008532A (ko) 2004-01-31
JP2004055110A (ja) 2004-02-19
US20040015649A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
KR100550789B1 (ko) 플래시 메모리 소자의 프로그램/소거 전압 공급 회로
KR100851853B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법
US7773426B2 (en) Data processing system and nonvolatile memory
EP2427885B1 (en) Multiple level program verify in a memory device
US20070036001A1 (en) Floating-gate nonvolatile semiconductor memory device
US7835190B2 (en) Methods of erase verification for a flash memory device
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US8897075B2 (en) Semiconductor memory device and method of programming the same
US6314027B1 (en) Flash memory device capable of preventing an over-erasure of flash memory cells and erase method thereof
US7190624B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
KR100769490B1 (ko) 부동 게이트를 이용한 반도체 불휘발성 메모리
KR100769258B1 (ko) 문턱 전압 분포를 줄일 수 있는 불 휘발성 메모리 장치
CN113724768B (zh) 半导体存储装置及读取方法
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
KR20100016761A (ko) 플래시 메모리 장치의 동작 제어 방법
US6335882B1 (en) Nonvolatile semiconductor memory device capable of erasing blocks despite variation in erasing characteristic of sectors
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
KR100568118B1 (ko) 불휘발성 메모리 장치 및 그것을 위한 고속 검증 방법
KR20070057716A (ko) 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그램 방법
KR100739266B1 (ko) 난드형 플래시 메모리 소자의 소거 방법
JP2005038567A (ja) 不揮発性半導体記憶装置及びその制御方法
KR20080053985A (ko) 비휘발성 메모리 소자의 소거 방법
KR20080099691A (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
JP2004199794A (ja) 半導体不揮発性記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee