JP2004055110A - フラッシュメモリ素子のプログラム/消去電圧供給回路 - Google Patents
フラッシュメモリ素子のプログラム/消去電圧供給回路 Download PDFInfo
- Publication number
- JP2004055110A JP2004055110A JP2002369693A JP2002369693A JP2004055110A JP 2004055110 A JP2004055110 A JP 2004055110A JP 2002369693 A JP2002369693 A JP 2002369693A JP 2002369693 A JP2002369693 A JP 2002369693A JP 2004055110 A JP2004055110 A JP 2004055110A
- Authority
- JP
- Japan
- Prior art keywords
- erase
- program
- voltage
- flash memory
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】プログラム/消去特性変化に拘わらずプルグラム/消去動作を正常的に行うことができ、回路の信頼度および素子の寿命を向上させることのできるフラッシュメモリ素子のプログラム/消去電圧供給回路を提供する。
【解決手段】消去動作の実施回数をカウントし、該消去動作によって変化するプログラム/消去特性を補償するために、消去動作の実施回数によりフラッシュメモリセルに供給されるプログラム/消去電圧のレベルを決定するためのプログラム/消去電圧レベル決定部210と、様々なレベルの電圧を発生させ、プログラム/消去電圧レベル決定部210の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリセルのプログラム/消去電圧として供給するためのプログラム/消去電圧発生部220とを含む。
【選択図】 図2
【解決手段】消去動作の実施回数をカウントし、該消去動作によって変化するプログラム/消去特性を補償するために、消去動作の実施回数によりフラッシュメモリセルに供給されるプログラム/消去電圧のレベルを決定するためのプログラム/消去電圧レベル決定部210と、様々なレベルの電圧を発生させ、プログラム/消去電圧レベル決定部210の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリセルのプログラム/消去電圧として供給するためのプログラム/消去電圧発生部220とを含む。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、フラッシュメモリ素子のプログラム/消去電圧供給回路に係り、特に反復的な消去動作によるプログラム/消去特性の変化に拘わらずプログラム/消去動作が正常に行われるようにするフラッシュメモリ素子のプログラム/消去電圧供給回路に関する。
【0002】
【従来の技術】
一般に、フラッシュメモリのプログラム動作は、FN・トンネリング(Fowler−Nordheim Tunneling)やチャンネル・ホット・キャリア・インジェクション(Channel Hot Carrier Injection;CHI)を介して行われ、消去動作は、FN・トンネリングを介して行われる。このように、CHIを利用してプログラム動作を行い、またFN・トンネリングを利用して消去動作を行う場合、初期においてしきい値電圧は、正常的に、プログラム動作により目標の電圧まで上昇したり、消去動作により目標の電圧まで下降する。
【0003】
ところが、フラッシュメモリは、プログラム動作と消去動作とが繰り返し実施される過程において、フローティング・ゲート(floating gate)の内部またはシリコンと酸化膜との界面に存在する格子欠陥などに捕捉される電子が発生する。このように、フローティング・ゲートや格子欠陥などに捕捉されたそれぞれの電子は消去動作を実施されてもバルク(bulk)に完全に放出されないため、プログラム/消去動作を実施するほど捕捉される電子数が増加し、消去動作後のしきい値電圧は目標の電圧に比べ少しずつ上昇したり、プログラム動作後のしきい値電圧は目標の電圧より少しずつ低下する。
【0004】
図1は従来技術におけるプログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。同図1を参照すれば、FN・トンネリングを利用して消去動作を実施する場合、フローティング・ゲートや格子欠陥に残留する電子により、しきい値電圧は、正常の消去しきい値電圧より高くなり、消去動作が実施されるほどより一層上昇する。
【0005】
一方、プログラム方法の一つであるCHIを利用したプログラムの場合、プログラムされる度合はIg(ゲート電流)に比例し、このIgはVfg(Floatinggate voltage)、Vd(Drain voltage)などの値により決定される。ところで、プログラム/消去動作が繰り返し実施されると、フローティング・ゲートに残留する電子数が少しずつ増加し、コントロールゲートに印加される電圧を相殺してしまい、その結果Vfgが減少する効果が生じ、プログラムされる度合が少しずつ低下する。これにより、Vcg(Control gate voltage)を一定に維持した状態でプログラム動作を継続的に実施すると、プログラム動作を行った後のしきい値電圧は目標の電圧より少しずつ低下する。
【0006】
これにより、回路設計時に消去動作によるプログラム/消去特性の変化を考慮しレファレンスセル(reference cell)のしきい値電圧と動作セルのしきい値電圧との間のセンシングマージン(sensing margin)を十分に確保することで、一定の回数(例えば、10万回)までは正常的なセンシングが行われるようにする。しかしながら、プログラム/消去動作を1万回程度行った場合、しきい値電圧は、プログラム動作を実施しても目標の電圧にまで上昇せず、消去動作を実施しても目標の電圧にまで低下しない。
【0007】
また、フラッシュメモリセルのプログラム/消去状態を読み出すためのセンス・アンプ(sense amp)および基準電圧と、レファレンスセルのしきい値電圧とフラッシュメモリセルにて印加される電圧とは固定されているので、プログラム/消去動作が特定回数以上に繰り返し実施された後は、正常的なセンシング結果を期待できず、一つのフラッシュメモリセルに一つ以上のしきい値電圧が定義されるマルチレベルセルの場合においては、より一層期待できない。
【0008】
上記のように、従来技術はしきい値電圧の変化を予め考慮し、プログラムしきい値電圧の分布と消去しきい値電圧の分布との間の間隔が十分となるように駆動電圧を決定することにより、別の回路上の設定変更をせずにセル特性上の限界点までの寿命のみを保障する。このため、マルチレベルセルの場合では、しきい値電圧分布の間のマージンが一層劣悪し寿命が更に短縮するという問題点が生じる。
【0009】
【発明が解決しようとする課題】
従って、本発明は、所定の回数以上にプログラム/消去動作が繰り返し行われるときに発生し始めるプログラム/消去特性の変化を考慮し、消去動作の実施回数によりプログラム/消去特性変化を相殺できるレベルの電圧をプログラム/消去動作時にプログラム/消去電圧として供給することにより、プログラム/消去特性変化に拘わらずプルグラム/消去動作を正常的に行うことができ、回路の信頼度および素子の寿命を向上させることのできるフラッシュメモリ素子のプログラム/消去電圧供給回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路は、消去動作の実施回数をカウントし、消去動作により変化するプログラム/消去特性を補償するために、消去動作の実施回数によりフラッシュメモリセルに供給されるプログラム/消去電圧のレベルを決定するためのプログラム/消去電圧レベル決定部と、様々なレベルの電圧を発生させ、プログラム/消去電圧レベル決定部の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリセルのプログラム/消去電圧として供給するためのプログラム/消去電圧発生部とを含むことを特徴とする。
【0011】
消去電圧レベル決定部は、フラッシュメモリセルの消去動作が行われているかどうかを感知(sensing)するための動作センシング部と、消去動作の実施回数を記憶するための消去回数記憶部と、消去動作センシング部の信号により消去回数記憶部に記憶された消去回数を増加させ、消去回数記憶部に再記憶させる消去回数カウント部と、該消去回数カウント部の消去回数にてプログラム/消去特性変化の度合を判断しプログラム/消去電圧のレベルを決定するためのしきい値電圧特性判断部とを含むことを特徴とする。
【0012】
前記消去回数記憶部はセルのセクター毎に備えられ、消去回数をセクター毎に別途記憶し、しきい値電圧特性判断部はセクター毎に別途記憶された消去回数によりプログラム/消去動作の特性変化をセクター別に判断することを特徴とする。この際、消去回数記憶部は、電源供給が中断された後においても、消去実施回数を記憶できるようにフラッシュメモリセルからなることを特徴とする。一方、消去回数記憶部に記憶された消去回数は、フラッシュメモリセルの消去動作時に消去され、消去回数カウント部で増加された消去回数はフラッシュメモリセルのプログラム動作時に再記憶されることを特徴とする。
【0013】
また、プログラム/消去電圧発生部は、プログラム/消去動作時に必要な高電圧および低電圧とを生成する電圧生成部と、電圧生成部から発生した電圧にて様々なレベルの電圧を生成し、プログラム/消去電圧レベル決定部の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリセルのプログラム/消去電圧として印加する電圧選択部とを含むことを特徴とする。
【0014】
【発明の実施の形態】
以下、添付図を参照して本発明の好適な実施例を説明する。しかしながら、本発明は以下で開示される実施例に限られるものではなく、互いに異なる様々な形態として具現でき、ただ本実施例は本発明の開示が完全となるようにし、通常の知識を有する者に本発明の範疇を完全に理解させるために提供されるものである。一方、図面上において、同一の符号は同一の要素を示す。
【0015】
図2は本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路を説明するためのブロック図である。同図を参照すると、本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路は、多数のフラッシュメモリセル(図面では、便宜上1個のみを表示する;C200))からなるフラッシュメモリ部230に供給するプログラムまたは消去電圧のレベルを決定するためのプログラム/消去電圧レベル決定部210と、フラッシュメモリ部230に供給するプログラムまたは消去電圧を生成するプログラム/消去電圧発生部220とを含んでなる。
【0016】
より詳細に説明すると、プログラム/消去電圧レベル決定部210は、以前まで行われた全ての消去動作の実施回数をカウントしながら記憶し、消去動作により変化するプログラム/消去特性を補償しプログラム/消去動作時にしきい値電圧が目標の電圧になれるように、消去動作の実施回数によりフラッシュメモリセルに供給されるプログラム/消去電圧のレベルを決定する。一方、プログラム/消去電圧発生部220はプログラムまたは消去動作に必要な様々なレベルの電圧を発生させ、プログラム/消去電圧レベル決定部210の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリ部230に供給する。
【0017】
前記プログラム/消去電圧レベル決定部210は、消去動作センシング部211と、消去回数記憶部213と、消去回数カウント部212と、しきい値電圧特性判断部214とを含んでなる。
【0018】
このうち、消去動作センシング部211は、消去信号によりフラッシュメモリセル(C200)の消去動作が実施されているかどうかを感知し、消去回数記憶部213は、以前まで行われた全ての消去動作の回数を記憶する。消去回数記憶部213は電源の供給が中断されても消去回数を記憶できるメモリ手段からなり、好ましくはフラッシュメモリを用いて具現するのが容易である。メモリのビット数は記憶しようとする消去実施回数により決定され、例えば消去動作が10万回実施されるまでの消去回数を記憶するには、メモリのビット数を17ビット(217)に設定すれば良い。消去動作はセクター別に実施されるので、消去回数記憶部213を各セクター別毎に設け消去実施回数をセクター別に記憶する。
【0019】
消去回数カウント部212は、消去動作が行われると消去動作センシング部211の信号により消去回数記憶部213に記憶された消去回数を増加させ、増加された消去回数を消去回数記憶部213に再記憶する。実際の動作では、フラッシュメモリセルが消去される間、消去回数記憶部213に記憶された消去回数を消去し、以降、ポストプログラムを実施する間、以前回数より一つ増加した回数を消去回数記憶部213にプログラムすれば良い。
【0020】
しきい値電圧特性判断部214は、消去回数カウント部212から生成された増加消去回数により予め設定された条件にてプログラム/消去動作時にフラッシュメモリセル(C200)に印加するプログラム/消去電圧のレベルを決定する。例えば、消去動作が1000〜2000回行われた状態を第1の状態、2000〜3000回行われた状態を第2の状態、3000〜4000回行われた状態を第3の状態として分けられるように、消去動作の実施回数により状態を区分し、消去動作の実施回数によるプログラム/消去動作の特性変化に対するデータに基づきフラッシュメモリセル(C200)に印加するプログラム/消去電圧のレベルを各状態毎に別々に設定して置く。上記のように、プログラム/消去電圧のレベルを設定して置いた状態で、しきい値電圧特性判断部214は消去回数カウント部212から生成された増加消去回数によりプログラム/消去動作の特性変化によるフラッシュメモリセル(C200)のしきい値電圧の特性変化を予測/判断し、プログラム/消去動作時にフラッシュメモリセル(C200)に印加するプログラム/消去電圧のレベルを決定する。
【0021】
一方、プログラム/消去電圧発生部220は、電圧生成部221と電圧選択部222とを含んでなる。電圧生成部221はプログラム/消去動作時に必要な高電圧および低電圧を生成する。電圧選択部222は電圧生成部221から発生した電圧にて様々なレベルの電圧を生成し、プログラム/消去電圧レベル決定部210の信号により前記様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧を選択しフラッシュメモリセルのプログラム/消去電圧として印加する。
【0022】
上記の構成からなるプログラム/消去電圧供給回路を利用し、継続的な消去動作によりフラッシュメモリセル(C200)のプログラム/消去特性が変化しても、プログラム/消去動作時にプログラム/消去特性変化を補償できるレベル(例えばより高い電圧レベル)の電圧をプログラム/消去電圧として印加することにより、プログラム/消去特性変化に拘わらずフラッシュメモリセルのしきい値電圧が目標の電圧となるようにプログラム/消去動作を行うことができる。
【0023】
図3は、本発明において、プログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。
【0024】
上記のように、消去動作の実施回数によりプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリ部230のフラッシュメモリセル(C200)に選択的に印加しプログラム/消去動作を実施するので、図3に示すように、消去動作の実施回数に拘わらずプログラム状態のしきい値電圧と消去状態のしきい値電圧とを一定の目標電圧に維持することができる。
【0025】
上記のプログラム/消去特性の変化を補償できるプログラム/消去電圧のレベルは、数式的にまたは実験的に得ることができる。CHIプログラム時に低下したしきい値電圧だけプログラム電圧を増加させると、一定のプログラム特性を得ることができる。FN・トンネリングを利用した消去動作の場合では、実験を通じても補償のためのプログラム/消去電圧のレベルを得ることができる。
【0026】
一方、フラッシュメモリの場合、過度消去が生じることを防ぐために、消去動作を行った後にポストプログラムを実施するが、このとき消去特性よりは、ポストプログラム特性とレファレンスセルのしきい値電圧との関係を考慮しなければならない場合がもっと多い。したがって、このような場合は、正常のプログラムとポストプログラムとの二つのプログラム特性のみを補償できる値を予め知って置けば良い。このような方法を通じ、消去動作の実施回数による補償電圧のレベルを決定することができる。
【0027】
一方、チップ動作においては、チップの全てのセルを同時にプログラムし、また同時に消去するのではなく、プログラム動作はセクター内で部分的に実施され、消去動作はセクターで全体として実施されるので、消去回数に基づきプログラム/消去特性の変化を分析するのがより一層正確である。
【0028】
上記のプログラム/消去電圧供給回路は、FN・トンネリング消去/CHIプログラム動作にのみならず、FN・トンネリングにより消去動作およびプログラム動作が行われる場合においても適用可能である。
【0029】
【発明の効果】
以上詳述したように、本発明は、消去動作回数によりフローティング・ゲートに残留する電子の増加分だけプログラム/消去電圧を補償することにより、一定のプログラム/消去特性を維持し回路の信頼度を向上することができる。また、一定のプログラム/消去特性を維持することで、マルチレベルのフラッシュメモリ素子の設計が容易となる。
【図面の簡単な説明】
【図1】従来技術において、プログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。
【図2】本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路を説明するためのブロック図である。
【図3】本発明において、プログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。
【符号の説明】
210 プログラム/消去電圧レベル決定部
211 消去動作センシング部
212 消去回数カウント部
213 消去回数記憶部
214 しきい値電圧特性判断部
220 プログラム/消去電圧発生部
221 電圧生成部
222 電圧選択部
230 フラッシュメモリ部
C200 フラッシュメモリセル
【発明の属する技術分野】
本発明は、フラッシュメモリ素子のプログラム/消去電圧供給回路に係り、特に反復的な消去動作によるプログラム/消去特性の変化に拘わらずプログラム/消去動作が正常に行われるようにするフラッシュメモリ素子のプログラム/消去電圧供給回路に関する。
【0002】
【従来の技術】
一般に、フラッシュメモリのプログラム動作は、FN・トンネリング(Fowler−Nordheim Tunneling)やチャンネル・ホット・キャリア・インジェクション(Channel Hot Carrier Injection;CHI)を介して行われ、消去動作は、FN・トンネリングを介して行われる。このように、CHIを利用してプログラム動作を行い、またFN・トンネリングを利用して消去動作を行う場合、初期においてしきい値電圧は、正常的に、プログラム動作により目標の電圧まで上昇したり、消去動作により目標の電圧まで下降する。
【0003】
ところが、フラッシュメモリは、プログラム動作と消去動作とが繰り返し実施される過程において、フローティング・ゲート(floating gate)の内部またはシリコンと酸化膜との界面に存在する格子欠陥などに捕捉される電子が発生する。このように、フローティング・ゲートや格子欠陥などに捕捉されたそれぞれの電子は消去動作を実施されてもバルク(bulk)に完全に放出されないため、プログラム/消去動作を実施するほど捕捉される電子数が増加し、消去動作後のしきい値電圧は目標の電圧に比べ少しずつ上昇したり、プログラム動作後のしきい値電圧は目標の電圧より少しずつ低下する。
【0004】
図1は従来技術におけるプログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。同図1を参照すれば、FN・トンネリングを利用して消去動作を実施する場合、フローティング・ゲートや格子欠陥に残留する電子により、しきい値電圧は、正常の消去しきい値電圧より高くなり、消去動作が実施されるほどより一層上昇する。
【0005】
一方、プログラム方法の一つであるCHIを利用したプログラムの場合、プログラムされる度合はIg(ゲート電流)に比例し、このIgはVfg(Floatinggate voltage)、Vd(Drain voltage)などの値により決定される。ところで、プログラム/消去動作が繰り返し実施されると、フローティング・ゲートに残留する電子数が少しずつ増加し、コントロールゲートに印加される電圧を相殺してしまい、その結果Vfgが減少する効果が生じ、プログラムされる度合が少しずつ低下する。これにより、Vcg(Control gate voltage)を一定に維持した状態でプログラム動作を継続的に実施すると、プログラム動作を行った後のしきい値電圧は目標の電圧より少しずつ低下する。
【0006】
これにより、回路設計時に消去動作によるプログラム/消去特性の変化を考慮しレファレンスセル(reference cell)のしきい値電圧と動作セルのしきい値電圧との間のセンシングマージン(sensing margin)を十分に確保することで、一定の回数(例えば、10万回)までは正常的なセンシングが行われるようにする。しかしながら、プログラム/消去動作を1万回程度行った場合、しきい値電圧は、プログラム動作を実施しても目標の電圧にまで上昇せず、消去動作を実施しても目標の電圧にまで低下しない。
【0007】
また、フラッシュメモリセルのプログラム/消去状態を読み出すためのセンス・アンプ(sense amp)および基準電圧と、レファレンスセルのしきい値電圧とフラッシュメモリセルにて印加される電圧とは固定されているので、プログラム/消去動作が特定回数以上に繰り返し実施された後は、正常的なセンシング結果を期待できず、一つのフラッシュメモリセルに一つ以上のしきい値電圧が定義されるマルチレベルセルの場合においては、より一層期待できない。
【0008】
上記のように、従来技術はしきい値電圧の変化を予め考慮し、プログラムしきい値電圧の分布と消去しきい値電圧の分布との間の間隔が十分となるように駆動電圧を決定することにより、別の回路上の設定変更をせずにセル特性上の限界点までの寿命のみを保障する。このため、マルチレベルセルの場合では、しきい値電圧分布の間のマージンが一層劣悪し寿命が更に短縮するという問題点が生じる。
【0009】
【発明が解決しようとする課題】
従って、本発明は、所定の回数以上にプログラム/消去動作が繰り返し行われるときに発生し始めるプログラム/消去特性の変化を考慮し、消去動作の実施回数によりプログラム/消去特性変化を相殺できるレベルの電圧をプログラム/消去動作時にプログラム/消去電圧として供給することにより、プログラム/消去特性変化に拘わらずプルグラム/消去動作を正常的に行うことができ、回路の信頼度および素子の寿命を向上させることのできるフラッシュメモリ素子のプログラム/消去電圧供給回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路は、消去動作の実施回数をカウントし、消去動作により変化するプログラム/消去特性を補償するために、消去動作の実施回数によりフラッシュメモリセルに供給されるプログラム/消去電圧のレベルを決定するためのプログラム/消去電圧レベル決定部と、様々なレベルの電圧を発生させ、プログラム/消去電圧レベル決定部の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリセルのプログラム/消去電圧として供給するためのプログラム/消去電圧発生部とを含むことを特徴とする。
【0011】
消去電圧レベル決定部は、フラッシュメモリセルの消去動作が行われているかどうかを感知(sensing)するための動作センシング部と、消去動作の実施回数を記憶するための消去回数記憶部と、消去動作センシング部の信号により消去回数記憶部に記憶された消去回数を増加させ、消去回数記憶部に再記憶させる消去回数カウント部と、該消去回数カウント部の消去回数にてプログラム/消去特性変化の度合を判断しプログラム/消去電圧のレベルを決定するためのしきい値電圧特性判断部とを含むことを特徴とする。
【0012】
前記消去回数記憶部はセルのセクター毎に備えられ、消去回数をセクター毎に別途記憶し、しきい値電圧特性判断部はセクター毎に別途記憶された消去回数によりプログラム/消去動作の特性変化をセクター別に判断することを特徴とする。この際、消去回数記憶部は、電源供給が中断された後においても、消去実施回数を記憶できるようにフラッシュメモリセルからなることを特徴とする。一方、消去回数記憶部に記憶された消去回数は、フラッシュメモリセルの消去動作時に消去され、消去回数カウント部で増加された消去回数はフラッシュメモリセルのプログラム動作時に再記憶されることを特徴とする。
【0013】
また、プログラム/消去電圧発生部は、プログラム/消去動作時に必要な高電圧および低電圧とを生成する電圧生成部と、電圧生成部から発生した電圧にて様々なレベルの電圧を生成し、プログラム/消去電圧レベル決定部の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリセルのプログラム/消去電圧として印加する電圧選択部とを含むことを特徴とする。
【0014】
【発明の実施の形態】
以下、添付図を参照して本発明の好適な実施例を説明する。しかしながら、本発明は以下で開示される実施例に限られるものではなく、互いに異なる様々な形態として具現でき、ただ本実施例は本発明の開示が完全となるようにし、通常の知識を有する者に本発明の範疇を完全に理解させるために提供されるものである。一方、図面上において、同一の符号は同一の要素を示す。
【0015】
図2は本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路を説明するためのブロック図である。同図を参照すると、本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路は、多数のフラッシュメモリセル(図面では、便宜上1個のみを表示する;C200))からなるフラッシュメモリ部230に供給するプログラムまたは消去電圧のレベルを決定するためのプログラム/消去電圧レベル決定部210と、フラッシュメモリ部230に供給するプログラムまたは消去電圧を生成するプログラム/消去電圧発生部220とを含んでなる。
【0016】
より詳細に説明すると、プログラム/消去電圧レベル決定部210は、以前まで行われた全ての消去動作の実施回数をカウントしながら記憶し、消去動作により変化するプログラム/消去特性を補償しプログラム/消去動作時にしきい値電圧が目標の電圧になれるように、消去動作の実施回数によりフラッシュメモリセルに供給されるプログラム/消去電圧のレベルを決定する。一方、プログラム/消去電圧発生部220はプログラムまたは消去動作に必要な様々なレベルの電圧を発生させ、プログラム/消去電圧レベル決定部210の信号により様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリ部230に供給する。
【0017】
前記プログラム/消去電圧レベル決定部210は、消去動作センシング部211と、消去回数記憶部213と、消去回数カウント部212と、しきい値電圧特性判断部214とを含んでなる。
【0018】
このうち、消去動作センシング部211は、消去信号によりフラッシュメモリセル(C200)の消去動作が実施されているかどうかを感知し、消去回数記憶部213は、以前まで行われた全ての消去動作の回数を記憶する。消去回数記憶部213は電源の供給が中断されても消去回数を記憶できるメモリ手段からなり、好ましくはフラッシュメモリを用いて具現するのが容易である。メモリのビット数は記憶しようとする消去実施回数により決定され、例えば消去動作が10万回実施されるまでの消去回数を記憶するには、メモリのビット数を17ビット(217)に設定すれば良い。消去動作はセクター別に実施されるので、消去回数記憶部213を各セクター別毎に設け消去実施回数をセクター別に記憶する。
【0019】
消去回数カウント部212は、消去動作が行われると消去動作センシング部211の信号により消去回数記憶部213に記憶された消去回数を増加させ、増加された消去回数を消去回数記憶部213に再記憶する。実際の動作では、フラッシュメモリセルが消去される間、消去回数記憶部213に記憶された消去回数を消去し、以降、ポストプログラムを実施する間、以前回数より一つ増加した回数を消去回数記憶部213にプログラムすれば良い。
【0020】
しきい値電圧特性判断部214は、消去回数カウント部212から生成された増加消去回数により予め設定された条件にてプログラム/消去動作時にフラッシュメモリセル(C200)に印加するプログラム/消去電圧のレベルを決定する。例えば、消去動作が1000〜2000回行われた状態を第1の状態、2000〜3000回行われた状態を第2の状態、3000〜4000回行われた状態を第3の状態として分けられるように、消去動作の実施回数により状態を区分し、消去動作の実施回数によるプログラム/消去動作の特性変化に対するデータに基づきフラッシュメモリセル(C200)に印加するプログラム/消去電圧のレベルを各状態毎に別々に設定して置く。上記のように、プログラム/消去電圧のレベルを設定して置いた状態で、しきい値電圧特性判断部214は消去回数カウント部212から生成された増加消去回数によりプログラム/消去動作の特性変化によるフラッシュメモリセル(C200)のしきい値電圧の特性変化を予測/判断し、プログラム/消去動作時にフラッシュメモリセル(C200)に印加するプログラム/消去電圧のレベルを決定する。
【0021】
一方、プログラム/消去電圧発生部220は、電圧生成部221と電圧選択部222とを含んでなる。電圧生成部221はプログラム/消去動作時に必要な高電圧および低電圧を生成する。電圧選択部222は電圧生成部221から発生した電圧にて様々なレベルの電圧を生成し、プログラム/消去電圧レベル決定部210の信号により前記様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧を選択しフラッシュメモリセルのプログラム/消去電圧として印加する。
【0022】
上記の構成からなるプログラム/消去電圧供給回路を利用し、継続的な消去動作によりフラッシュメモリセル(C200)のプログラム/消去特性が変化しても、プログラム/消去動作時にプログラム/消去特性変化を補償できるレベル(例えばより高い電圧レベル)の電圧をプログラム/消去電圧として印加することにより、プログラム/消去特性変化に拘わらずフラッシュメモリセルのしきい値電圧が目標の電圧となるようにプログラム/消去動作を行うことができる。
【0023】
図3は、本発明において、プログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。
【0024】
上記のように、消去動作の実施回数によりプログラム/消去特性変化を補償できるレベルの電圧をフラッシュメモリ部230のフラッシュメモリセル(C200)に選択的に印加しプログラム/消去動作を実施するので、図3に示すように、消去動作の実施回数に拘わらずプログラム状態のしきい値電圧と消去状態のしきい値電圧とを一定の目標電圧に維持することができる。
【0025】
上記のプログラム/消去特性の変化を補償できるプログラム/消去電圧のレベルは、数式的にまたは実験的に得ることができる。CHIプログラム時に低下したしきい値電圧だけプログラム電圧を増加させると、一定のプログラム特性を得ることができる。FN・トンネリングを利用した消去動作の場合では、実験を通じても補償のためのプログラム/消去電圧のレベルを得ることができる。
【0026】
一方、フラッシュメモリの場合、過度消去が生じることを防ぐために、消去動作を行った後にポストプログラムを実施するが、このとき消去特性よりは、ポストプログラム特性とレファレンスセルのしきい値電圧との関係を考慮しなければならない場合がもっと多い。したがって、このような場合は、正常のプログラムとポストプログラムとの二つのプログラム特性のみを補償できる値を予め知って置けば良い。このような方法を通じ、消去動作の実施回数による補償電圧のレベルを決定することができる。
【0027】
一方、チップ動作においては、チップの全てのセルを同時にプログラムし、また同時に消去するのではなく、プログラム動作はセクター内で部分的に実施され、消去動作はセクターで全体として実施されるので、消去回数に基づきプログラム/消去特性の変化を分析するのがより一層正確である。
【0028】
上記のプログラム/消去電圧供給回路は、FN・トンネリング消去/CHIプログラム動作にのみならず、FN・トンネリングにより消去動作およびプログラム動作が行われる場合においても適用可能である。
【0029】
【発明の効果】
以上詳述したように、本発明は、消去動作回数によりフローティング・ゲートに残留する電子の増加分だけプログラム/消去電圧を補償することにより、一定のプログラム/消去特性を維持し回路の信頼度を向上することができる。また、一定のプログラム/消去特性を維持することで、マルチレベルのフラッシュメモリ素子の設計が容易となる。
【図面の簡単な説明】
【図1】従来技術において、プログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。
【図2】本発明に係るフラッシュメモリ素子のプログラム/消去電圧供給回路を説明するためのブロック図である。
【図3】本発明において、プログラム/消去回数によるしきい値電圧の変化を示すための特性グラフである。
【符号の説明】
210 プログラム/消去電圧レベル決定部
211 消去動作センシング部
212 消去回数カウント部
213 消去回数記憶部
214 しきい値電圧特性判断部
220 プログラム/消去電圧発生部
221 電圧生成部
222 電圧選択部
230 フラッシュメモリ部
C200 フラッシュメモリセル
Claims (6)
- 消去動作の実施回数をカウントし、前記消去動作により変化するプログラム/消去特性を補償するために、前記消去動作の総実施回数によりフラッシュメモリセル(flash memory cell)に供給されるプログラム/消去電圧のレベルを決定するためのプログラム/消去電圧レベル決定部と、
様々なレベルの電圧を発生させ、前記プログラム/消去電圧レベル決定部の信号により、前記様々なレベルの電圧中から前記プログラム/消去特性変化を補償できるレベルの電圧を、フラッシュメモリセルのプログラム/消去電圧として供給するためのプログラム/消去電圧発生部と、
を含むことを特徴とするフラッシュメモリ素子のプログラム/消去電圧供給回路。 - 前記消去電圧レベル決定部は、フラッシュメモリセルの消去動作が実施されているかどうかを感知(sensing)するための消去動作センシング部と、
前記消去動作の実施回数を記憶するための消去回数記憶部と、
前記消去動作センシング部の信号により前記消去回数記憶部に記憶された消去回数を増加させ、前記消去回数記憶部に再記憶させる消去回数カウント部と、
前記消去回数カウント部の消去回数にてプログラム/消去特性の変化の度合を判断し前記プログラム/消去電圧のレベルを決定するためのしきい値電圧特性判断部と、
を含むことを特徴とする請求項1記載のフラッシュメモリ素子のプログラム/消去電圧供給回路。 - 前記消去回数記憶部は、電源供給が中断された後においても、前記消去実施回数を記憶できるようにするフラッシュメモリセルからなることを特徴とする請求項2記載のフラッシュメモリ素子のプログラム/消去電圧供給回路。
- 前記消去回数記憶部は、セルのセクター毎に備えられ、消去回数をセクター毎に別途記憶し、前記しきい値電圧特性判断部は、前記セクター毎に別途記憶された前記消去回数によりプログラム/消去動作の特性変化をセクター別に判断することを特徴とする請求項2記載のフラッシュメモリ素子のプログラム/消去電圧供給回路。
- 前記消去回数記憶部に記憶された前記消去回数は、フラッシュメモリセルの消去動作時に消去され、前記消去回数カウント部において増加した消去回数は、前記フラッシュメモリセルのプログラム動作時に再記憶されることを特徴とする請求項2〜請求項4のいずれかに記載のフラッシュメモリ素子のプログラム/消去電圧供給回路。
- 前記プログラム/消去電圧発生部と、
前記プログラム/消去動作時に必要な高電圧および低電圧とを生成する電圧生成部と、
前記電圧生成部から発生した電圧にて様々なレベルの電圧を生成し、プログラム/消去電圧レベル決定部の信号により前記様々なレベルの電圧からプログラム/消去特性変化を補償できるレベルの電圧を前記フラッシュメモリセルのプログラム/消去電圧として印加する電圧選択部と、
を含むことを特徴とする請求項1記載のフラッシュメモリ素子のプログラム/消去電圧供給回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020042171A KR100550789B1 (ko) | 2002-07-18 | 2002-07-18 | 플래시 메모리 소자의 프로그램/소거 전압 공급 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004055110A true JP2004055110A (ja) | 2004-02-19 |
Family
ID=30439344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002369693A Pending JP2004055110A (ja) | 2002-07-18 | 2002-12-20 | フラッシュメモリ素子のプログラム/消去電圧供給回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040015649A1 (ja) |
JP (1) | JP2004055110A (ja) |
KR (1) | KR100550789B1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003401A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | メモリシステムの動作方法並びにそれを含むメモリシステム及びメモリカード |
US7929350B2 (en) | 2008-09-16 | 2011-04-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, operating method thereof, and memory system including the same |
US8295084B2 (en) | 2009-06-15 | 2012-10-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and related programming method |
JP2013062022A (ja) * | 2008-05-23 | 2013-04-04 | Sk Hynix Inc | 不揮発性メモリ装置のプログラム方法 |
JP2015079495A (ja) * | 2011-07-22 | 2015-04-23 | フュージョン−アイオー・インコーポレーテッド | ソリッドステート記憶媒体に関する設定パラメーターを判定するための装置、システム、及び方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007280443A (ja) * | 2006-04-03 | 2007-10-25 | Fuji Xerox Co Ltd | データ処理装置およびデータ処理方法とプログラム |
JP2008047273A (ja) | 2006-07-20 | 2008-02-28 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
KR100830575B1 (ko) | 2006-09-26 | 2008-05-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법 |
KR100909961B1 (ko) | 2006-10-10 | 2009-07-29 | 삼성전자주식회사 | 프로그램 전압 발생 회로 및 방법, 그리고 이를 이용한불휘발성 메모리 장치 |
KR100843037B1 (ko) | 2007-03-27 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이의 소거 방법 |
KR100933857B1 (ko) * | 2007-11-09 | 2009-12-24 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
KR101437102B1 (ko) | 2008-01-08 | 2014-09-05 | 삼성전자주식회사 | 메모리 장치 및 멀티 비트 셀 특성 추정 방법 |
KR100938093B1 (ko) * | 2008-03-14 | 2010-01-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 그 동작 방법 |
JP2009266349A (ja) | 2008-04-28 | 2009-11-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8560762B2 (en) * | 2008-06-25 | 2013-10-15 | Microsoft Corporation | Limited memory power |
KR101541442B1 (ko) * | 2008-11-04 | 2015-08-03 | 삼성전자주식회사 | 메모리 및 프로세서를 포함하는 컴퓨팅 시스템 |
KR101099982B1 (ko) * | 2008-11-14 | 2011-12-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 동작 방법 |
US8374036B2 (en) | 2008-11-14 | 2013-02-12 | Hynix Semiconductor Inc. | Method of operating nonvolatile memory device |
KR101655306B1 (ko) * | 2010-02-24 | 2016-09-07 | 삼성전자주식회사 | 메모리 시스템 및 그것의 액세스 방법 |
KR102031742B1 (ko) * | 2012-11-01 | 2019-10-14 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3536987A (en) * | 1968-09-20 | 1970-10-27 | Raytheon Co | Current regulated power supply having amplifier breakdown prevention diode |
US5661685A (en) * | 1995-09-25 | 1997-08-26 | Xilinx, Inc. | Programmable logic device with configurable power supply |
JP2917924B2 (ja) * | 1996-07-30 | 1999-07-12 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
JP4132323B2 (ja) * | 1998-12-17 | 2008-08-13 | 富士通株式会社 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の内部動作方法 |
JP2000260191A (ja) * | 1999-03-11 | 2000-09-22 | Matsushita Electric Ind Co Ltd | 半導体メモリへのデータ書き込み及び消去方法 |
JP2000285688A (ja) * | 1999-04-01 | 2000-10-13 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4052857B2 (ja) * | 2002-03-18 | 2008-02-27 | 株式会社日立製作所 | 不揮発性半導体メモリアレイ及び該メモリアレイリード方法 |
-
2002
- 2002-07-18 KR KR1020020042171A patent/KR100550789B1/ko not_active IP Right Cessation
- 2002-12-18 US US10/321,726 patent/US20040015649A1/en not_active Abandoned
- 2002-12-20 JP JP2002369693A patent/JP2004055110A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062022A (ja) * | 2008-05-23 | 2013-04-04 | Sk Hynix Inc | 不揮発性メモリ装置のプログラム方法 |
JP2010003401A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | メモリシステムの動作方法並びにそれを含むメモリシステム及びメモリカード |
US7929350B2 (en) | 2008-09-16 | 2011-04-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, operating method thereof, and memory system including the same |
US8149625B2 (en) | 2008-09-16 | 2012-04-03 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, operating method thereof, and memory system including the same |
US8295084B2 (en) | 2009-06-15 | 2012-10-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and related programming method |
JP2015079495A (ja) * | 2011-07-22 | 2015-04-23 | フュージョン−アイオー・インコーポレーテッド | ソリッドステート記憶媒体に関する設定パラメーターを判定するための装置、システム、及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040015649A1 (en) | 2004-01-22 |
KR20040008532A (ko) | 2004-01-31 |
KR100550789B1 (ko) | 2006-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004055110A (ja) | フラッシュメモリ素子のプログラム/消去電圧供給回路 | |
KR100851853B1 (ko) | 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법 | |
US20080055979A1 (en) | Method of monitoring an erase threshold voltage distribution in a nand flash memory device | |
US6788582B2 (en) | Non-volatile memory device with erase address register | |
KR100489421B1 (ko) | 플래시 eeprom의 프로그래밍 및 과다-소거 보정모드에서 비트라인 누설 전류를 억제하기위한 회로 적용 | |
US6515908B2 (en) | Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same | |
US6529413B2 (en) | Method for preventing over-erasing of memory cells and flash memory device using the same | |
KR100315321B1 (ko) | 불휘발성 반도체 메모리 장치 및 소거 검증 방법 | |
US20070036001A1 (en) | Floating-gate nonvolatile semiconductor memory device | |
US6314027B1 (en) | Flash memory device capable of preventing an over-erasure of flash memory cells and erase method thereof | |
US7924610B2 (en) | Method for conducting over-erase correction | |
US8493793B2 (en) | Nonvolatile memory device and erasure method thereof | |
JP2006085895A (ja) | 高い信頼度を有する不揮発性メモリ装置のプログラム方法 | |
JP2009070542A (ja) | フラッシュメモリ装置及び動作方法 | |
KR100967004B1 (ko) | 플래시 메모리 장치의 동작 제어 방법 | |
JP2007323716A (ja) | 半導体集積回路 | |
KR20080056970A (ko) | 소거된 셀의 산포를 개선할 수 있는 플래시 메모리 장치의소거 방법 | |
JP4870876B2 (ja) | 不揮発性半導体メモリ装置の消去方法 | |
US20080094923A1 (en) | Non-volatile memory device capable of reducing threshold voltage distribution | |
JP2006107711A (ja) | 不揮発性メモリ装置及びそれのための高速検証方法 | |
JP4270898B2 (ja) | 不揮発性半導体記憶装置 | |
CN108877863B (zh) | 快闪存储器存储装置及其操作方法 | |
US20050002239A1 (en) | Memory device with non-volatile reference memory cell trimming capabilities | |
JP3859448B2 (ja) | 不揮発性半導体メモリ装置およびその消去方法 | |
US5912844A (en) | Method for flash EEPROM data writing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |