KR100739266B1 - 난드형 플래시 메모리 소자의 소거 방법 - Google Patents

난드형 플래시 메모리 소자의 소거 방법 Download PDF

Info

Publication number
KR100739266B1
KR100739266B1 KR1020040038466A KR20040038466A KR100739266B1 KR 100739266 B1 KR100739266 B1 KR 100739266B1 KR 1020040038466 A KR1020040038466 A KR 1020040038466A KR 20040038466 A KR20040038466 A KR 20040038466A KR 100739266 B1 KR100739266 B1 KR 100739266B1
Authority
KR
South Korea
Prior art keywords
block
voltage
erase operation
high voltage
memory device
Prior art date
Application number
KR1020040038466A
Other languages
English (en)
Other versions
KR20050112989A (ko
Inventor
허현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040038466A priority Critical patent/KR100739266B1/ko
Publication of KR20050112989A publication Critical patent/KR20050112989A/ko
Application granted granted Critical
Publication of KR100739266B1 publication Critical patent/KR100739266B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 난드형 플래시 메모리 소자의 소거 방법에 관한 것으로, 블록 단위의 소거 동작 시 소거 동작이 진행되지 않는 블록에 연결된 블록 디코더용 고전압 트랜지스터의 소오스에 소정의 전압을 인가하여 게이트-소오스간 전압을 음으로 유지함으로써, 고전압 트랜지스터의 누설 전류를 감소시켜 소거 동작 시 발생되는 셀프 부스팅 효과를 정상적으로 유지하고 주변 블록의 소거 동작 시 선택되지 않은 블록에 소거 간섭(Disturbance) 효과가 발생되는 것을 억제할 수 있다.
난드플래시, 소거동작, 블록, 간섭

Description

난드형 플래시 메모리 소자의 소거 방법{Method of erasing data in a nand type flash memory device}
도 1은 일반적인 난드 플래시 메모리 소자의 프로그램/소거/독출 동작을 설명하기 위한 개념도이다.
도 2는 일반적인 난드 플래시 메모리 소자의 소거 동작을 보다 상세하기 설명하기 위한 개념도이다.
도 3은 소거 동작 시 인가되는 전압을 설명하기 위한 파형도이다.
도 4는 본 발명의 실시예에 따른 난드 플래시 메모리 소자의 소거 동작을 설명하기 위한 개념도이다.
도 5는 도 4에서 소거 동작 시 인가되는 전압을 설명하기 위한 파형도이다.
도 6은 글로벌 워드라인 전압의 차이에 따른 누설 전류량을 비교하기 위한 특성 그래프이다.
본 발명은 난드형 플래시 메모리 소자의 소거 방법에 관한 것으로, 특히 소거 동작 시 선택되지 않은 블록에 소거 간섭(Disturbance)이 발생되는 것을 방지하기 위한 난드형 플래시 메모리 소자의 소거 방법에 관한 것이다.
일반적으로 난드형 플래시 메모리 소자는 프로그램 동작이 페이지 단위로 이루어지고, 소거 동작이 블록 단위로 이루어진다. 한 개의 비트 단위로 동작하는 노어형 플래시 메모리 소자와는 달리 페이지 또는 블록 단위로 동작하므로 프로그램 또는 소거 시 가해지는 고전압 때문에, 직접적으로 소거/프로그램이 수행되지 않아야 하는 블록의 셀 영역이 영향을 받아 셀의 프로그램 상태가 일부 변하게 되는 현상이 나타나는데, 이러한 현상을 간섭(Disturbance)이라 한다. 이러한 간섭 현상을 최소화하기 위하여 난드형 플래시 메모리 소자에서는 셀프 부스팅(self-boosting) 현상을 이용한다.
도 1은 일반적인 난드 플래시 메모리 소자의 프로그램/소거/독출 동작을 설명하기 위한 개념도이다.
도 1을 참조하면, 난드 플래시 메모리 소자는 프로그램이나 소거 동작을 수행하지 않는 블록의 셀렉트 트랜지스터와 블록 디코더의 패스 트랜지스터로 사용되는 고전압 트랜지스터를 오프시켜 셀의 워드라인 또는 채널 영역을 외부와 고립시킴으로써, 프로그램 또는 소거 동작 시 인가되는 고전압에 의해 자체적으로 워드라인 또는 채널 영역의 전압을 상승시켜 간섭을 최소화한다.
이러한 셀프 부스팅 효과는 선택되지 않은 블록이 완벽하게 고립되어야 하는 데, 셀렉트 트랜지스터 또는 블록 디코더의 패스 트랜지스터에 누설 전류가 발생하면 워드라인 또는 채널 영역이 외부와 연결되어 전압이 하강하게 된다. 즉, 공정 이상 또는 고온의 환경에 의해 셀렉트 트랜지스터 또는 고전압 트랜지스터의 누설 전류량이 증가하게 되면 프로그램 및 소거 간섭에 의한 불량이 증가하게 된다. 그러나, 프로그램 동작 시에는 프로그램이 수행되는 동일 블록의 워드라인에 패드 전압(Pass voltage)이 인가되어 셀프-부스팅을 가속화시키기 때문에, 셀렉트 트랜지스터의 누설 전류에 의한 프로그램 간섭 현상보다는 블록 디코더의 고전압 트랜지스터의 누설 전류에 의한 소거 간섭 현상에 의하여 불량이 발생될 확률이 보다 더 높다.
도 2는 일반적인 난드 플래시 메모리 소자의 소거 동작을 보다 상세하기 설명하기 위한 개념도이다. 도 3은 소거 동작 시 인가되는 전압을 설명하기 위한 파형도이다.
도 2를 참조하면, 선택된 블록은 소거 동작이 시작되면 피웰(p-well)의 전압이 0V에서 20V로 상승하고, 동시에 블록 워드라인에 Vcc 전압이 인가되어 셀에 연결된 워드라인이 글로벌 워드라인(Global word line)과 연결된다. 즉, 피웰 의 전압에 의해 셀의 워드라인에 셀프-부스팅된 전압은 턴온된 고전압 트랜지스터를 통해 빠져나가게 되어 소거 동작이 이루어지게 된다.
이와는 다르게, 선택되지 않은 블록의 경우, 블록 워드라인이 접지(ground)에 연결되고 고전압 트랜지스터가 턴오프되어, 피월 전압 의해 셀프-부스팅된 전압이 그대로 셀의 워드라인에 인가되므로 소거동작이 발생하지 않는다.
그러나, 블록 워드라인에 연결된 고전압 트랜지스터의 누설 전류가 증가(예를 들면, 2pA/um 이상)하게 되면, 셀 워드라인에 부스팅된 전압이 낮아지게 되어 일부 셀에 저장된 데이터가 변경되는 간섭 현상이 발생된다.
소거 간섭은 고전압 트랜지스터의 문턱 전압을 충분히 높게 설계하거나 고전압 트랜지스터 자체의 누설 전류를 충분히 낮은 값으로 유지함으로써 해결될 수 있다. 하지만, 문턱 전압을 높게 설계할 경우 프로그램 동작 시 빠른 프로그램 속도를 얻기 위하여 펌프 회로에서 추가적인 전압을 생성해야 한다. 또한, 누설 전류를 낮추는 경우 높은 항복 전압 특성을 가져야하는 고전압 트랜지스터의 특성상 소거 간섭이 발생하지 않는 조건을 설정하기가 매우 어려운 문제점이 있다.
이에 대하여, 본 발명이 제시하는 난드형 플래시 메모리 소자의 소거 방법은 블록 단위의 소거 동작 시 소거 동작이 진행되지 않는 블록에 연결된 블록 디코더용 고전압 트랜지스터의 소오스에 소정의 전압을 인가하여 게이트-소오스간 전압을 음으로 유지함으로써, 고전압 트랜지스터의 누설 전류를 감소시켜 소거 동작 시 발생되는 셀프 부스팅 효과를 정상적으로 유지하고 주변 블록의 소거 동작 시 선택되지 않은 블록에 소거 간섭(Disturbance) 효과가 발생되는 것을 억제할 수 있다.
본 발명의 실시예에 따른 난드형 플래시 메모리 소자의 소거 방법은 블록 단 위의 소거 동작 시 소거 동작이 이루어지지 않는 블록에 연결된 블록 디코더용 고전압 트랜지스터의 게이트-소오스간 전압이 음으로 유지되도록, 고전압 트랜지스터의 소오스에 소정의 양전압을 인가하여 고전압 트랜지스터의 누설 전류량을 최소화한다.
상기에서, 양전압이 소거 동작이 이루어지는 블록에 연결된 블록 디코더용 고전압 트랜지스터의 소오스에도 인가되는 경우, 소거될 셀의 워드라인 전압이 상승하는 것을 고려하여 양전압의 전위를 조절한다.
고전압 트랜지스터의 소오스에는 0V 내지 1V의 전압이 인가되는 것이 바람직하다.
소거 동작 시 고전압 트랜지스터의 소오스로 인가되는 양전압을 셀이 형성된 피웰에 인가되는 전압보다 먼저 인가하고 늦게 디스챠지하여, 전압의 라이징 타임에 따른 셀의 프로그램 상태 변화를 최소화한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 4는 본 발명의 실시예에 따른 난드 플래시 메모리 소자의 소거 동작을 설 명하기 위한 개념도이다. 도 5는 도 4에서 소거 동작 시 인가되는 전압을 설명하기 위한 파형도이다.
도 4 및 도 5를 참조하면, 본 발명에서는 소거 동작 시 인가되는 전압 조건은 종래와 동일하지만, 소거가 진행되지 않는 블록에 연결된 블록 디코더의 고전압 트랜지스터의 소오스(글로벌 워드라인; GWL)에 0V보다 높고 1V보다 낮은 전압을 인가하여 게이트-소오스간 전압을 음으로 유지한다. 이렇게 고전압 트랜지스터의 소오스에 소정의 전압을 인가하여 게이트-소오스간 전압으로 음으로 유지하면, 고전압 트랜지스터의 문턱 전압을 글로벌 워드라인에 인가한 전압만큼 이동시킨 것과 동일한 효과를 얻을 수 있다.
이렇게 고전압 트랜지스터의 문턱 전압이 이동(상승)하면 누설 전류의 양은 그만큼 작아진다. 이는 도 6의 특성 그래프에서 확인할 수 있다. 글로벌 워드라인의 전압이 0V인 종래 기술의 경우에는 누설 전류가 10-10A 정도였으나, 글로벌 워드라인의 전압이 0V 내지 1V인 본 발명의 경우에는 누설 전류가 10-12A 정도로 크게 낮아지는 것을 알 수 있다.
고전압 트랜지스터의 누설 전류가 크게 감소함에 따라, 소거되지 않는 블록의 워드라인에서 셀프-부스팅에 의해 높아진 워드라인 전압(W/L)이 낮아지지 않고 그대로 유지되고, 이를 통해 소거 간섭 현상이 발생되는 것을 억제할 수 있다.
하지만, 글로벌 워드라인(GWL)의 전압을 상승사킬 경우, 상승된 글로벌 워드라인(GWL)의 전압은 소거되는 블록으로도 인가되기 때문에 소거될 셀의 워드라인 전압도 상승하게 된다. 이로 인해, 소거될 셀의 소거 전압이 낮아지게 되고 소거 시간이 길어지게 되므로, 이를 고려하여 글로벌 워드라인에 인가할 전압을 조절하는 것이 중요하다.
한편, 각각의 전압을 인가하고 디스챠지함에 있어서, 전압의 라이징 타임에 따른 셀의 프로그램 상태 변화를 최소화하기 위하여, 글로벌 워드라인(GWL) 전압은 피-웰에 인가되는 전압보다 일찍 인가되고 늦게 디스챠지되는 것이 바람직하다.
상술한 바와 같이, 본 발명은 블록 단위의 소거 동작 시 소거 동작이 진행되지 않는 블록에 연결된 블록 디코더용 고전압 트랜지스터의 소오스에 소정의 전압을 인가하여 게이트-소오스간 전압을 음으로 유지함으로써, 고전압 트랜지스터의 누설 전류를 감소시켜 소거 동작 시 발생되는 셀프 부스팅 효과를 정상적으로 유지하고 주변 블록의 소거 동작 시 선택되지 않은 블록에 소거 간섭(Disturbance) 효과가 발생되는 것을 억제할 수 있다.

Claims (4)

  1. 난드형 플래시 메모리 소자에서 블록 단위의 소거 동작 시 상기 소거 동작이 이루어지지 않는 블록에 연결된 블록 디코더용 고전압 트랜지스터의 게이트-소오스간 전압이 음으로 유지되도록, 상기 고전압 트랜지스터의 소오스에 양전압을 인가하여 상기 고전압 트랜지스터의 누설 전류량을 최소화하는 난드형 플래시 메모리 소자의 소거 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 고전압 트랜지스터의 소오스에 0V보다는 높고 1V보다는 낮은 전압이 인가되는 난드형 플래시 메모리 소자의 소거 방법.
  4. 제 1 항에 있어서,
    상기 소거 동작 시 상기 고전압 트랜지스터의 소오스로 인가되는 상기 양전압을 셀이 형성된 피웰에 인가되는 전압보다 먼저 인가하고 늦게 디스챠지하여, 전압의 라이징 타임에 따른 셀의 프로그램 상태 변화를 최소화하는 난드형 플래시 메모리 소자의 소거 방법.
KR1020040038466A 2004-05-28 2004-05-28 난드형 플래시 메모리 소자의 소거 방법 KR100739266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038466A KR100739266B1 (ko) 2004-05-28 2004-05-28 난드형 플래시 메모리 소자의 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038466A KR100739266B1 (ko) 2004-05-28 2004-05-28 난드형 플래시 메모리 소자의 소거 방법

Publications (2)

Publication Number Publication Date
KR20050112989A KR20050112989A (ko) 2005-12-01
KR100739266B1 true KR100739266B1 (ko) 2007-07-12

Family

ID=37287778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038466A KR100739266B1 (ko) 2004-05-28 2004-05-28 난드형 플래시 메모리 소자의 소거 방법

Country Status (1)

Country Link
KR (1) KR100739266B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909627B1 (ko) * 2007-10-10 2009-07-27 주식회사 하이닉스반도체 플래시 메모리소자
KR100909626B1 (ko) * 2007-10-10 2009-07-27 주식회사 하이닉스반도체 플래시 메모리소자
KR101491829B1 (ko) * 2008-08-14 2015-02-12 삼성전자주식회사 읽기 디스터번스를 방지하는 메모리 장치 및 그 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050086298A (ko) * 2004-02-25 2005-08-30 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050086298A (ko) * 2004-02-25 2005-08-30 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 방법

Also Published As

Publication number Publication date
KR20050112989A (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100781041B1 (ko) 플래시 메모리 장치 및 그 소거 동작 제어 방법
US7724577B2 (en) NAND with back biased operation
KR101301140B1 (ko) 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법
US7142460B2 (en) Flash memory device with improved pre-program function and method for controlling pre-program operation therein
KR100761470B1 (ko) 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR101089967B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
US20060250850A1 (en) Flash Memory Device and Method of Programming the Same
KR100922977B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
JP5598686B2 (ja) メモリ消去方法及び装置
JP2007272952A (ja) 半導体記憶装置
JP2009026447A (ja) 選択トランジスタをプログラムするメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
KR100769490B1 (ko) 부동 게이트를 이용한 반도체 불휘발성 메모리
KR100559715B1 (ko) 낸드 플래시 메모리 소자의 소거 방법
JP6492202B1 (ja) 半導体記憶装置および消去方法
KR20090110603A (ko) 플래시 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
JP3974778B2 (ja) 不揮発性半導体メモリ装置およびそのデータ消去方法
JP2007305204A (ja) 不揮発性半導体記憶装置
KR100784863B1 (ko) 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것의 프로그램 방법
JP2007323760A (ja) 不揮発性半導体記憶装置及びそのテスト方法
KR100739266B1 (ko) 난드형 플래시 메모리 소자의 소거 방법
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR20050116413A (ko) 불휘발성 반도체 메모리 장치에서의 고전압 발생회로
KR100843004B1 (ko) 플래쉬 메모리 소자 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee