KR100843004B1 - 플래쉬 메모리 소자 및 그 구동 방법 - Google Patents

플래쉬 메모리 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR100843004B1
KR100843004B1 KR1020060033997A KR20060033997A KR100843004B1 KR 100843004 B1 KR100843004 B1 KR 100843004B1 KR 1020060033997 A KR1020060033997 A KR 1020060033997A KR 20060033997 A KR20060033997 A KR 20060033997A KR 100843004 B1 KR100843004 B1 KR 100843004B1
Authority
KR
South Korea
Prior art keywords
group
address
block address
program
block
Prior art date
Application number
KR1020060033997A
Other languages
English (en)
Other versions
KR20070102178A (ko
Inventor
노금환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060033997A priority Critical patent/KR100843004B1/ko
Publication of KR20070102178A publication Critical patent/KR20070102178A/ko
Application granted granted Critical
Publication of KR100843004B1 publication Critical patent/KR100843004B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자 및 그 구동 방법에 관한 것으로, 사용 빈도가 높은 제 1 그룹과 사용 빈도가 낮은 제 2 그룹으로 그룹핑된 다수의 메모리 셀 블럭; 프로그램시 프로그램 전압을 생성하기 위한 고전압 발생기; 상기 프로그램을 위해 선택된 블록 어드레스가 상기 제 1 그룹 및 제 2 그룹중 어느 그룹에 속하는지를 판단하고, 그 결과에 따라 제어 신호를 출력하기 위한 어드레스 비교기; 상기 제 1 및 제 2 제어 신호에 따라 상기 고전압 발생기로부터 생성된 프로그램 전압을 조절하기 위한 고전압 제어기; 및 상기 고전압 제어기를 통해 조절된 전압을 상기 선택된 블럭 어드레스의 선택된 셀에 인가하기 위한 로우 디코더를 포함하여 사용 빈도가 높은 블럭 그룹과 사용 빈도가 낮은 블럭 그룹의 프로그램시 ISPP 시작 바이어스를 다르게 인가함으로써 사용 빈도가 높은 블럭의 사이클링에 의한 오버 프로그램 페일을 줄일 있으며, 상대적으로 사용 빈도가 낮고 사이클링 열화가 일어나기 어려운 블럭은 프로그램 속도를 높일 수 있는 플래쉬 메모리 소자 및 그 구동 방법이 제시된다.
오버 프로그램, 사용 빈도, 그룹핑, 블럭 어드레스

Description

플래쉬 메모리 소자 및 그 구동 방법{Flash memory device and method of operating the same}
도 1은 일반적인 NAND형 플래쉬 메모리 소자의 프로그램 방법을 설명하기 위한 개략도.
도 2는 일반적인 NAND형 플래쉬 메모리 소자의 소거 방법을 설명하기 위한 개략도.
도 3은 NAND형 플래쉬 메모리 소자의 사이클링에 의한 프로그램 및 소거 문턱 전압 변화를 도시한 그래프.
도 4는 NAND형 플래쉬 메모리 소자의 사이클링에 의해 오버 프로그램이 발생한 셀 블럭의 프로그램 문턱 전압 분포를 도시한 그래프.
도 5는 본 발명의 일 실시 예에 따른 NAND형 플래쉬 메모리 소자의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
210 : 제 1 그룹 블럭 220 : 제 2 그룹 블럭
230 : 고전압 발생기 240 : 고전압 제어기
250 : 어드레스 비교기 260 : 로우 디코더
본 발명은 플래쉬 메모리 소자에 관한 것으로, 특히 사용 빈도가 높은 블럭과 사용 빈도가 낮은 블럭의 ISPP(Icremental Step Pulse Program) 시작 바이어스를 다르게 인가하여 사이클링 열화가 일어나기 쉬운 블럭의 오버 프로그램 페일을 줄일 수 있는 플래쉬 메모리 소자 및 그 구동 방법에 관한 것이다.
NAND형 플래쉬 메모리 소자는 노트북(Notebook), PDA, 휴대용 전화기(Cellular Phone) 등의 포터블 전자 시스템(Portable elecronics)과 컴퓨터 바이오스(Computer BIOS), 프린터(Printer), USB 드라이버(USB Driver)와 같이 그 사용 범위가 점점더 확대되고 있다.
NAND형 플래쉬 메모리 소자는 다수의 셀 블럭을 포함하여 구성되는데, 하나의 셀 블럭은 도 1에 도시된 바와 같이 데이터를 저장하기 위한 다수의 셀이 직렬 연결된 셀 스트링(101 및 102), 셀 스트링(101 및 102)과 드레인 및 셀 스트링(101 및 102)과 소오스 사이에 각각 드레인 선택 트랜지스터(110) 및 소오스 선택 트랜지스터(120)를 포함하여 구성된다. 여기서, 셀 스트링(101 및 102)은 비트라인(BL)의 수만큼 구성되며, 이에 따라 드레인 선택 트랜지스터(110) 및 소오스 선택 트랜지스터(120)도 그만큼 구성된다. 또한, 셀의 소정 동작을 위해서 워드라인(WL)을 통해 셀 게이트로 소정의 바이어스가 인가되며, 비트라인(BL)을 통해 드레인에 소 정의 바이어스가 인가되고, 공통 소오스 라인(CSL)을 통해 소오스에 소정의 바이어스가 인가된다. 한편, NAND형 플래쉬 메모리 소자의 셀은 반도체 기판 상부의 소정 영역에 터널 산화막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 게이트가 형성되고, 게이트 양측에 접합부가 형성되어 구성된다.
상기와 같이 구성된 NAND형 플래쉬 메모리 소자의 선택된 셀(M11)을 프로그램하기 위해서는 선택된 워드라인(Selected WL)에 약 16∼19V 정도의 프로그램 전압을 ISPP(Icremental Step Pulse Program) 방식으로 인가하고, 선택되지 않은 워드라인(Pass WL)에 약 10V 정도의 패스 전압을 인가하며, 선택된 비트라인(Selected BL)에는 접지 전압(Vss)을 인가하고, 선택되지 않은 비트라인(Unselected BL)에는 전원 전압(Vcc)을 인가한다. 이때 드레인 선택 라인(DSL)에는 전원 전압(Vcc)을 인가하고, 소오스 선택 라인(SSL)에는 접지 전압(Vss)을 인가하고, 공통 소오스 라인(CSL)에는 전원 전압(Vcc)을 인가하며, 웰(Bulk)에는 접지 전압(Vss)을 인가한다. 이렇게 하면 셀의 문턱 전압은 약 1∼2.5V 사이에 분포되어 있으므로 스트링 전체의 셀이 온(on) 상태가 되고, 드레인 선택 라인(DSL)에 전원 전압(Vcc)이 인가되므로 드레인 선택 트랜지스터가 턴온되어 채널에서의 전압은 비트라인 전압인 0V를 유지하게 된다. 따라서, 프로그램하려는 셀에는 프로그램 전압이 모두 걸려 프로그램 동작이 일어나게 된다. 한편, 소거 동작은 도 2에 도시된 바와 같이 트리플 P웰에 약 20V의 소거 전압을 인가하고 선택된 블럭의 워드라인에 모두 0V를 인가하여 플로팅 게이트에 주입된 전자를 제거한다.
상기와 같이 NAND형 플래쉬 메모리 소자의 전기적인 프로그램 및 소거는 모두 FN 터널링에 의해 가능해진다. 즉, 얇은 터널 산화막을 통해 강한 전기장에 의해 전자가 이동하면서 문턱 전압을 변화시켜 프로그램 및 소거 기능을 수행하기 때문에 이로 인한 터널 산화막의 열화는 피할 수 없다. 따라서, 일정한 전압 조건으로 프로그램 및 소거를 반복하게 되면 프로그램 및 소거 문턱 전압이 반복 횟수(cycling)에 따라 변하게 된다. 즉, 프로그램 횟수 및 소거 횟수가 증가함에 따라 문턱 전압이 상승하게 된다.
프로그램 또는 소거 동작에 따른 터널 산화막을 통한 전자의 흐름은 터널 산화막 벌크내에 전자 트랩(electron trap)을 생성하고, 터널 산화막과 반도체 기판간의 계면(interface)에 전자와 홀 무엇이든지 트랩될 수 있으며 전자와 홀이 트랩되기 전에는 뉴트럴(neutral) 상태인 뉴트럴 트랩 센터(neutral trap center)를 생성하게 된다. 터널 산화막 벌크에 트랩되어 있는 전자로 인해 문턱 전압이 변화되는 이유는 FN 전류가 줄어들고, 플랫 밴드(flat band) 전압이 올라가기 때문이다. 플랫밴드 전압이 올라가는 이유는 전자가 터널 산화막에 트랩되어 있으면 플로팅 게이트에 전자가 차지되어 있는 경우와 거의 비슷하므로 프로그램된 셀의 경우로 생각하면 되고 FN 전류가 감소하는 이유는 전자가 없을 경우보다 전자가 있을 경우 전자가 넘어야 할 에너지 벽이 두꺼워지기 때문이다.
한편, 반도체 기판과 터널 산화막 계면의 뉴트럴 트랩 센터는 셀의 채널에 전류가 흘러갈 때 전자의 속도를 떨어뜨리기 때문에 셀의 GM을 저하시킨다. 그런데 실제로 셀의 상태를 읽어서 판단할 때 셀에 전류가 얼마나 흘러가느냐에 따라 셀의 상태를 판단하므로 셀의 GM이 낮아지면 셀의 문턱 전압이 올라간 것과 같은 효과를 준다. 결과적으로 사이클링 후의 셀의 프로그램 및 소거 문턱 전압은 도 3에 도시된 바와 같이 점점 증가하게 된다.
사이클링에 의해 프로그램된 셀의 문턱 전압이 점점 증가하여 도 4와 같이 읽기(read) 동작시 선택되지 않은 워드라인에 인가되는 전압(보통 4.5∼5V)에 근접하게 되면 셀 전류가 충분히 흐르지 않게 되어 스트링내의 셀이 소거 상태이더라도 프로그램 상태로 잘못 인식된다. 이러한 불량을 오버 프로그램 페일이라 한다.
사이클링 문턱 전압 천이에 의한 오버 프로그램 페일의 근본적인 개선을 위해서는 터널 산화막의 질을 개선시켜야 하지만 이런 열화 과정은 어쩔 수 없는 특성이므로 개선에 한계가 있다.
본 발명의 목적은 오버 프로그램 페일을 감소시킬 수 있는 플래쉬 메모리 소자 및 그 구동 방법을 제공하는데 있다.
본 발명의 다른 목적은 NAND형 플래쉬 메모리 소자의 셀 블럭을 사용 빈도가 높은 블럭들과 사용 빈도가 낮은 블럭들로 구분하여 그룹핑하고, ISPP 시작 바이어슬 다르게 인가함으로써 오버 프로그램 페일을 감소시킬 수 있는 플래쉬 메모리 소자 및 그 구동 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 플래쉬 메모리 소자는 사용 빈도가 높은 제 1 그룹과 사용 빈도가 낮은 제 2 그룹으로 그룹핑된 다수의 메모리 셀 블럭; 프로그램시 프로그램 전압을 생성하기 위한 고전압 발생기; 상기 프로그램을 위해 선택된 블록 어드레스가 상기 제 1 그룹 및 제 2 그룹중 어느 그룹에 속하는지를 판단하고, 그 결과에 따라 제어 신호를 출력하기 위한 어드레스 비교기; 상기 제 1 및 제 2 제어 신호에 따라 상기 고전압 발생기로부터 생성된 프로그램 전압을 조절하기 위한 고전압 제어기; 및 상기 고전압 제어기를 통해 조절된 전압을 상기 선택된 블럭 어드레스의 선택된 셀에 인가하기 위한 로우 디코더를 포함한다.
상기 어드레스 비교기는 상기 제 1 그룹과 제 2 그룹을 나누는 기준 어드레스와 상기 선택된 블럭 어드레스를 비교하고, 상기 선택된 블럭 어드레스가 상기 기준 어드레스보다 낮으면 상기 선택된 블럭 어드레스가 상기 제 1 그룹에 속하는 것으로 판단하고, 상기 선택된 블럭 어드레스가 상기 기준 어드레스보다 높으면 상기 선택된 블럭 어드레스가 상기 제 2 그룹에 속하는 것으로 판단하는 것을 특징으로 한다.
또한, 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 구동 방법은 다수의 메모리 셀 블럭을 사용 빈도가 높은 제 1 그룹과 사용 빈도가 낮은 제 2 그룹으로 그룹핑하는 단계; 선택된 블럭 어드레스가 상기 제 1 그룹 및 제 2 그룹중 어느 그룹에 속하는지 판단하고, 그 결과에 따라 프로그램 전압을 조절하는 단계; 및 상기 조절된 프로그램 전압을 상기 선택된 블럭 어드레스의 선택된 셀에 인가하는 단계를 포함하며, 상기 사용 빈도가 높은 블럭의 프로그램 시작 전압을 상기 사용 빈도가 낮은 블럭보다 더 낮게 하여 프로그램을 실시한다.
상기 프로그램 전압은 ISPP 방식으로 인가된다.
상기 제 1 그룹과 상기 제 2 그룹은 기준 블럭 어드레스에 의해, 상기 기준 블럭 어드레스보다 낮은 블럭 어드레스를 갖는 메모리 블럭은 제 1 그룹으로 하고, 상기 기준 블럭 어드레스보다 높은 블럭 어드레스를 갖는 메모리 블럭은 제 2 그룹으로 그룹핑하는 것을 특징으로 한다.
그리고 상기 선택된 블럭 어드레스가 속하는 그룹을 판단하는 것은, 상기 선택된 블럭 어드레스를 상기 기준 어드레스와 비교하는 단계; 및 상기 선택된 블럭 어드레스가 상기 기준 어드레스보다 낮은 경우 상기 제 1 그룹으로 판단하고, 상기 선택된 블록 어드레스가 상기 기준 어드레스보다 높은 경우 상기 제 2 그룹으로 판단하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 5는 본 발명의 일 실시 예에 따른 NAND형 플래쉬 메모리 소자의 구성도로서, 사용 빈도가 높은 블럭들과 사용 빈도가 낮은 블럭들을 블럭 어드레스에 따라 그룹핑하여 각각 다른 프로그램 바이어스가 인가되도록 한 NAND형 플래쉬 메모리 소자의 구성도이다.
도 5를 참조하면, 메모리 셀 어레이를 구성하는 다수의 블럭(BLK0 내지 BLKn)이 특정 어드레스를 기준으로 블럭 어드레스의 순서에 따라 다수의 그룹, 예컨데 제 1 및 제 2 블럭 그룹(210 및 220)으로 그룹핑된다. 고전압 발생기(230)는 프로그램시 셀에 인가할 고전압(Vpp)을 생성한다. 고전압 발생기(230)에서 생성된 고전압(Vpp)은 고전압 제어기(240)에 의해 블럭 어드레스에 따라 조절되어 로우 디코더(250)에 인가되고, 로우 디코더(250)를 통해 선택된 메모리 셀에 인가된다. 한편, 어드레스 비교기(260)는 블럭 어드레스가 특정 어드레스보다 낮은지 판단하여 제 1 및 제 2 제어 신호(EN1 및 EN2)를 생성하고 고전압 제어기(240)에 인가함으로써 블럭에 따라 다른 전압이 로우 디코더(250)를 통해 선택된 블럭의 선택된 셀에 인가될 수 있도록 한다.
상기 특정 어드레스는 상기 제 1 및 제 2 블록 그룹(210 및 220)을 그룹핑하기 위해 기준이 되는 기준 블록 어드레스로서, 상기 특정 어드레스보다 낮은 블록 어드레스를 갖는 메모리 블록들은 사용 빈도가 높은 제 1 블록 그룹(210)으로 하고, 상기 특정 어드레스보다 높은 블록 어드레스를 갖는 메모리 블록들은 사용빈도가 낮은 제 2 블록 그룹(220)으로 한다.
일반적으로 NAND형 플래쉬 메모리 소자는 블럭 어드레스의 순서에 따라 순차적으로 프로그램을 실시하므로 낮은 블럭 어드레스를 가진 블럭은 사이클링에 의한 문턱 전압 천이 및 오버 프로그램 페일 가능성이 높게 된다. 따라서, 사용 빈도가 높은 블럭의 ISPP 시작 바이어스를 사용 빈도가 낮은 블럭보다 더 낮게 하여 프로그램을 실시하면 오버 프로그램 페일 가능성을 줄일 수 있다. 즉, 도 6(a)에 도시된 바와 같이 블럭 어드레스가 낮은 일부 블럭은 16V부터 전압을 높여가며 ISPP 프로그램을 실시하고, 도 6(b)에 도시된 바와 같이 블럭 어드레가 높은 일부 블럭은 16.5V부터 ISPP 프로그램을 실시하면 된다. 이때 블럭 어드레스의 경계(k)는 실제 유저의 사용 환경을 고려하여 설정한다. 예를들어 MP3에 사용된 1G 메모리의 경우 1/4 블럭에 해당하는 256 블럭을 경계로 설정할 수 있다.
상술한 바와 같이 본 발명에 의하면 블럭 어드레스에 따라 사용 빈도가 높은 블럭들과 사용 빈도가 낮은 블럭들을 다수의 블럭 그룹으로 그룹핑하고, 사용 빈도가 높은 블럭 그룹과 사용 빈도가 낮은 블럭 그룹의 프로그램시 ISPP 시작 바이어스를 다르게 인가함으로써 사용 빈도가 높은 블럭의 사이클링에 의한 오버 프로그램 페일을 줄일 있으며, 상대적으로 사용 빈도가 낮고 사이클링 열화가 일어나기 어려운 블럭은 프로그램 속도를 높일 수 있다. 이에 따라 블럭 어드레스가 낮은 일부 블럭을 제외한 나머지 블럭에 대하여 ISPP 시작 바이어스를 높게 가져갈 수 있으므로 프로그램 속도를 향상시킬 수 있고, 터널 산화막의 고유한 막질 향상없이도 셀의 사이클링 불량이 개선되므로 소자의 신뢰성을 향상시킬 수 있으며, 오버 프로그램 불량이 개선되므로 프로브 테스트 수율이 향상된다.

Claims (6)

  1. 사용 빈도가 높은 제 1 그룹과 사용 빈도가 낮은 제 2 그룹으로 그룹핑된 다수의 메모리 셀 블럭;
    프로그램시 프로그램 전압을 생성하기 위한 고전압 발생기;
    상기 프로그램을 위해 선택된 블럭 어드레스가 상기 제 1 그룹 및 제 2 그룹중 어느 그룹에 속하는지를 판단하고, 그 결과에 따라 제어 신호를 출력하기 위한 어드레스 비교기;
    상기 제어 신호에 따라 상기 고전압 발생기로부터 생성된 프로그램 전압을 조절하기 위한 고전압 제어기; 및
    상기 고전압 제어기를 통해 조절된 전압을 상기 선택된 블럭 어드레스의 선택된 셀에 인가하기 위한 로우 디코더를 포함하는 플래쉬 메모리 소자.
  2. 제 1 항에 있어서,
    상기 어드레스 비교기는 상기 제 1 그룹과 제 2 그룹을 나누는 기준 어드레스와 상기 선택된 블럭 어드레스를 비교하고,
    상기 선택된 블럭 어드레스가 상기 기준 어드레스보다 낮으면 상기 선택된 블럭 어드레스가 상기 제 1 그룹에 속하는 것으로 판단하고,
    상기 선택된 블럭 어드레스가 상기 기준 어드레스보다 높으면 상기 선택된 블럭 어드레스가 상기 제 2 그룹에 속하는 것으로 판단하는 것을 특징으로 하는 플래쉬 메모리 소자.
  3. 다수의 메모리 셀 블럭을 사용 빈도가 높은 제 1 그룹과 사용 빈도가 낮은 제 2 그룹으로 그룹핑하는 단계;
    선택된 블럭 어드레스가 상기 제 1 그룹 및 제 2 그룹중 어느 그룹에 속하는지 판단하고, 그 결과에 따라 프로그램 전압을 조절하는 단계; 및
    상기 조절된 프로그램 전압을 상기 선택된 블럭 어드레스의 선택된 셀에 인가하는 단계를 포함하며,
    상기 사용 빈도가 높은 블럭의 프로그램 시작 전압을 상기 사용 빈도가 낮은 블럭보다 더 낮게 하여 프로그램을 실시하는 플래쉬 메모리 소자의 구동 방법.
  4. 제 3 항에 있어서, 상기 프로그램 전압은 ISPP 방식으로 인가되는 플래쉬 메모리 소자의 구동 방법.
  5. 제 3항에 있어서,
    상기 제 1 그룹과 상기 제 2 그룹은 기준 블럭 어드레스에 의해, 상기 기준 블럭 어드레스보다 낮은 블럭 어드레스를 갖는 메모리 블럭은 제 1 그룹으로 하고, 상기 기준 블럭 어드레스보다 높은 블럭 어드레스를 갖는 메모리 블럭은 제 2 그룹으로 그룹핑하는 것을 특징으로 하는 플래쉬 메모리 소자의 구동 방법.
  6. 제 5항에 있어서,
    상기 선택된 블럭 어드레스가 속하는 그룹을 판단하는 것은,
    상기 선택된 블럭 어드레스를 상기 기준 어드레스와 비교하는 단계; 및
    상기 선택된 블럭 어드레스가 상기 기준 어드레스보다 낮은 경우 상기 제 1 그룹으로 판단하고, 상기 선택된 블럭 어드레스가 상기 기준 어드레스보다 높은 경우 상기 제 2 그룹으로 판단하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 구동 방법.
KR1020060033997A 2006-04-14 2006-04-14 플래쉬 메모리 소자 및 그 구동 방법 KR100843004B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060033997A KR100843004B1 (ko) 2006-04-14 2006-04-14 플래쉬 메모리 소자 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033997A KR100843004B1 (ko) 2006-04-14 2006-04-14 플래쉬 메모리 소자 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20070102178A KR20070102178A (ko) 2007-10-18
KR100843004B1 true KR100843004B1 (ko) 2008-07-01

Family

ID=38817229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033997A KR100843004B1 (ko) 2006-04-14 2006-04-14 플래쉬 메모리 소자 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100843004B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11409441B2 (en) 2019-10-11 2022-08-09 Samsung Electronics Co., Ltd. Operation method of a storage controller configured to control a nonvolatile memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101998312B1 (ko) * 2012-02-20 2019-07-10 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 블럭 디코더 및 디코딩 방법
KR20160061676A (ko) 2014-11-24 2016-06-01 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014214A (ko) * 1996-08-08 1998-05-25 김광호 고전압 발생기
KR19990067410A (ko) * 1995-11-10 1999-08-16 피터 토마스 Eeprom 프로그래밍/소거를 위해 요구되는 고전압의 자동결정 방법 및 장치
KR20040008023A (ko) * 2002-07-15 2004-01-28 주식회사 하이닉스반도체 플래쉬 메모리 장치의 블럭 선택 회로
KR20050055214A (ko) * 2003-12-05 2005-06-13 주식회사 하이닉스반도체 고전압 스위치 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067410A (ko) * 1995-11-10 1999-08-16 피터 토마스 Eeprom 프로그래밍/소거를 위해 요구되는 고전압의 자동결정 방법 및 장치
KR19980014214A (ko) * 1996-08-08 1998-05-25 김광호 고전압 발생기
KR20040008023A (ko) * 2002-07-15 2004-01-28 주식회사 하이닉스반도체 플래쉬 메모리 장치의 블럭 선택 회로
KR20050055214A (ko) * 2003-12-05 2005-06-13 주식회사 하이닉스반도체 고전압 스위치 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11409441B2 (en) 2019-10-11 2022-08-09 Samsung Electronics Co., Ltd. Operation method of a storage controller configured to control a nonvolatile memory device

Also Published As

Publication number Publication date
KR20070102178A (ko) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4640660B2 (ja) プログラミングに失敗したことが検出されたビットの数に応じて最適化された電圧レベルによってフラッシュメモリーにプログラムする方法。
KR100843037B1 (ko) 플래시 메모리 장치 및 이의 소거 방법
US7518931B2 (en) Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
KR100763093B1 (ko) 플래쉬 메모리 장치의 프로그램 방법
KR102606826B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
JPH09106686A (ja) 不揮発性半導体メモリのプログラム方法
KR100909961B1 (ko) 프로그램 전압 발생 회로 및 방법, 그리고 이를 이용한불휘발성 메모리 장치
JP2010514196A (ja) ２ｔｎｏｒ型不揮発性メモリセルアレイ及び２ｔｎｏｒ型不揮発性メモリのデータ処理方法
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
US7468924B2 (en) Non-volatile memory device capable of reducing threshold voltage distribution
JP2013200932A (ja) 不揮発性半導体記憶装置
KR100908562B1 (ko) 불휘발성 메모리 소자의 소거 방법
US8223541B2 (en) Non-volatile semiconductor memory, and the method thereof
JP3974778B2 (ja) 不揮発性半導体メモリ装置およびそのデータ消去方法
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
US9564230B2 (en) Semiconductor memory device and method of operating the same
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
KR100843004B1 (ko) 플래쉬 메모리 소자 및 그 구동 방법
KR20070057716A (ko) 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그램 방법
KR101405405B1 (ko) 더미 셀들을 갖는 불휘발성 반도체 메모리 장치 및 더미셀들의 문턱전압 조절방법
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee