KR100763093B1 - 플래쉬 메모리 장치의 프로그램 방법 - Google Patents

플래쉬 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR100763093B1
KR100763093B1 KR1020060096246A KR20060096246A KR100763093B1 KR 100763093 B1 KR100763093 B1 KR 100763093B1 KR 1020060096246 A KR1020060096246 A KR 1020060096246A KR 20060096246 A KR20060096246 A KR 20060096246A KR 100763093 B1 KR100763093 B1 KR 100763093B1
Authority
KR
South Korea
Prior art keywords
cell
voltage
memory cells
program
pass voltage
Prior art date
Application number
KR1020060096246A
Other languages
English (en)
Inventor
이희열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096246A priority Critical patent/KR100763093B1/ko
Priority to US11/618,697 priority patent/US7643338B2/en
Priority to TW096100008A priority patent/TWI326879B/zh
Priority to JP2007011615A priority patent/JP2008090996A/ja
Priority to CNA2007101018816A priority patent/CN101154451A/zh
Application granted granted Critical
Publication of KR100763093B1 publication Critical patent/KR100763093B1/ko
Priority to US12/559,374 priority patent/US7944752B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명은 소스 선택 라인, 복수의 메모리 셀들 및 드레인 선택 라인으로 구성된 셀 스트링내의 복수의 메모리 셀들 중 선택된 셀에 프로그램 전압을 인가하는 단계, 프로그램 전압이 인가된 셀을 기준으로 하여 소스 선택 라인 방향의 메모리 셀들 중 적어도 어느 하나에 제 1 패스전압을 인가하는 단계 및 제 1 전압이 인가된 셀을 기준으로 하여 드레인 선택 라인 방향의 모든 메모리 셀에 상기 제 3 패스전압을 인가하는 단계를 포함하는 플래시 메모리의 프로그램 방법으로 이루어진다.
플래쉬 메모리, 프로그램, 선택 셀, 워드라인, 소스, 드레인, 저전압

Description

플래쉬 메모리 장치의 프로그램 방법{Program method of a flash memory device}
도 1은 종래의 플래쉬 메모리 장치의 프로그램 방법을 나타낸 도면이다.
도 2 내지 도 4는 본 발명에 따른 플래쉬 메모리 장치의 프로그램 방법을 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
WL0~WL6 : 워드라인 SSL : 소오스 선택 라인
DSL : 드레인 선택 라인
본 발명은 플래쉬 메모리 장치의 프로그램 방법에 관한 것으로 특히, 프로그램시 셀간 간섭을 방지하는 플래쉬 메모리 장치의 프로그램 방법에 관한 것이다.
낸드 플래쉬 메모리 장치(NAND flash memory device)의 메모리 셀 어레이는 각각의 비트라인에 연결된 복수의 메모리 셀 스트링으로 구성된다. 메모리 셀 스트링 각각은 드레인 선택 트랜지스터, 복수의 메모리 셀 들 및 소스 선택 트랜지스터를 포함하여 구성된다. 이들 각각의 소자들의 게이트단은 워드라인에 연결되어 있으며, 비트라인과 워드라인 으로부터 인가받은 신호에 응답하여 동작한다.
도 1은 종래의 플래쉬 메모리 장치의 프로그램 방법을 나타낸 도면이다. 예를 7개의 메모리 셀들로 구성된 스트링으로 설명하면 다음과 같다. 일반적으로 플래쉬 메모리 장치의 프로그램 방법은 FN 터널링(Fowler Nordheim tunneling) 방식으로 선택된 셀의 채널(channel)에서 플로팅 게이트(floating gate)로 전자가 이동하게 되어 이루어진다.
프로그램시 워드라인(WL0~WL6)에 인가되는 전압은 적어도 15볼트가 되고 이때, 선택된 셀이 포함되어 있는 선택된 스트링은 0볼트를 인가받아 워드라인과 채널간 포텐셜(potential) 차이를 최대한 크게하여 FN 터널링이 용이하게 발생하도록 한다. 프로그램이 안 되는 스트링, 즉, 선택되지 않은 스트링의 경우에는 FN 터널링에 의한 전자의 이동이 발생하면 안 되므로 워드라인과 채널간 포텐셜 차이를 최소화한다. 그러나, 프로그램된 셀의 경우에는 높은 워드라인 전압을 인가하여도 음의 포텐셜이 이미 플로팅 게이트에 상주해 있으므로 채널에 도달하는 포텐셜이 크게 감소되어 채널 부스팅 레벨(boosting level)이 감소 될 수 있게 된다.
따라서, 선택되지 않은 워드라인 전체에 높은 게이트 전압을 인가해 주어 가능한한 높은 채널의 부스팅 레벨을 유지하고자 하였으나, 높은 워드라인 전압을 유지하기 위한 플래쉬 메모리 장치의 부담 및 선택되지 않은 스트링에서 발생되는 미 비한 프로그램 현상인 패스 디스터브(pass disturb) 현상이 발생되어 장치의 신뢰성을 크게 떨어뜨릴 수 있다.
따라서, 본 발명은 스트링의 소스부분에서 드레인 부분으로 순차적으로 프로그램하는 방식에 있어서 프로그램 셀을 턴 오프시켜 채널 부스팅 지역에서 제외시킴으로써 프로그램 셀이 낮은 부스팅 레벨을 유지하는 것을 방지하는 데 있다.
본 발명은 소스 선택 라인, 복수의 메모리 셀들 및 드레인 선택 라인으로 구성된 셀 스트링내의 복수의 메모리 셀들 중 선택된 셀에 프로그램 전압을 인가하는 단계, 프로그램 전압이 인가된 셀을 기준으로 하여 소스 선택 라인 방향의 메모리 셀들 중 적어도 어느 하나에 제 1 패스전압을 인가하는 단계, 소스 선택 라인 방향의 메모리 셀들 중 제 1 패스전압이 인가된 셀을 제외한 나머지 셀들에 제 2 패스전압을 인가하는 단계 및 제 1 전압이 인가된 셀을 기준으로 하여 드레인 선택 라인 방향의 모든 메모리 셀에 상기 제 3 패스전압을 인가하는 단계를 포함하는 플래시 메모리의 프로그램 방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2 내지 도 4는 본 발명에 따른 플래쉬 메모리 장치의 프로그램 방법을 나타낸 도면이다.
도 2를 참조하면, 플래쉬 메모리 장치중 데이터가 저장되는 메모리 셀 어레이는 복수의 메모리 셀 스트링들을 포함한다. 복수의 메모리 셀 스트링들은 각각 유사한 구조로 되어 있다. 그 중에서 어느 하나의 메모리 셀 스트링을 보면, 드레인 선택 트랜지스터(DST), 복수의 메모리 셀 들(F0~F6) 및 소스 선택 트랜지스터(SST)를 포함한다. 드레인 선택 트랜지스터(DST)는 비트라인과 제 6 메모리 셀(F6) 간에 접속된다. 복수의 메모리 셀 들(F0~F6)은 드레인 선택 트랜지스터(DST)와 소스 선택 트랜지스터(SST) 간에 직렬 연결된다. 소스 선택 트랜지스터(SST)는 메모리 셀(F0)과 공통 소스 라인간에 접속된다.
셀 특성 저하를 방지하기 위해 순차적인 프로그램 방식을 택하여 페이지 단위의 순서로 프로그램을 수행한다. 즉, 제0 워드라인(WL0), 제1 워드라인(WL1), ..., 제6 워드라인(WL6)과 같은 순서로 프로그램 전압을 인가한다. 다시 말하면, 소스영역(source side)에서 드레인영역(drain side)으로 프로그램되는 것을 의미한다. 그러면, 프로그램시 문턱전압이 상승한 셀들(F0~F2)은 선택된 셀(F3)을 기준으로 하여 소스 영역에 존재하고 드레인 영역의 셀들(F4~F6)은 문턱전압이 높아지지 않는다. 선택되지 않은 스트링들 중 선택된 셀과 워드라인을 공유하는 셀 들(미도 시)도 고전압이 인가된다. 이때, 전압이 인가된 셀과 그렇지 않은 셀들 간에 쉘로우 프로그램(shallow program)이 발생할 수 있으므로 이를 방지하기 위해 선택된 셀(F3)을 기준으로 하여 소스영역과 드레인영역의 셀들에 각각 다른 전압을 인가한다. 더욱 상세히 설명하면 다음과 같다.
복수의 스트링 중 선택된 셀(F3)을 기준으로 하여 소스 영역에 위치한 모든 메모리 셀들(F0~F2)의 워드라인(WL0~WL2)에는 저전압을 인가하고, 드레인영역의 워드라인(WL4~WL6)에는 고전압을 인가한다. 저전압은 0 내지 1.5볼트로 인가하고, 고전압은 7 내지 13볼트로 인가한다. 그러면, 소스영역의 메모리 셀들은 모두 활성화되지 않게 되므로 채널 포텐셜에 영향을 주지 않는다. 반면에, 문턱전압이 낮아져 소거(erase)상태인 드레인영역에 존재하는 메모리 셀들(F4~F6)에는 모두 채널이 형성된다. 드레인 선택 트랜지스터가 턴 오프되면 드레인 영역에 존재하는 메모리 셀들(F4~F6)의 플로팅 게이트에는 패스 전압(pass bias)이 더해져 높은 자기 부스팅 레벨(high self boosting level)이 형성된다. 따라서, 높은 자기 부스팅 레벨이 가능하게 되어 프로그램 결함을 방지할 수 있다.
도 3을 참조하면, 복수의 스트링 중 선택된 셀(F3)을 기준으로 하여 소스 영역에 위치한 메모리 셀들(F1~F2)의 워드라인(WL1~WL2)에는 저전압을 인가하고, 드레인영역의 워드라인(WL4~WL6)에는 고전압을 인가한다. 특히, 저전압을 인가하는 셀은 선택된 셀(F3)과 바로 이웃한 셀(F2)을 포함한 셀들 이어야 한다. 저전압은 0 내지 1.5볼트로 인가하고, 고전압은 7 내지 13볼트로 인가한다. 또한, 저전압이 인가되지 않는 소스 선택 라인 방향의 워드라인(WL0)에는 5 내지 13볼트의 전압을 인 가한다. 그러면, 소스영역의 메모리 셀들은 모두 활성화되지 않게 되므로 채널 포텐셜에 영향을 주지 않는다. 반면에, 문턱전압이 낮아져 소거(erase)상태인 드레인영역에 존재하는 메모리 셀들(F4~F6)에는 모두 채널이 형성된다. 드레인 선택 트랜지스터가 턴 오프되면 드레인 영역에 존재하는 메모리 셀들(F4~F6)의 플로팅 게이트에는 패스 전압(pass bias)이 더해져 높은 자기 부스팅 레벨(high self boosting level)이 형성된다. 따라서, 높은 자기 부스팅 레벨이 가능하게 되어 프로그램 결함을 방지할 수 있다.
도 4를 참조하면, 복수의 스트링 중 선택된 셀(F3)을 기준으로 하여 소스 영역에 위치하고 바로 이웃하는 메모리 셀(F2)의 워드라인(WL2)에는 저전압을 인가하고, 드레인영역의 워드라인(WL4~WL6)에는 고전압을 인가한다. 저전압은 0 내지 1.5볼트로 인가하고, 고전압은 7 내지 13볼트로 인가한다. 또한, 저전압이 인가되지 않는 소스 선택 라인 방향의 워드라인(WL0)에는 5 내지 13볼트의 전압을 인가한다.그러면, 소스영역의 메모리 셀들은 모두 활성화되지 않게 되므로 채널 포텐셜에 영향을 주지 않는다. 반면에, 문턱전압이 낮아져 소거(erase)상태인 드레인영역에 존재하는 메모리 셀들(F4~F6)에는 모두 채널이 형성된다. 드레인 선택 트랜지스터가 턴 오프되면 드레인 영역에 존재하는 메모리 셀들(F4~F6)의 플로팅 게이트에는 패스 전압(pass bias)이 더해져 높은 자기 부스팅 레벨(high self boosting level)이 형성된다. 따라서, 높은 자기 부스팅 레벨이 가능하게 되어 프로그램 결함을 방지할 수 있다.
상기에서 설명한 바와 같이, 선택된 셀을 기준으로 하여 소스방향에 위치한 메모리 셀들중 적어도 어느 하나의 메모리 셀에 저전압을 인가하고 드레인 방향에 위치한 모든 메모리 셀들의 워드라인에는 고전압을 인가한다. 그러면, 소스 방향의 메모리 셀들은 모두 턴 오프되어 채널 포텐셜에 대한 간섭을 줄일 수 있게 되고, 메모리 셀의 문턱전압이 높은 소거 상태인 드레인 영역의 메모리 셀들은 모두 턴 온되어 채널이 형성된다. 이때, 드레인 선택 트랜지스터(DST)가 턴 오프되면 메모리 셀들을 구성하는 플로팅 게이트의 양의 포텐셜(positive potential)에 패스전압이 더해져 높은 자기 부스팅(self boosting) 레벨이 형성된다. 이때, 프로그램 동작을 수행하기 위해 선택된 메모리 셀 스트링의 채널 포텐셜이 0V 포텐셜로 되도록 하는것은 비트라인에 의한 작용이므로 주변 셀들간의 플로팅 게이트 레벨과는 무관하게 된다. 따라서, 높은 자기 부스팅 레벨이 가능하므로 프로그램 간섭에 대한 마진이 증가한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면 다음과 같은 효과가 있다.
첫째, 선택되지 않은 스트링의 채널 포텐셜을 증가시켜 불필요한 프로그램을 방지할 수 있다.
둘째, 프로그램 바이어스를 채우는 시간을 감소시켜 프로그램 성능을 개선할 수 있다.
셋째, 프로그램 성능이 향상되어 패스 바이어스를 생성하는 펌프 사이즈를 감소시킬 수 있다.

Claims (8)

  1. 소스 선택 라인, 복수의 메모리 셀들 및 드레인 선택 라인으로 구성된 셀 스트링내의 상기 복수의 메모리 셀들 중 선택된 셀에 프로그램 전압을 인가하는 단계;
    상기 프로그램 전압이 인가된 셀을 기준으로 하여 상기 소스 선택 라인 방향의 메모리 셀들 중 적어도 어느 하나에 제 1 패스전압을 인가하는 단계; 및
    상기 제 1 전압이 인가된 셀을 기준으로 하여 상기 드레인 선택 라인 방향의 모든 메모리 셀에 상기 제 3 패스전압을 인가하는 단계를 포함하는 플래시 메모리의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 소스 선택 라인 방향의 메모리 셀들 중 상기 제 1 패스전압이 인가된 셀을 제외한 나머지 셀들에 제 2 패스전압을 인가하는 단계를 더욱 포함하는 플래시 메모리의 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 소스 선택 라인 방향의 메모리 셀들 중 적어도 어느 하나의 메모리 셀은 상기 프로그램 전압이 인가된 셀과 바로 이웃하는 메모리 셀을 포함하는 플래시 메모리의 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 제 1 패스전압이 상기 제 2 패스전압보다 낮은 플래시 메모리의 프로그램 방법.
  5. 제 1 항에 있어서,
    상기 제 2 패스전압이 상기 제 3 패스전압보다 낮은 플래시 메모리의 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 제 1 패스전압은 0 내지 1.5볼트로 인가하는 플래쉬 메모리 장치의 프로그램 방법.
  7. 제 1 항에 있어서,
    상기 제 2 패스전압은 5 내지 13볼트로 인가하는 플래쉬 메모리 장치의 프로그램 방법.
  8. 제 1 항에 있어서,
    상기 제 3 패스전압은 7 내지 13볼트로 인가하는 플래쉬 메모리 장치의 프로그램 방법.
KR1020060096246A 2006-09-29 2006-09-29 플래쉬 메모리 장치의 프로그램 방법 KR100763093B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060096246A KR100763093B1 (ko) 2006-09-29 2006-09-29 플래쉬 메모리 장치의 프로그램 방법
US11/618,697 US7643338B2 (en) 2006-09-29 2006-12-29 Method for programming a flash memory device
TW096100008A TWI326879B (en) 2006-09-29 2007-01-02 Method for programming a flash memory device
JP2007011615A JP2008090996A (ja) 2006-09-29 2007-01-22 フラッシュメモリ装置のプログラム方法
CNA2007101018816A CN101154451A (zh) 2006-09-29 2007-04-25 用于编程快闪存储器件的方法
US12/559,374 US7944752B2 (en) 2006-09-29 2009-09-14 Method for programming a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096246A KR100763093B1 (ko) 2006-09-29 2006-09-29 플래쉬 메모리 장치의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR100763093B1 true KR100763093B1 (ko) 2007-10-04

Family

ID=39256033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096246A KR100763093B1 (ko) 2006-09-29 2006-09-29 플래쉬 메모리 장치의 프로그램 방법

Country Status (5)

Country Link
US (2) US7643338B2 (ko)
JP (1) JP2008090996A (ko)
KR (1) KR100763093B1 (ko)
CN (1) CN101154451A (ko)
TW (1) TWI326879B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027208B2 (en) 2008-07-07 2011-09-27 Samsung Electronics Co., Ltd. Flash memory device and programming method thereof
US8248853B2 (en) 2008-11-12 2012-08-21 Samsung Electronics Co., Ltd. Methods of programming non-volatile flash memory devices by applying a higher voltage level to a selected word line than to a word line neighboring the selected word line
US8811086B2 (en) 2008-07-07 2014-08-19 Samsung Electronics Co., Ltd. Flash memory device and programming method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826262B2 (en) * 2008-01-10 2010-11-02 Macronix International Co., Ltd Operation method of nitride-based flash memory and method of reducing coupling interference
US8134871B2 (en) * 2009-08-05 2012-03-13 Sandisk Technologies Inc. Programming memory with reduced pass voltage disturb and floating gate-to-control gate leakage
TWI489465B (zh) * 2011-11-17 2015-06-21 Macronix Int Co Ltd 使用兩階段源極端偏壓進行反及閘快閃記憶體之低電壓程式化
KR20130074294A (ko) 2011-12-26 2013-07-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US9430735B1 (en) * 2012-02-23 2016-08-30 Micron Technology, Inc. Neural network in a memory device
KR101989850B1 (ko) 2012-04-03 2019-06-18 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법
US8958244B2 (en) 2012-10-16 2015-02-17 Conversant Intellectual Property Management Inc. Split block decoder for a nonvolatile memory device
US9704580B2 (en) 2012-10-22 2017-07-11 Conversant Intellectual Property Management Inc. Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices
US9030879B2 (en) 2012-11-15 2015-05-12 Conversant Intellectual Property Management Incorporated Method and system for programming non-volatile memory with junctionless cells
US10403766B2 (en) 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
US9007834B2 (en) 2013-01-10 2015-04-14 Conversant Intellectual Property Management Inc. Nonvolatile memory with split substrate select gates and hierarchical bitline configuration
US9202931B2 (en) 2013-03-14 2015-12-01 Conversant Intellectual Property Management Inc. Structure and method for manufacture of memory device with thin silicon body
US9025382B2 (en) 2013-03-14 2015-05-05 Conversant Intellectual Property Management Inc. Lithography-friendly local read circuit for NAND flash memory devices and manufacturing method thereof
US9449690B2 (en) * 2013-04-03 2016-09-20 Cypress Semiconductor Corporation Modified local segmented self-boosting of memory cell channels
US9214235B2 (en) 2013-04-16 2015-12-15 Conversant Intellectual Property Management Inc. U-shaped common-body type cell string
US9286987B1 (en) * 2014-09-09 2016-03-15 Sandisk Technologies Inc. Controlling pass voltages to minimize program disturb in charge-trapping memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035654A (ko) * 1995-03-31 1996-10-24 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR19990060364A (ko) * 1997-12-31 1999-07-26 윤종용 비휘발성 메모리 장치의 프로그램 방법
JP2000048581A (ja) 1998-07-28 2000-02-18 Sony Corp 不揮発性半導体記憶装置
JP2002260390A (ja) 2001-03-06 2002-09-13 Toshiba Corp 不揮発性半導体記憶装置
US6859397B2 (en) 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177097A (ja) * 1988-12-27 1990-07-10 Toshiba Corp 不揮発性半導体メモリ装置
TW262506B (en) 1995-03-10 1995-11-11 Shuh-Lian Liou Branched foundation pile
US5715194A (en) * 1996-07-24 1998-02-03 Advanced Micro Devices, Inc. Bias scheme of program inhibit for random programming in a nand flash memory
JP4503809B2 (ja) * 2000-10-31 2010-07-14 株式会社東芝 半導体記憶装置
KR100502412B1 (ko) * 2002-10-23 2005-07-19 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US6987432B2 (en) * 2003-04-16 2006-01-17 Robert Bosch Gmbh Temperature compensation for silicon MEMS resonator
US7161833B2 (en) 2004-02-06 2007-01-09 Sandisk Corporation Self-boosting system for flash memory cells
JP4157065B2 (ja) * 2004-03-29 2008-09-24 株式会社東芝 半導体記憶装置
US7170793B2 (en) 2004-04-13 2007-01-30 Sandisk Corporation Programming inhibit for non-volatile memory
US7212435B2 (en) * 2004-06-30 2007-05-01 Micron Technology, Inc. Minimizing adjacent wordline disturb in a memory device
JP4284300B2 (ja) * 2005-05-02 2009-06-24 株式会社東芝 半導体記憶装置
US7355889B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Method for programming non-volatile memory with reduced program disturb using modified pass voltages
US7561469B2 (en) * 2006-03-28 2009-07-14 Micron Technology, Inc. Programming method to reduce word line to word line breakdown for NAND flash
US7525841B2 (en) * 2006-06-14 2009-04-28 Micron Technology, Inc. Programming method for NAND flash
US7471565B2 (en) * 2006-08-22 2008-12-30 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US7440326B2 (en) * 2006-09-06 2008-10-21 Sandisk Corporation Programming non-volatile memory with improved boosting
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035654A (ko) * 1995-03-31 1996-10-24 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR19990060364A (ko) * 1997-12-31 1999-07-26 윤종용 비휘발성 메모리 장치의 프로그램 방법
JP2000048581A (ja) 1998-07-28 2000-02-18 Sony Corp 不揮発性半導体記憶装置
JP2002260390A (ja) 2001-03-06 2002-09-13 Toshiba Corp 不揮発性半導体記憶装置
US6859397B2 (en) 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027208B2 (en) 2008-07-07 2011-09-27 Samsung Electronics Co., Ltd. Flash memory device and programming method thereof
US8811086B2 (en) 2008-07-07 2014-08-19 Samsung Electronics Co., Ltd. Flash memory device and programming method thereof
US8248853B2 (en) 2008-11-12 2012-08-21 Samsung Electronics Co., Ltd. Methods of programming non-volatile flash memory devices by applying a higher voltage level to a selected word line than to a word line neighboring the selected word line

Also Published As

Publication number Publication date
US7944752B2 (en) 2011-05-17
CN101154451A (zh) 2008-04-02
TWI326879B (en) 2010-07-01
US20100002520A1 (en) 2010-01-07
US20080123402A1 (en) 2008-05-29
US7643338B2 (en) 2010-01-05
JP2008090996A (ja) 2008-04-17
TW200816202A (en) 2008-04-01

Similar Documents

Publication Publication Date Title
KR100763093B1 (ko) 플래쉬 메모리 장치의 프로그램 방법
JP3843187B2 (ja) ナンドタイプセルアレーを含む不揮発性メモリ装置のプログラム方法
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
US8923061B2 (en) Programming method of nonvolatile memory device
JP5030131B2 (ja) ナンドフラッシュメモリ素子
US8619472B2 (en) Flash memory device and method of operating the same
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
KR20070018216A (ko) 비휘발성 메모리 장치
US8223541B2 (en) Non-volatile semiconductor memory, and the method thereof
KR20120129609A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR100776901B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 리커버리 방법
US7768833B2 (en) Method of programming non-volatile memory device
KR20100106767A (ko) 불휘발성 메모리 소자의 프로그램 방법
US7990770B2 (en) Method of programming nonvolatile memory device
KR20090019718A (ko) Ｎａｎｄ형 불휘발성 반도체 메모리
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR100843004B1 (ko) 플래쉬 메모리 소자 및 그 구동 방법
KR20100013956A (ko) 플래시 메모리 소자 및 이의 프로그램 방법
KR20070002319A (ko) 비휘발성 메모리 소자 및 그것의 프로그램 디스터브 방지방법
KR20080022943A (ko) 낸드 플래시 메모리의 프로그램 방법
KR20060099934A (ko) 불휘발성 메모리 소자의 프로그램 동작시 누설 전류 방지방법
KR100936876B1 (ko) 플래시 메모리 장치의 프로그램 방법
KR20090070608A (ko) 불휘발성 메모리 소자의 동작 방법
KR101825577B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
KR20110002245A (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee