KR100761470B1

KR100761470B1 - 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것의 프로그램 방법

Info

Publication number: KR100761470B1
Application number: KR1020060072189A
Authority: KR
Inventors: 변대석; 임영호
Original assignee: 삼성전자주식회사
Priority date: 2006-07-31
Filing date: 2006-07-31
Publication date: 2007-09-27
Also published as: US7852682B2; US8045380B2; US20080049502A1; US20110044108A1

Abstract

여기에 개시되는 플래시 메모리 장치의 프로그램 방법은 선택된 워드라인을 포함하는 복수 개의 워드라인들로 패스전압을 인가하여 대응되는 채널들의 전압을 부스팅하는 단계, 상기 패스 전압에 의해 부스팅된 채널 전압을 방전하는 단계, 상기 선택된 워드라인으로 프로그램 전압을 인가하는 단계, 그리고 상기 프로그램 전압이 인가되는 구간 동안, 상기 패스전압이 인가되는 워드라인들 중 적어도 하나 이상의 워드라인들로 로컬전압을 인가하는 단계를 포함하며, 상기 로컬전압은 상기 패스전압 보다 낮고 접지전압과 같거나 높은 레벨을 갖는다.

Description

프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치 및 그것의 프로그램 방법{FLASH MEMORY DEVICE AND PROGRAM METHOD THEREOF CAPABLE OF PREVENTING PROGRAM DISTURB}

도 1은 본 발명의 실시예에 따른 플래시 메모리 장치의 구성을 보여주는 블록도;

도 2는 도 1에 도시된 메모리 셀 어레이의 회로도;

도 3은 프로그램 동작시 본 발명에 따른 플래시 메모리 장치의 워드라인 전압 인가 방법을 보여주는 도면;

도 4 및 도 5는 도 3에 도시된 A 및 B 구간 각각에서 부스팅된 채널 전압(Vbc)의 방전 경로를 보여주는 도면; 그리고

도 6 내지 도 15는 본 발명의 실시예에 따른 플래시 메모리 장치의 워드라인 전압 인가 방법을 보여주는 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 메모리 셀 어레이 20 : 페이지 버퍼 회로

30 : 행 선택회로 40 : 고전압 발생회로

50 : 제어 회로 110, 110' : 방전경로

140, 150, 160 : 플로팅 게이트 트랜지스터

본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 좀 더 구체적으로는 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치 및 그것의 프로그램 방법에 관한 것이다.

플래시 EEPROM(electrically erasable programmable read only memory)으로 잘 알려진 플래시 메모리 장치는, 플로팅 게이트 트랜지스터들로 구성된 메모리 셀들의 어레이를 포함한다. 상기 메모리 셀 어레이는 복수 개의 메모리 블록들로 구성되며, 복수 개의 메모리 블록들에는 복수 개의 비트라인들이 병렬로 배열된다. 각 메모리 블록에는, 상기 비트라인들에 각각 대응되는 복수의 스트링들(또는, "낸드 스트링"이라 불림)이 구비된다. 각각의 스트링에는 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터가 구비되며, 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터 사이에는 복수 개의 플로팅 게이트 트랜지스터들이 직렬로 연결된다. 각각의 스트링에 포함된 복수 개의 플로팅 게이트 트랜지스터들은 동일 기판 상에 형성된다. 상기 플로팅 게이트 트랜지스터들은 인접한 플로팅 게이트 트랜지스터와 소오스-드레인 단자를 서로 공유하여 구성된다. 그리고, 각각의 스트링에는 복수 개의 워드라인들이 교차되도록 배열된다. 각각의 워드라인에는 대응하는 행(row)에 배열된 복수 개의 플로팅 게이트 트랜지스터의 제어 게이트들이 공통으로 연결된다.

플로팅 게이트 트랜지스터들로 구성된 메모리 셀들을 프로그램하기 위해서는, 먼저 메모리 셀들이 소정의 문턱 전압(예를 들면, -3V)을 갖도록 소거한다. 그리고 나서, 선택된 메모리 셀과 연결된 워드라인으로 소정 시간 동안 고전압(예를 들면, 20V)을 인가하여, 선택된 메모리 셀에 대한 실질적인 프로그램을 수행한다. 선택된 메모리 셀이 정확하게 프로그램되기 위해서는, 선택된 메모리 셀의 문턱 전압은 더 높은 레벨로 변화되는 반면, 나머지(선택되지 않은) 메모리 셀들의 문턱 전압들은 변화되지 않아야 한다.

그러나, 동일 행에 배열되어 있는 플로팅 게이트 트랜지스터들의 제어 게이트들은 대응하는 워드라인들에 공통으로 연결되어 있기 때문에, 프로그램시 다음과 같은 문제점이 발생하게 된다. 즉, 선택된 워드라인으로 프로그램 전압이 인가될 때, 상기 프로그램 전압은 상기 선택된 메모리 셀 뿐만 아니라 동일한 워드라인을 따라 배열되어 있는 선택되지 않은 메모리 셀들에도 인가된다. 그 결과, 동일한 워드라인을 따라 배열된 선택되지 않은 메모리 셀, 특히, 상기 선택된 메모리 셀에 인접한 메모리 셀이 프로그램되는 문제가 발생하게 된다. 선택된 워드라인에 연결된 비선택 메모리 셀에 대한 의도하지 않은 프로그램을 "프로그램 디스터브"라 한다.

프로그램 디스터브를 방지하기 위한 기술로, 셀프-부스팅 스킴(self-boosting scheme)을 이용한 프로그램 금지 방법과, 로컬 셀프-부스팅 스킴(local self-boosting scheme)을 이용한 프로그램 금지 방법이 있다. 셀프-부스팅 스킴을 이용한 프로그램 금지 방법은 U.S. Patent No. 5,677,873에 "METHOD OF PROGRAMMING FLASH EEPROM INTEGRATED CIRCUIT MEMORY DEVICES TO PREVENT INADVERTENT PROGRAMMING OF NONDESIGNATED NAND MEMORY CELLS THEREIN"라는 제목으로, 그리고 U.S. Patent No. 5,991,202에 "METHOD FOR REDUCING PROGRAM DISTURB DURING SELF-BOOSTING IN A NAND FLASH MEMORY"라는 제목으로 게재되어 있다. 그리고, 로컬 셀프-부스팅 스킴을 이용한 프로그램 금지 방법은 U.S. Patent No. 5,715,194에 "BIAS SCHEME OF PROGRAM INHIBIT FOR RANDOM PROGRAMMING IN A NAND FLASH MEMORY"라는 제목으로 그리고 U.S. Patent No. 6,061,270에 "METHOD FOR PROGRAMMING A NON-VOLATILE MEMORY DEVICE WITH PROGRAM DISTURB CONTROL"라는 제목으로 게재되어 있다. 로컬 셀프-부스팅 스킴을 이용한 프로그램 금지 방법은, 프로그램 금지된 셀 트랜지스터의 채널 부스팅 전압을 셀프-부스팅 스킴을 이용한 프로그램 금지 방법 보다 높게 향상시켜준다. 따라서, 멀티-레벨 셀 프로그램(Multi-level cell program) 등에 널리 사용된다.

그러나, 상기와 같은 프로그램 금지 방법이 적용된다 하더라도, 플래시 메모리 장치의 집적도가 지속적으로 증가함에 따라 프로그램 디스터브의 문제는 여전히 남아있게 된다. 왜냐하면, 플래시 메모리 장치의 집적도가 증가할수록 인접한 메모리 셀들간의 간격과 인접한 신호 라인들 사이의 간격이 감소되고, 커플링이 발생할 확률이 증가하기 때문이다. 이와 같은 프로그램 디스터브 문제는 선택된 메모리 셀과 동일 워드라인에 배열된 메모리 셀들 뿐만 아니라, 선택된 메모리 셀과 동일 스트링 상에 배열된 메모리 셀들에게도 심각한 영향을 끼친다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 선택된 메모리 셀과 인접해 있는 메모리 셀에 대한 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치 및 그것의 프로그램 방법을 제공하는 데 있다.

(구성)

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 선택된 워드라인을 포함하는 복수 개의 워드라인들로 패스전압을 인가하여 대응되는 채널들의 전압을 부스팅하는 단계; 상기 패스 전압에 의해 부스팅된 채널 전압을 방전하는 단계; 상기 선택된 워드라인으로 프로그램 전압을 인가하는 단계; 그리고 상기 프로그램 전압이 인가되는 구간 동안, 상기 패스전압이 인가되는 워드라인들 중 적어도 하나 이상의 워드라인들로 로컬전압을 인가하는 단계를 포함하며, 상기 로컬전압은 상기 패스전압 보다 낮고 접지전압과 같거나 높은 것을 특징으로 한다.

이 실시예에 있어서, 상기 패스 전압을 인가하기 이전에 선택된 비트라인으로 접지 전압을 인가하고, 비선택된 비트라인으로 전원전압을 각각 인가하는 단계를 더 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 선택된 워드라인으로 프로그램 전압이 인가되기 이전에 상기 부스팅된 채널 전압은 상기 접지 전압에 의해 방전되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압은 상기 선택된 워드라인과 인접한 워드 라인으로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압은 상기 선택된 워드라인의 하부에 배치된 적어도 하나 이상의 워드라인들로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압을 인가하는 단계는 상기 패스전압을 상기 로컬전압 보다 낮은 레벨로 레벨 다운하는 단계; 그리고 상기 레벨 다운된 전압을 상기 로컬전압 레벨로 상승시켜 대응되는 워드라인으로 인가하는 단계를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 레벨 다운된 전압은 상기 로컬전압 보다 낮고, 접지전압과 같거나 높은 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압은 각각의 워드라인에 대해 서로 다른 레벨로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압은 각각의 워드라인에 대해 동일한 레벨로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 패스전압은 각각의 워드라인에 대해 서로 다른 레벨로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 선택된 워드라인으로 인가되는 패스전압은, 타 워드라인으로 인가되는 패스전압과 같거나 낮은 것을 특징으로 한다.

이 실시예에 있어서, 상기 패스전압이 인가되는 단계에서, 상기 선택된 워드라인으로는 상기 패스 전압 보다 낮고 접지 전압과 같거나 높은 전압이 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 패스전압은 각각의 워드라인에 대해 동일한 레벨로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 선택된 워드라인의 상부에 배치된 워드라인들에게는 상기 패스전압이 지속적으로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 선택된 워드라인이 스트링의 최상위 워드라인인 경우, 상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 스트링 선택 트랜지스터로 전원전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하는 단계; 그리고 상기 제 1 스트링 선택 트랜지스터와 인접한 제 2 스트링 선택 트랜지스터로 상기 전원전압을 인가하는 단계를 더 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 선택된 워드라인이 스트링의 최하위 워드라인인 경우, 상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 접지 선택 트랜지스터로 접지전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하는 단계; 그리고 상기 제 1 접지 선택 트랜지스터와 인접한 제 2 접지 선택 트랜지스터로 상기 접지전압을 인가하는 단계를 더 포함하는 것을 특징으로 한다.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 플래시 메모리 장치는 복수 개의 비트라인들 및 워드라인들이 교차하는 영역에 배치된 복수 개의 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀들을 프로그램하는데 필요한 고전압 발생 동작 및 상기 고전압의 인가 동작을 제어하는 제어회로; 상기 제어회로의 제어에 응답해서, 프로그램 전압과, 상기 프로그램 전 압 보다 낮은 패스전압과, 상기 패스전압 보다 낮고 접지전압과 같거나 높은 블록 전압을 발생하는 고전압 발생회로; 그리고 상기 제어회로의 제어에 응답해서, 선택된 워드라인을 포함하는 복수 개의 워드라인들로 상기 패스전압을 인가하여 대응되는 채널들의 전압을 부스팅하고, 상기 패스 전압에 의해 부스팅된 채널 전압이 방전된 후에 상기 선택된 워드라인으로 프로그램 전압을 인가하고, 그리고 상기 프로그램 전압이 인가되는 구간 동안 상기 패스전압이 인가되는 워드라인들 중 적어도 하나 이상의 워드라인들로 로컬전압을 인가하는 행 선택회로를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압은 상기 패스전압 보다 낮고 접지전압과 같거나 높은 것을 특징으로 한다.

이 실시예에 있어서, 상기 패스 전압을 인가하기 이전에 선택된 비트라인으로 접지 전압을 인가하고, 비선택된 비트라인으로 전원전압을 각각 인가하는 열 선택회로를 더 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 메모리 셀들 중 동일 스트링에 속하는 메모리 셀들은 소오스 드레인 단자를 공유하며, 상기 동일 스트링에 속하는 메모리 셀들은 상기 프로그램 전압이 인가되기 이전에, 상기 패스 전압에 응답해서 턴 온 되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 선택된 워드라인에 접속된 메모리 셀의 부스팅 결과는 상기 프로그램 전압이 인가되기 이전에 상기 소오스 드레인 단자가 공유된 인접 메모리 셀의 채널을 통해 방전되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압은 상기 선택된 워드라인과 인접한 워드라인으로 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 로컬전압은, 인가되기 이전에 상기 패스전압 레벨에서 상기 로컬전압 보다 낮은 레벨로 레벨 다운되었다가 상기 로컬전압 레벨로 변환되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 패스전압이 인가될 때, 상기 선택된 워드라인으로는 상기 패스 전압 보다 낮고 접지 전압과 같거나 높은 전압이 인가되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 행 선택회로는, 상기 선택된 워드라인이 스트링의 최상위 워드라인인 경우, 상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 스트링 선택 트랜지스터로 전원전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하고, 그리고 상기 제 1 스트링 선택 트랜지스터와 인접한 제 2 스트링 선택 트랜지스터로 상기 전원전압을 인가하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 행 선택회로는, 상기 선택된 워드라인이 스트링의 최하위 워드라인인 경우, 상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 접지 선택 트랜지스터로 접지전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하고, 그리고 상기 제 1 접지 선택 트랜지스터와 인접한 제 2 접지 선택 트랜지스터로 상기 접지전압을 인가하는 것을 특징으로 한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

본 발명의 신규한 플래시 메모리 장치는 프로그램 동작이 시작되면 선택된 워드라인을 포함하는 복수 개의 워드라인으로 패스전압(Vpass 또는 Vpassi)(i는 양의 정수)을 인가한다. 그리고 나서, 선택된 워드라인으로 프로그램 전압(Vpgm)을 인가함과 동시에, 선택된 워드라인과 인접해 있는 적어도 하나 이상의 워드라인으로 로컬전압(Vlocal)을 인가한다. 로컬전압(Vlocal)은 패스전압(Vpass 또는 Vpassi) 보다 낮고, 접지전압 보다는 같거나 높은 전압이다. 이와 같은 전압 인가 방식에 따르면, 프로그램될 메모리 셀과 인접 메모리 셀의 채널 사이에 전위차가 발생되지 않게 되어, 소프트 프로그램과 같은 프로그램 디스터브 문제가 발생하지 않게 된다.

도 1은 본 발명의 실시예에 따른 플래시 메모리 장치(100)의 구성을 보여주는 블록도이고, 도 2는 도 1에 도시된 메모리 셀 어레이(10)의 회로도이다.

도 1 및 도 2를 참조하면, 본 발명에 따른 플래시 메모리 장치(100)는 메모리 셀 어레이(10), 페이지 버퍼 회로(20), 행 선택회로(row selecting circuit ; 30), 고전압 발생회로(40), 및 제어회로(50)를 포함한다.

메모리 셀 어레이(10)는 복수 개의 메모리 블록들로 구성되며, 복수 개의 메모리 블록들에는 복수 개의 비트라인들(BL1-BLm)이 병렬로 배열된다. 각 메모리 블록에는, 상기 비트라인들(BL1-BLm)에 각각 대응되는 복수의 스트링들(또는, "낸드 스트링"이라 불림)이 구비된다. 도 2에는 하나의 블록에 포함되어 있는 복수 개의 스트링들에 대한 구성이 도시되어 있다.

도 2를 참조하면, 각 스트링은 스트링 선택 트랜지스터(SST), 그라운드 선택 트랜지스터(GST), 그리고 상기 스트링 선택 트랜지스터(SST)의 소오스와 상기 그라 운드 선택 트랜지스터(GST)의 드레인 사이에 직렬로 연결된 복수의(예를 들면, 32개의) 플로팅 게이트 트랜지스터들(M0-M31)로 구성된다. 각각의 플로팅 게이트 트랜지스터(M0-M31)는 데이터를 저장하는 메모리 셀로서 사용된다. 각 스트링에 포함된 스트링 선택 트랜지스터(GST)의 드레인은 대응하는 비트라인에 연결되고, 상기 그라운드 선택 트랜지스터(GST)의 소오스는 공통 소오스 라인(common source line; CSL)(또는 공통 신호 라인; common signal line)에 연결된다. 각 스트링에 포함된 스트링 선택 트랜지스터들(SST)의 게이트들은 스트링 선택 라인(SSL)에 공통으로 연결되고, 그라운드 선택 트랜지스터들(GST)의 게이트들은 그라운드 선택 라인(GSL)에 공통으로 연결된다. 각각의 스트링에 포함된 플로팅 게이트 트랜지스터(M0-M31)의 제어 게이트들은, 대응하는 워드라인(WL<0>-WL<31>)에 공통으로 연결된다. 그러나, 본 발명에서는 회로를 구성하는 방식에 따라, 또는 프로그램에 사용될 전압들을 인가하는 방식에 따라, 하나의 스트링 내에 2개 또는 그 이상의 그라운드 선택 트랜지스터들이 구비될 수도 있고, 하나의 스트링 내에 2개 또는 그 이상의 스트링 선택 트랜지스터들이 구비될 수도 있다.

각각의 비트라인(BL1-BLm)은 페이지 버퍼 회로(20)에 전기적으로 연결된다. 그리고, 그라운드 선택 라인(GSL), 워드라인들(WL<0>-WL<31>), 및 스트링 선택 라인(SSL)은, 대응하는 블럭 선택 트랜지스터들(BS0-BS33)을 통해 대응하는 선택 신호 라인들(GS, Si0-Si31, SS)과 각각 연결된다. 상기 블럭 선택 트랜지스터들(BS0-BS33)은 플래시 메모리 장치의 행 디코더 회로(미 도시됨) 내에 포함되며, 블럭 선택 제어 신호(BS)에 의해 공통으로 제어된다. 상기 선택 신호 라인들(GS, Si0- Si31, SS)은 프로그램 동작이 수행될 때 각각 대응하는 선택 회로들(또는, 구동 회로들)에 의해 구동된다. 이 경우, 선택된 블럭 선택 제어 신호(BS)는 고전압 레벨을 갖도록 구성되어, 선택 신호 라인들(Si0-Si31)을 통해 인가되는 프로그램 전압(Vpgm), 패스전압(Vpassi), 또는 로컬전압(Vlocalj)이 대응하는 워드라인들(WL<0>-WL<31>)로 충분히 전달될 수 있도록 한다.

다시 도 1을 참조하면, 페이지 버퍼 회로(20)는, 메모리 셀들에 데이터를 저장하거나, 메모리 셀들로부터 데이터를 읽어들이는 기능을 수행한다. 페이지 버퍼회로(20)는 복수 개의 비트라인들을 통해 메모리 셀 어레이(10)와 연결된다. 페이지 버퍼회로(20) 내에는 각각의 비트라인과 대응되는 복수 개의 페이지 버퍼들(미 도시됨)이 구비된다. 각각의 페이지 버퍼에는 메모리 셀에 프로그램될 데이터, 또는 메모리 셀로부터 읽혀진 데이터가 저장된다. 페이지 버퍼회로(20)는, 프로그램시 각각의 페이지 버퍼에 저장되어 있는 데이터 값에 따라서, 비트라인에게 접지전압(0V) 또는 전원전압(Vcc)을 인가한다. 예를 들어, 0의 데이터가 저장되어 있는 페이지 버퍼와 연결된 비트라인(즉, 프로그램될 메모리 셀과 연결된 비트라인)에는 접지전압(0V)을 인가한다. 그리고, 1의 데이터가 저장되어 있는 페이지 버퍼와 연결된 비트라인(즉, 프로그램 금지된 메모리 셀과 연결된 비트라인)에는 전원전압(Vcc)을 인가한다.

잘 알려져 있는 바와 같이, 플래시 메모리 장치는 메모리 셀에 대한 소거 동작이 선행된 이후에 실질적인 프로그램 동작이 수행된다. 소거된 메모리 셀에는 1의 데이터가 저장된다. 따라서, 페이지 버퍼에 저장된 데이터가 1의 데이터 값을 가진다는 것은 대응되는 메모리 셀이 프로그램되지 아니할 메모리 셀이라는 것을 의미한다. 그리고, 페이지 버퍼에 저장된 데이터가 0의 데이터 값을 가진다는 것은 대응되는 메모리 셀이 프로그램될 메모리 셀이라는 것을 의미한다.

제어 회로(50)는 고전압 발생 회로(40)의 고전압 발생 기능과, 행 선택회로(30)의 고전압 인가 기능을 제어한다.

고전압 발생 회로(40)는 플래시 메모리 장치(100)에 데이터를 기입 및 독출하는데 필요한 고전압, 예컨대 프로그램 전압(Vpgm), 패스전압(Vpassi), 로컬전압(Vlocalj), 및 독출 전압(Vread) 등을 발생한다. 프로그램 전압(Vpgm)은 프로그램시 선택된 워드라인으로 인가되는 전압으로, 20V에 가까운 고전압 레벨을 가진다. 패스전압(Vpassi)은 프로그램 전압(Vpgm) 보다는 낮고, 로컬전압(Vlocalj) 보다는 높은 전압 레벨을 갖는다. 본 발명에서는 프로그램 동작이 시작된 후로부터 프로그램 전압(Vpgm)이 인가되기 이전의 구간 동안, 동일 스트링에 포함된 모든 워드라인들로 패스전압(Vpassi)을 동시에 인가한다. 패스전압(Vpassi)의 레벨은 단일 전압 레벨로 발생될 수도 있고, 복수 개의 서로 다른 전압 레벨로 발생될 수도 있다.

로컬전압(Vlocalj)은, 프로그램을 금지하는 부스팅 영역을 로컬화하는데 사용되는 전압이다. 로컬전압(Vlocalj)은 선택된 워드라인과 인접해 있는 적어도 하나 이상의 워드라인으로 인가된다. 로컬전압(Vlocalj)은 패스전압(Vpass) 보다는 낮고, 접지전압(0V) 보다는 같거나 높은 전압 레벨을 갖는다. 로컬전압(Vlocalj)으로는, 전원전압(Vcc)이 사용될 수도 있고, 독출 전압(Vread)이 사용될 수도 있다. 그리고, 전원전압(Vcc), 또는 독출 전압(Vread)과 같이 고정된 레벨로 정의된 전압이 아니더라도, 앞에서 설명한 로컬전압(Vlocalj)의 범위를 만족하는 다양한 레벨의 전압이 로컬전압(Vlocalj)으로 사용될 수 있다. 로컬전압(Vlocalj)의 레벨은 단일 전압 레벨로 발생될 수도 있고, 복수 개의 서로 다른 전압 레벨로 발생될 수도 있다. 그러므로, 프로그램시 동일 스트링에 인가되는 복수 개의 로컬전압(Vlocalj)들은, 그 전압 레벨이 서로 일치할 수도 있고, 서로 다른 값을 가질 수도 있다.

행 선택회로(30)는, 프로그램될 메모리 셀의 행 어드레스를 디코딩하는 디코딩 기능과, 디코딩된 어드레스에 해당되는 워드라인을 선택하는 워드라인 선택 기능, 그리고 선택된 워드라인과, 상기 선택된 워드라인에 인접해 있는 워드라인들에게 대응되는 전압을 인가하는 기능을 수행한다. 이와 같은 행 선택회로(30)의 기능은 제어 회로(50)의 제어에 의해 수행된다. 본 발명에 따르면, 행 선택회로(30)는 프로그램 동작이 시작되면, 제어 회로(50)의 제어에 응답해서, 선택된 워드라인을 포함하는 복수 개의 워드라인으로 패스전압(Vpass 또는 Vpassi)(i는 양의 정수)을 인가한다. 그리고 나서, 행 선택회로(30)는 선택된 워드라인으로 프로그램 전압(Vpgm)을 인가함과 동시에, 선택된 워드라인과 인접해 있는 적어도 하나 이상의 워드라인으로 로컬전압(Vlocalj)을 인가한다. 이때, 나머지 워드라인들로는 프로그램 구간 동안 패스전압(Vpass 또는 Vpassi)이 계속해서 인가된다.

이와 같은 워드라인 전압 인가 방식에 따르면, 프로그램시 선택된 메모리 셀과 인접 메모리 셀들의 채널 사이에 전위차가 발생하지 않게 된다. 따라서, 소프트 프로그램을 발생시키는 원인(즉, 채널들간에 발생된 전위차)이 원천적으로 차단되 어, 플래시 메모리 장치의 프로그램 정확도를 높일 수 있게 된다.

도 3은 프로그램 동작시 본 발명에 따른 플래시 메모리 장치의 워드라인 전압 인가 방법을 보여주는 도면으로, 도 3에는 선택된 비트라인에 연결된 플로팅 게이트 트랜지스터들(즉, 메모리 셀들)의 채널 부스팅 결과(Vbc)가 도시되어 있다. 그리고, 도 4 및 도 5는 도 3에 도시된 A 및 B 구간 각각에서 부스팅된 채널 전압(Vbc)의 방전 경로(110, 110')를 보여주는 도면이다.

도 2 및 도 3을 참조하면, 본 발명에 따른 프로그램 방법은, 먼저 선택된 비트라인(BL2)(즉, 프로그램되어야 할 메모리 셀에 연결된 비트라인)으로 0V의 비트라인 전압을 인가하고, 비선택된 비트라인(BL1)(즉, 프로그램이 방지되어야 하는 메모리 셀에 연결된 비트라인)에는 전원전압(Vcc)을 각각 인가한다. 그리고 나서, A 구간 동안 선택된 워드라인(WL<30>)을 포함하는 복수 개의 워드라인들(WL<0>-WL<31>)로 패스전압(Vpass, 예를 들면 10V)을 인가하고, B 구간 동안 선택된 워드라인(WL<30>)으로 프로그램 전압(Vpgm)을 인가한다.

도 3 및 도 4를 참조하면, A 구간 동안 상기 워드라인들(WL<0>-WL<31>)에 연결된 메모리 셀들은 컨트롤 게이트로 인가되는 패스전압(Vpass)에 의해 모두 턴 온 된다. 워드라인들(WL<0>-WL<31>)로 인가되는 패스전압(Vpass)은 트랜지스터의 프로그램 상태(1 또는 11, 10, 00, 01)에 해당되는 모든 문턱전압 보다 높다. 그러므로, 워드라인들(WL<0>-WL<31>)에 연결된 메모리 셀들은, 프로그램 상태에 상관없이 모두 턴 온 된다. 이때, 메모리 셀들의 채널 전압은 Vpass*alpha의 레벨로 부스팅 된다(alpha>0). 그러나, 부스팅된 채널 전압(Vbc)은 시간이 경과함에 따라, 접지전 압(0V)과 연결된 비트라인을 따라 방전되어(도 4의 방전 경로(110) 참조), 그 레벨이 서서히 줄어들게 된다. 특히, 선택된 메모리 셀의 채널 전압은 동일 스트링에 연결된 하부 메모리 셀의 채널을 통해 방전된다.

도 4에 도시된 바와 같이, 동일 스트링에 형성된 메모리 셀들은 인접한 메모리 셀과 소오스-드레인 단자를 공유한다. 따라서, 상기 메모리 셀들이 모두 턴 온 되는 경우, 인접 메모리 셀들 사이의 소오스-드레인 전압차는 사실상 제로가 된다. 그러므로, 프로그램될 셀(150)의 인접 메모리 셀의 소오스-드레인 전압 차이로 인한 누설 전류가 발생하지 않게 된다.

대부분의 플래시 메모리 장치들은 스트링의 하위 메모리 셀부터 시작하여 상위 메모리 셀들로 순차적으로 프로그램된다. 따라서, 프로그램될 셀(150)의 하위 인접 셀(140)은 바로 이전에 인가된 프로그램 전압(Vpgm)에 의해서 문턱 전압이 상승된 상태에 있을 수 있다. 만일 본 발명과 같이 A 구간 동안에 인접 메모리 셀들 사이의 소오스-드레인 전압차를 제거하지 않는다면, 프로그램될 셀(150)과 공유되어 있는 하위 인접 셀(140)의 소오스-드레인 단자(145, 155)의 전압 차이에 의해서 프로그램 전압(Vpgm)의 인가시 누설 전류가 발생될 수 있다. 이때 누설된 전류는 핫 일렉트론 인젝션(Hot Electron Injection) 현상을 유발하여, 메모리 셀(150)의 프로그램 동작에 영향을 줄 수 있다. 하지만, 본 발명에서는 앞에서 설명한 바와 같이 A 구간 동안 인접 메모리 셀들(140, 150, 160)의 소오스-드레인 전압 차이를 미리 제거하여, 누설전류의 발생을 원천적으로 차단한다.

계속해서, 본 발명에서는 B 구간 동안 선택된 워드라인(WL<30>)으로 프로그 램 전압(Vpgm)을 인가하고, 이와 동시에 선택된 워드라인(WL<30>)과 인접한 적어도 하나 이상의 워드라인(WL<29>)으로 로컬전압(Vlocal)을 인가하여, 로컬 부스팅 효과가 발생하도록 한다. 이때, 프로그램 전압(Vpgm)과 로컬전압(Vlocal)이 인가되지 않는 나머지 워드라인들로는 패스전압(Vpass)이 인가된다. 특히, 본 발명에서는 선택된 워드라인(WL<30>)의 상부에 인접한 워드라인(WL<31>)으로 패스전압(Vpass)을 지속적으로 인가하기 때문에, 프로그램하고자 하는 셀(150)의 채널 포텐셜(즉, f-poly 포텐셜)이 저하되는 것이 방지된다. 따라서, 프로그램을 고속으로 수행할 수 있게 된다. 여기서, 로컬전압(Vlocalj)은 패스전압(Vpass) 보다는 낮고, 접지전압(0V) 보다는 같거나 높은 전압 레벨을 갖는다.

도 3 및 도 5를 참조하면, B 구간 동안 로컬전압(Vlocalj)이 인가되는 메모리 셀(140)은 낮아진 게이트 전압으로 인해 셧 오프 된다. 그 결과, 프로그램 전압(Vpgm)이 인가되는 메모리 셀(150)의 채널과 그 외의 메모리 셀(140)의 채널이 전기적으로 분리된다. 따라서, 프로그램될 메모리 셀(150)의 소오스 및 드레인과 가장 인접해 있는 트랜지스터(140)로 공급되는 전류의 흐름이 차단되고, 메모리 셀(150)이 프로그램된다. 메모리 셀(150)이 프로그램되는 구간 동안, 선택된 트랜지스터(150)의 하부에 인접해 있는 트랜지스터(140)의 소오스-드레인(145, 155)의 전압 차이는 비트라인을 통해 방전되는 전압(Vdischarge)를 넘지 않을 정도의 매우 작은 값을 가지게 된다. 따라서, 상기 소오스-드레인(145, 155)의 전압 차이는 사실상 매우 작게 되어, 선택된 메모리 셀(150)의 프로그램 동작에 아무런 영향도 미치지 않게 된다. 그 결과, 소오스-드레인(145, 155)의 전압 차이로 인한 누설 전류 의 발생과 프로그램 디스터브 현상이 효과적으로 방지된다. 이와 같은 본 발명의 효과는 채널의 폭이 좁아질수록, 그리고 집적도가 높아질수록 더욱 커지게 된다.

도 6 내지 도 15는 본 발명의 실시예에 따른 플래시 메모리 장치의 워드라인 전압 인가 방법을 보여주는 도면으로, 다양한 방식의 워드라인 전압 인가 방법들이 도시되어 있다.

도 6은 도 3에 도시된 워드라인 전압 인가 방법의 변형 예이다. 도 6을 참조하면, A 구간 동안 선택된 워드라인(WL)의 하부 인접 워드라인(WL<i-1>)으로 패스전압(Vpass)이 인가되다가 제 1 레벨(제1레벨≥0V)로 급격히 떨어진다. 그리고 나서, B 구간 동안 하부 인접 워드라인(WL<i-1>)으로 인가되는 전압이 제 2 레벨의 로컬전압(Vlocal)으로 변환된다(도 6의 점선 참조). 이와 같은 전압 인가 방식은, 짧은 시간 동안 패스전압(Vpass)을 로컬전압(Vlocal)으로 변환하기 위한 것으로, 하부 인접 워드라인(WL<i-1>)으로 인가되는 전압을 보다 신속하게 변환시켜 준다.

도 7은 도 3에 도시된 워드라인 전압 인가 방법의 변형 예로, A 구간 동안 선택된 워드라인(WL)으로 인가되는 패스전압(Vpass2)과, 타 워드라인들로 인가되는 패스전압(Vpass1)의 레벨이 다른 예가 도시되어 있다. 도 7에서, 선택된 워드라인(WL)으로 인가되는 패스전압(Vpass2)의 레벨은 타 워드라인들로 인가되는 패스전압(Vpass1)의 레벨 보다 낮게 구성될 수 있다. 그 결과, 프로그램 디스터브를 방지하면서도 프로그램 전압(Vpgm)의 부스팅 효율을 좀 더 높일 수 있게 된다.

도 8은 도 7에 도시된 워드라인 전압 인가 방법의 변형 예이다.

도 8을 참조하면, A 구간 동안 선택된 워드라인(WL)의 하부 인접 워드라 인(WL<i-1>)으로 패스전압(Vpass1)이 인가되다가 제 1 레벨(예를 들면, 접지전압 레벨)로 급격히 떨어진다. 그리고 나서, B 구간 동안 하부 인접 워드라인(WL<i-1>)으로 인가되는 전압이 제 2 레벨의 로컬전압(Vlocal)으로 변환된다(도 8의 점선 참조). 이와 같은 전압 인가 방식에 따르면, 패스전압(Vpass1)으로부터 로컬전압(Vlocal)으로의 전압 변환이 고속으로 수행될 수 있게 된다. 한편, 본 발명에서는 A 구간과 B 구간 모두에 대해서, 선택된 워드라인(WL)의 상부 워드라인(WL<i+1>)으로 패스전압(Vpass)을 지속적으로 인가한다. 따라서, 프로그램하고자 하는 셀(150)의 채널 포텐셜이 저하되는 것이 방지되어, 높은 프로그램 속도를 보장할 수 있게 된다.

도 9는 도 3에 도시된 워드라인 전압 인가 방법의 변형 예로, A 구간 동안 선택된 워드라인(WL)으로 패스전압(Vpass) 대신 접지전압(0V)이 인가되는 예가 도시되어 있다. A 구간 동안 선택된 워드라인(WL)으로 접지전압(0V)이 인가되는 경우, 프로그램 전압(Vpgm)의 부스팅 효율이 더욱 높아지게 된다. 이와 같은 경우, 선택된 워드라인(WL)의 하부 인접 워드라인(WL<i-1>)으로 인가되는 패스전압(Vpass)은, 순간적으로 급격히 떨어졌다가 로컬전압(Vlocal)으로 변화될 수 있다(도 9의 점선 참조).

도 10는 도 3에 도시된 워드라인 전압 인가 방법의 다른 변형 예이다.

도 10를 참조하면, A 구간 동안 선택된 워드라인(WL)을 포함하는 복수 개의 워드라인들(WL<0>-WL<31>)로 패스전압(Vpass1, Vpass2)이 인가된다. 이때, 선택된 워드라인(WL)의 하부에 인접해 있는 적어도 둘 이상의 하부 워드라인 들(WL<i-1>, WL<i-2>)로 인가되는 패스전압(Vpass2)은, 타 워드라인들로 인가되는 패스전압(Vpass1)과 다른 전압 레벨을 갖는다. 패스전압들(Vpass1, Vpass2)의 크기는, 플래시 메모리 장치에서 허용 가능한 패스전압(Vpass)의 범위 내에서 다양한 형태로 변경 및 변형 가능하다.

계속해서, 도 10의 B 구간 동안 선택된 워드라인(WL)의 하부 워드라인들(WL<i-1>, WL<i-2>)로 로컬전압(Vlocal1, Vlocal2)이 인가된다. 상기 로컬전압(Vlocal1, Vlocal2)이 인가되는 구간 동안, 선택된 워드라인(W)으로는 프로그램 전압(Vpgm)이 인가되고, 나머지 워드라인들로는 패스전압(Vpass1)이 인가된다. B 구간 동안 하위 인접 워드라인들(WL<i-1>, WL<i-2>)로 인가되는 로컬전압(Vlocal1, Vlocal2)은 그 레벨이 서로 같을 수도 있고, 서로 다를 수도 있다. 그리고, 이 때 인가되는 로컬전압(Vlocal1, Vlocal2)의 레벨은 접지전압(0V)과 패스전압(Vpass) 사이의 레벨 내에서 다양한 형태로 변경 및 변형 가능하다. 이와 같은 전압 인가 방식에 따르면, 로컬전압(Vlocal1, Vlocal2)을 복수 개의 워드라인들로 인가함으로써 로컬 부스팅이 발생되는 영역을 보다 확고히 할 수 있다. 따라서, 펀치드루 현상이 효과적으로 방지된다.

도 11은 도 10에 도시된 워드라인 전압 인가 방법의 변형 예이다.

도 11을 참조하면, A 구간 동안 선택된 워드라인(WL)의 하부 워드라인들(WL<i-1>, WL<i-2>)로 인가되던 패스전압(Vpass2)은, 제 1 레벨(예를 들면, 접지전압 레벨)로 급격히 떨어졌다가 B 구간 동안 제 2 및 제 3 레벨의 로컬전압(Vlocal1, Vlocal2)으로 변화된다(도 11의 점선 참조). 이와 같은 전압 인가 방 식에 따르면, 프로그램 디스터브를 방지하면서도 로컬 부스팅이 발생되는 영역을 보다 확고히 할 수 있게 된다. 그리고, 로컬전압(Vlocal1, Vlocal2)으로의 전압 변환을 고속으로 수행할 수 있게 된다.

도 12는 도 3에 도시된 워드라인 전압 인가 방법의 변형 예이다.

도 12를 참조하면, A 구간 동안 선택된 워드라인(WL)을 포함하는 복수 개의 워드라인들(WL<0>-WL<31>)로 패스전압(Vpass)이 공통으로 인가된다. 그리고 나서, B 구간 동안 선택된 워드라인(WL)으로 프로그램 전압(Vpgm)이 인가된다. 이때, 선택된 워드라인(WL)과 일정 거리를 두고 떨어져 있는 하나 또는 그 이상의 워드라인들(WL<i-k>, WL<i-k-1>)로는 로컬전압(Vlocal1, Vlocal2)이 인가되고, 그 외의 워드라인들(WL<31>-WL<i+1>, WL<i-1>-WL<i-k+1>, WL<i-k-2>-WL<0>)로는 패스전압이 인가된다. B 구간 동안 인가되는 로컬전압(Vlocal1, Vlocal2)은 그 레벨이 서로 같을 수도 있고, 서로 다를 수도 있다. 이와 같은 전압 인가 방식에 따르면, 프로그램 디스터브를 방지하면서도 로컬 부스팅이 발생되는 영역을 임의로 변경할 수 있게 된다.

도 13은 도 12에 도시된 워드라인 전압 인가 방법의 변형 예이다.

도 13을 참조하면, A 구간 동안 워드라인들(WL<i-k>, WL<i-k-1>)로 인가되던 패스전압(Vpass)이 제 1 레벨(예를 들면, 접지전압 레벨)로 급격히 떨어진다. 그리고 나서, 상기 워드라인들(WL<i-k>, WL<i-k-1>)로 인가되는 제 1 레벨의 전압이 B 구간 동안 제 2 및 제 3 레벨의 로컬전압(Vlocal1, Vlocal2)으로 변환된다(도 13의 점선 참조). 이와 같은 전압 인가 방식에 따르면, 프로그램 디스터브를 방지하면서 도 로컬 부스팅이 발생되는 영역을 임의로 변경할 수 있게 된다. 또한, 로컬전압(Vlocal1, Vlocal2)으로의 전압 변환 또한 고속으로 수행할 수 있게 된다.

도 14는 도 3에 도시된 워드라인 전압 인가 방법의 변형 예로서, 최상위 워드라인과 접속된 메모리 셀을 프로그램할 경우의 워드라인 전압 인가 방법이 도시되어 있다.

도 14를 참조하면, 본 발명에 따른 플래시 메모리 장치는 복수 개의 스트링 선택 트랜지스터들(SSL1, SSL2)을 구비할 수 있다. 이 경우, 최상위 워드라인(WL<31>)과 접속된 메모리 셀을 프로그램할 때에는 A 구간 동안 최상위 워드라인(WL<31>)과 인접한 스트링 선택 트랜지스터(SSL1)로 패스전압(Vpass')이 인가된다. 그리고, 나머지 스트링 선택 트랜지스터(SSL2)로는 전원전압(Vcc)이 인가된다. A 구간 동안, 선택된 최상위 워드라인(WL<31>)을 포함하는 복수 개의 워드라인들(WL<0>-WL<31>)로는 패스전압(Vpass)이 인가된다. 일반적으로, 스트링 선택 트랜지스터(SSL1, SSL2)는 저전압 트랜지스터로 구성된다. 따라서, A 구간 동안 스트링 선택 트랜지스터(SSL1)로 인가되는 패스전압(Vpass')은, 타 워드라인들(WL<0>-WL<31>)로 인가되는 패스전압(Vpass) 보다는 낮은 저전압 수준의 레벨을 갖는다. 즉, 전원전압(Vcc) 보다는 같거나 높지만, 패스전압(Vpass) 보다는 낮은 레벨을 갖는다. 이와 같은 전압 인가 방식에 따르면, 매우 높은 레벨의 프로그램 전압(Vpgm)이 인가되는 워드라인(WL<31>)과, 이와 인접한 스트링 선택 트랜지스터(SSL1) 사이의 채널 전압의 차이가 줄어들게 된다. 한편, A 구간 동안 선택된 워드라인(WL<31>)의 하부 인접 워드라인(WL<30>)에 인가되던 패스전압(Vpass)은 제 1 레 벨(예를 들면, 접지전압 레벨)로 급격히 떨어졌다가 B 구간 동안 제 2 레벨의 로컬전압(Vlocal)으로 변환된다(도 14의 점선 참조). 이와 같은 전압 인가 방식에 따르면, 최상위 워드라인(WL<31>)에 대한 프로그램 디스터브 현상이 효과적으로 방지된다.

도 15는 도 3에 도시된 워드라인 전압 인가 방법의 변형 예로서, 최하위 워드라인과 접속된 메모리 셀을 프로그램할 경우의 워드라인 전압 인가 방법이 도시되어 있다.

도 15를 참조하면, 본 발명에 따른 플래시 메모리 장치는 복수 개의 그라운드 선택 트랜지스터들(GSL1, GSL2)을 구비할 수 있다. 이 경우, 최하위 워드라인(WL<0>)과 접속된 메모리 셀을 프로그램할 때에는, A 구간 동안 최하위 워드라인(WL<0>)과 인접한 그라운드 선택 트랜지스터(GSL1)로 패스전압(Vpass")이 인가되고, 나머지 그라운드 선택 트랜지스터(GSL2)로는 접지전압(0V)이 인가된다. 그리고 A 구간 동안 최하위 워드라인(WL<0>)을 포함하는 복수 개의 워드라인들(WL<0>-WL<31>)로 패스전압(Vpass)이 인가된다. 일반적으로, 그라운드 선택 트랜지스터(GSL1, GSL2)는 저전압 트랜지스터로 구성된다. 따라서, A 구간 동안 그라운드 선택 트랜지스터(GSL1)로 인가되는 패스전압(Vpass")은, 타 워드라인들(WL<0>-WL<31>)로 인가되는 패스전압(Vpass) 보다는 낮은 레벨을 갖는다. 즉, 접지전압(0V) 보다는 같거나 높지만, 패스전압(Vpass) 보다는 낮은 저전압 레벨을 갖는다. 이와 같은 전압 인가 방식에 따르면, 매우 높은 레벨의 프로그램 전압(Vpgm)이 인가되는 최하위 워드라인(WL<0>)과, 이와 인접한 그라운드 선택 트랜지스터(GSL1) 사이의 채널 전압의 차이가 줄어들게 된다. 한편, A 구간 동안 그라운드 선택 트랜지스터(GSL1)로 인가되던 패스전압(Vpass")은 B 구간 동안 접지전압(0V) 레벨로 떨어진다. 이와 같은 전압 인가 방식에 따르면, 최하위 워드라인(WL<0>)에 대한 프로그램 디스터브 현상이 효과적으로 방지된다.

앞에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 장치는 프로그램 동작이 시작되면 선택된 워드라인을 포함하는 복수 개의 워드라인으로 패스전압(Vpass 또는 Vpassi)(i는 양의 정수)을 인가한다. 그리고 나서, 선택된 워드라인으로 프로그램 전압(Vpgm)을 인가함과 동시에, 선택된 워드라인과 인접해 있는 적어도 하나 이상의 워드라인으로 로컬전압(Vlocal)을 인가한다. 로컬전압(Vlocal)은 패스전압(Vpass 또는 Vpassi) 보다 낮고, 접지전압 보다는 같거나 높은 전압이다. 이와 같은 전압 인가 방식에 따르면, 프로그램될 메모리 셀과 인접 메모리 셀의 채널 사이에 전위차가 발생되지 않게 되어, 소프트 프로그램과 같은 프로그램 디스터브 문제가 발생하지 않게 된다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상과 같은 본 발명에 의하면, 플래시 메모리의 집적도가 증가하여 셀들간의 간격이 줄어들고, 채널의 길이가 감소하더라도 소프트 프로그램이나 펀치드루 현상 등에 영향을 받지 않고 정확한 프로그램을 수행할 수 있게 된다.

Claims

선택된 워드라인을 포함하는 복수 개의 워드라인들로 패스전압을 인가하여 대응되는 채널들의 전압을 부스팅하는 단계;

상기 패스 전압에 의해 부스팅된 채널 전압을 방전하는 단계;

상기 선택된 워드라인으로 프로그램 전압을 인가하는 단계; 그리고

상기 프로그램 전압이 인가되는 구간 동안, 상기 패스전압이 인가되는 워드라인들 중 적어도 하나 이상의 워드라인들로 로컬전압을 인가하는 단계를 포함하며,

상기 로컬전압은 상기 패스전압 보다 낮고 접지전압과 같거나 높은 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 패스 전압을 인가하기 이전에 선택된 비트라인으로 접지 전압을 인가하고, 비선택된 비트라인으로 전원전압을 각각 인가하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 2 항에 있어서,

상기 선택된 워드라인으로 프로그램 전압이 인가되기 이전에 상기 부스팅된 채널 전압은 상기 접지 전압에 의해 방전되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 로컬전압은 상기 선택된 워드라인과 인접한 워드라인으로 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 로컬전압은 상기 선택된 워드라인의 하부에 배치된 적어도 하나 이상의 워드라인들로 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 로컬전압을 인가하는 단계는,

상기 패스전압을 상기 로컬전압 보다 낮은 레벨로 레벨 다운하는 단계; 그리고

상기 레벨 다운된 전압을 상기 로컬전압 레벨로 상승시켜 대응되는 워드라인으로 인가하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 6 항에 있어서,

상기 레벨 다운된 전압은 상기 로컬전압 보다 낮고, 접지전압과 같거나 높은 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 로컬전압은 각각의 워드라인에 대해 서로 다른 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 로컬전압은 각각의 워드라인에 대해 동일한 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 패스전압은 각각의 워드라인에 대해 서로 다른 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 선택된 워드라인으로 인가되는 패스전압은, 타 워드라인으로 인가되는 패스전압과 같거나 낮은 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 패스전압이 인가되는 단계에서, 상기 선택된 워드라인으로는 상기 패스 전압 보다 낮고 접지 전압과 같거나 높은 전압이 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 패스전압은 각각의 워드라인에 대해 동일한 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 선택된 워드라인의 상부에 배치된 워드라인들에게는 상기 패스전압이 지속적으로 인가되는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 선택된 워드라인이 스트링의 최상위 워드라인인 경우,

상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 스트링 선택 트랜지스터로 전원전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하는 단계; 그리고

상기 제 1 스트링 선택 트랜지스터와 인접한 제 2 스트링 선택 트랜지스터로 상기 전원전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
제 1 항에 있어서,

상기 선택된 워드라인이 스트링의 최하위 워드라인인 경우,

상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 접지 선택 트랜지스터로 접지전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하는 단계; 그리고

상기 제 1 접지 선택 트랜지스터와 인접한 제 2 접지 선택 트랜지스터로 상기 접지전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치의 프로그램 방법.
복수 개의 비트라인들 및 워드라인들이 교차하는 영역에 배치된 복수 개의 메모리 셀들을 포함하는 메모리 셀 어레이;

상기 메모리 셀들을 프로그램하는데 필요한 고전압 발생 동작 및 상기 고전압의 인가 동작을 제어하는 제어회로;

상기 제어회로의 제어에 응답해서, 프로그램 전압과, 상기 프로그램 전압 보다 낮은 패스전압과, 상기 패스전압 보다 낮고 접지전압과 같거나 높은 블록 전압을 발생하는 고전압 발생회로; 그리고

상기 제어회로의 제어에 응답해서, 선택된 워드라인을 포함하는 복수 개의 워드라인들로 상기 패스전압을 인가하여 대응되는 채널들의 전압을 부스팅하고, 상기 패스 전압에 의해 부스팅된 채널 전압이 방전된 후에 상기 선택된 워드라인으로 프로그램 전압을 인가하고, 그리고 상기 프로그램 전압이 인가되는 구간 동안 상기 패스전압이 인가되는 워드라인들 중 적어도 하나 이상의 워드라인들로 로컬전압을 인가하는 행 선택회로를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 로컬전압은 상기 패스전압 보다 낮고 접지전압과 같거나 높은 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 패스 전압을 인가하기 이전에 선택된 비트라인으로 접지 전압을 인가하고, 비선택된 비트라인으로 전원전압을 각각 인가하는 열 선택회로를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치.
제 19 항에 있어서,

상기 선택된 워드라인으로 프로그램 전압이 인가되기 이전에 상기 부스팅된 채널 전압은 상기 접지 전압에 의해 방전되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 메모리 셀들 중 동일 스트링에 속하는 메모리 셀들은 소오스 드레인 단자를 공유하며, 상기 동일 스트링에 속하는 메모리 셀들은 상기 프로그램 전압이 인가되기 이전에, 상기 패스 전압에 응답해서 턴 온 되는 것을 특징으로 하는 플래시 메모리 장치.
제 21 항에 있어서,

상기 선택된 워드라인에 접속된 메모리 셀의 부스팅 결과는 상기 프로그램 전압이 인가되기 이전에 상기 소오스 드레인 단자가 공유된 인접 메모리 셀의 채널을 통해 방전되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 로컬전압은 상기 선택된 워드라인과 인접한 워드라인으로 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 로컬전압은 상기 선택된 워드라인의 하부에 배치된 적어도 하나 이상의 워드라인들로 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 로컬전압은, 인가되기 이전에 상기 패스전압 레벨에서 상기 로컬전압 보다 낮은 레벨로 레벨 다운되었다가 상기 로컬전압 레벨로 변환되는 것을 특징으로 하는 플래시 메모리 장치.
제 25 항에 있어서,

상기 레벨 다운된 전압은 상기 로컬전압 보다 낮고, 접지전압과 같거나 높은 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 로컬전압은 각각의 워드라인에 대해 서로 다른 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 로컬전압은 각각의 워드라인에 대해 동일한 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 패스전압은 각각의 워드라인에 대해 서로 다른 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 선택된 워드라인으로 인가되는 패스전압은, 타 워드라인으로 인가되는 패스전압과 같거나 낮은 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 패스전압이 인가될 때, 상기 선택된 워드라인으로는 상기 패스 전압 보다 낮고 접지 전압과 같거나 높은 전압이 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 패스전압은 각각의 워드라인에 대해 동일한 레벨로 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 선택된 워드라인의 상부에 배치된 워드라인들에게는 상기 패스전압이 지속적으로 인가되는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 행 선택회로는, 상기 선택된 워드라인이 스트링의 최상위 워드라인인 경우, 상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 스트링 선택 트랜지스터로 전원전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하고, 그리고 상기 제 1 스트링 선택 트랜지스터와 인접한 제 2 스트링 선택 트랜지스터로 상기 전원전압을 인가하는 것을 특징으로 하는 플래시 메모리 장치.
제 17 항에 있어서,

상기 행 선택회로는, 상기 선택된 워드라인이 스트링의 최하위 워드라인인 경우, 상기 프로그램 전압이 인가되기 이전에 상기 선택된 워드라인과 인접한 제 1 접지 선택 트랜지스터로 접지전압 보다 높고 상기 패스전압 보다 낮은 전압을 인가하고, 그리고 상기 제 1 접지 선택 트랜지스터와 인접한 제 2 접지 선택 트랜지스터로 상기 접지전압을 인가하는 것을 특징으로 하는 플래시 메모리 장치.