KR101083676B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR101083676B1
KR101083676B1 KR1020100040660A KR20100040660A KR101083676B1 KR 101083676 B1 KR101083676 B1 KR 101083676B1 KR 1020100040660 A KR1020100040660 A KR 1020100040660A KR 20100040660 A KR20100040660 A KR 20100040660A KR 101083676 B1 KR101083676 B1 KR 101083676B1
Authority
KR
South Korea
Prior art keywords
word line
voltage
discharge
line control
control
Prior art date
Application number
KR1020100040660A
Other languages
English (en)
Other versions
KR20110121183A (ko
Inventor
최재원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100040660A priority Critical patent/KR101083676B1/ko
Priority to US12/841,014 priority patent/US8406061B2/en
Priority to CN2010102518619A priority patent/CN102237133A/zh
Priority to JP2010277882A priority patent/JP2011238328A/ja
Publication of KR20110121183A publication Critical patent/KR20110121183A/ko
Application granted granted Critical
Publication of KR101083676B1 publication Critical patent/KR101083676B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Abstract

제1 동작구간에서 복수의 워드라인 제어전압 중 제1 워드라인 제어전압을 할당된 워드라인으로 전달하고, 제2 동작구간에서 복수의 워드라인 제어전압 중 제2 워드라인 제어전압을 할당된 워드라인으로 전달하는 전압 전달부와, 제1 동작구간과 제2 동작구간 사이의 디스차지구간에서 접지전압 보다 높고 제1 및 제2 워드라인 제어전압 보다 낮은 전압레벨로 워드라인을 디스차지하는 워드라인 디스차지부를 포함한다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY APPARATUS}
본 발명은 반도체 메모리 장치에 관한 것으로서, 워드라인을 디스차지 하는 기술에 관한 것이다.
일반적으로 반도체 메모리 장치는 외부 전원을 제공받아 다양한 전압레벨을 갖는 내부전압을 생성하고, 이러한 내부전압을 이용하여 내부회로를 동작시키고 있다. 특히, 난드 플래시 메모리(Nand Flash Memory) 등과 같은 비휘발성 메모리 장치(Non-Volatile Memory Apparatus)는 서로 다른 전압레벨을 갖는 복수의 워드라인 제어전압을 생성하고, 각각의 동작모드마다 특정 워드라인 제어전압을 할당된 워드라인으로 전달한다.
예를 들어 데이터 프로그래밍 동작을 위한 워드라인 제어전압은 굉장히 높은 레벨을 갖는 전압이며, 이러한 데이터 프로그래밍용 워드라인 제어전압이 워드라인으로 전달되면, 워드라인에 접속된 해당 메모리 셀이 프로그래밍 된다. 한편, 데이터 프로그래밍 동작 이후에 메모리 셀이 정확히 프로그래밍 되었는지 여부를 확인하기 위해, 데이터 읽기 동작을 위한 데이터 읽기용 워드라인 제어전압이 워드라인으로 전달되면, 워드라인에 접속된 해당 메모리 셀에 프로그래밍된 데이터가 출력된다. 일반적으로 데이터 프로그래밍 동작 및 데이터 읽기 동작은 메모리 셀이 정확히 프로그래밍 될 때까지 반복적으로 수행된다. 참고적으로 메모리 셀이 정확히 프로그래밍 되었는지 여부를 확인하기 위한 데이터 읽기 동작을 검증 동작(Verify Operation)이라고 구분하여 기술하기도 한다.
한편, 데이터 프로그래밍용 워드라인 제어전압이 워드라인에 전달되는 구간과 데이터 읽기용 워드라인 제어전압이 워드라인에 전달되는 구간 사이에는 워드라인 디스차지구간이 존재한다. 즉, 고전압의 데이터 프로그래밍용 워드라인 제어전압의 공급이 중단되고, 데이터 읽기용 워드라인 제어전압이 공급되기 시작하는 사이의 워드라인 디스차지구간 동안 워드라인은 일반적으로 접지전압(VSS)으로 디스차지 된다.
데이터 프로그래밍용 워드라인 제어전압 및 데이터 읽기용 워드라인 제어전압은 전하 펌핑(Charge Pumping) 등을 수행해서 생성되는데, 이와 같은 고전위의 제어전압을 반복적으로 공급하는 동작 상태에서 워드라인을 접지전압(VSS)으로 디스차지 할 경우, 워드라인을 접지전압(VSS) 레벨까지 하강시키는데 많은 시간이 소요된다. 또한, 접지전압(VSS) 레벨까지 하강된 워드라인을 다시 특정 레벨까지 상승시키는데 많은 시간이 소요된다. 이와 같이, 높은 전압레벨의 워드라인을 접지전압 레벨까지 하강시키고 다시 상승시키는 동작은 전류소모 측면에서도 매우 불리하다.
본 발명은 워드라인을 디스차지 시키는데 필요한 시간을 단축시킨 반도체 메모리 장치를 제공한다.
또한, 본 발명은 워드라인을 디스차지 시키는데 소모되는 전류를 감소시킨 반도체 메모리 장치를 제공한다.
또한, 본 발명은 워드라인이 디스차지 되는 슬루우 레이트를 조절할 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 일 실시예에 따르면, 제1 동작구간에서 복수의 워드라인 제어전압 중 제1 워드라인 제어전압을 할당된 워드라인으로 전달하고, 제2 동작구간에서 상기 복수의 워드라인 제어전압 중 제2 워드라인 제어전압을 할당된 상기 워드라인으로 전달하는 전압 전달부; 및 상기 제1 동작구간과 상기 제2 동작구간 사이의 디스차지구간에서 접지전압 보다 높고 상기 제1 및 제2 워드라인 제어전압 보다 낮은 전압레벨로 상기 워드라인을 디스차지하는 워드라인 디스차지부를 포함하는 반도체 메모리 장치가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 제1 동작구간에서 복수의 워드라인 제어전압 중 제1 워드라인 제어전압을 할당된 워드라인으로 전달하고, 제2 동작구간에서 상기 복수의 워드라인 제어전압 중 제2 워드라인 제어전압을 할당된 상기 워드라인으로 전달하는 전압 전달부; 상기 제1 동작구간과 상기 제2 동작구간 사이의 디스차지구간 중 초기 일정구간 동안 활성화 되는 제1 디스차지 제어펄스신호 및 상기 디스차지구간 동안 활성화 되는 제2 디스차지 제어펄스신호를 생성하는 디스차지 제어펄스 발생부; 상기 제1 디스차지 제어펄스신호의 활성화 구간동안 접지전압으로 상기 워드라인을 디스차지하는 제1 워드라인 디스차지부; 및 상기 제2 디스차지 제어펄스신호의 활성화 구간동안 상기 접지전압 보다 높고 상기 제1 및 제2 워드라인 제어전압 보다 낮은 전압레벨로 상기 워드라인을 디스차지하는 제2 워드라인 디스차지부를 포함하는 반도체 메모리 장치가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 제1 동작구간에서 복수의 워드라인 제어전압 중 제1 워드라인 제어전압을 할당된 워드라인으로 전달하고, 제2 동작구간에서 상기 복수의 워드라인 제어전압 중 제2 워드라인 제어전압을 할당된 상기 워드라인으로 전달하는 전압 전달부; 제어코드의 코드값에 대응하는 전압레벨을 갖는 디스차지 제어전압을 생성하는 디스차지 제어전압 발생부; 및 상기 제1 동작구간과 상기 제2 동작구간 사이의 디스차지구간 동안 접지전압 보다 높고 상기 제1 및 제2 워드라인 제어전압 보다 낮은 전압레벨로 상기 워드라인을 디스차지 하는데 있어서, 상기 디스차지 제어전압의 전압레벨에 따라 상기 워드라인을 디스차지 하는 슬루우 레이트를 조절하는 워드라인 디스차지부를 포함하는 반도체 메모리 장치가 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 2은 도 1의 반도체 메모리 장치의 워드라인의 전압레벨 변화를 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 4는 도 3의 디스차지 제어펄스 발생부의 동작을 나타낸 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자. 일반적으로 회로의 논리신호 및 이진 데이터 값은 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 한편, 데이터 신호의 데이터 값은 전압레벨 및 전류크기에 따라 차등적으로 구분하여 단일 비트(Single Bit) 또는 멀티 비트(Multi Bit) 형태로 표기할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 1을 참조하면, 반도체 메모리 장치는 워드라인 제어전압 발생부(10A)와, 전압 전달부(20A)와, 워드라인 디스차지부(30A)와, 메모리부(40A)를 포함한다.
상기와 같이 구성되는 반도체 메모리 장치의 세부구성과 주요동작을 살펴보면 다음과 같다.
메모리부(40A)는 제1 메모리 스트링(Memory String, 41A)과, 제2 메모리 스트링(Memory String, 42A)으로 구성된다. 본 실시예의 반도체 메모리 장치는 발명을 보다 명확하게 설명하기 위해서 워드라인(WL), 메모리 셀, 비트라인 등의 수를 제한적으로 도시하였다.
EVEN 비트라인(BL_E)에는 제1 메모리 스트링(41A)이 접속되며, ODD 비트라인(BL_O)에는 제2 메모리 스트링(42A)이 접속되어 있다. 메모리 스트링(Memory String)은 복수의 메모리 셀이 직렬로 접속되어 구성된다. 대표적으로 제1 메모리 스트링(41A)을 살펴보면 다음과 같다. 제1 선택 트랜지스터(MN10) 및 제2 선택 트랜지스터(MN11) 사이에 32개의 비휘발성 메모리 셀(MC0E~MC31E)이 직렬로 접속되어있다. 제1 선택 트랜지스터(MN10)는 제1 선택신호라인(DSL)의 전압레벨에 의해 제어되고, 제2 선택 트랜지스터(MN11)는 제2 선택신호라인(SSL)의 전압레벨에 의해 제어된다. 또한, 32개의 비휘발성 메모리 셀(MC0E~MC31E)은 워드라인(WL0~WL31)을 통해서 전달되는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)에 의해서 동작이 제어된다. 본 실시예에서 비휘발성 메모리 셀은 컨트롤 게이트(Control Gate) 및 플로팅 게이트(Floating Gate)를 포함하는 트랜지스터로 구성된다.
워드라인 제어전압 발생부(10A)는 서로 다른 전압레벨을 갖는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 생성한다. 본 실시예에서 워드라인 제어전압 발생부(10A)는 전하 펌핑(Charge Pumping)을 통해서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 생성한다. 즉, 제1 워드라인 제어전압 발생부(11A)에서 생성되는 제1 워드라인 제어전압(V_CTRL1), 제2 워드라인 제어전압 발생부(12A)에서 생성되는 제2 워드라인 제어전압(V_CTRL2), 제3 워드라인 제어전압 발생부(13A)에서 생성되는 제3 워드라인 제어전압(V_CTRL3) 및 제4 워드라인 제어전압 발생부(14A)에서 생성되는 제4 워드라인 제어전압(V_CTRL4)은 각각 서로 다른 전압레벨을 가지도록 생성된다. 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)은 데이터 프로그래밍 동작 및 데이터 읽기 동작에 따라 선택되거나 선택되지 않은 워드라인에 각각 전달된다.
전압 전달부(20A)는 제1 동작구간에서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 제1 워드라인 제어전압(V_CTRL1)을 할당된 워드라인으로 전달하고, 제2 동작구간에서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 제2 워드라인 제어전압(V_CTRL2)을 할당된 워드라인으로 전달한다. 여기에서 제1 동작구간은 데이터 프로그래밍 구간으로 정의하며, 제2 동작구간은 데이터 읽기 구간으로 정의한다.
전압 전달부(20A)는 내부 커맨드(CMD_INT) 및 워드라인 전압 선택신호(SEL_WL_V<0:31>)에 응답하여 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 내부 커맨드(CMD_INT) 및 워드라인 전압 선택신호(SEL_WL_V<0:31>)는 커맨드 제어회로에서 출력되는 신호이다.
우선, 데이터 프로그래밍 동작을 지시하는 내부 커맨드(CMD_INT)가 인가되면, 전압 전달부(20A)는 워드라인 전압 선택신호(SEL_WL_V<0:31>)의 제어에 따라 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 이때, 데이터 프로그래밍 동작을 하기 위해 선택된 워드라인으로는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 데이터 프로그래밍용 워드라인 제어전압이 전달되며, 선택되지 않은 워드라인으로는 데이터 프로그래밍용 워드라인 제어전압 보다 낮은 전압레벨의 워드라인 제어전압이 전달된다. 이때, 데이터 프로그래밍용 워드라인 제어전압이 전달되는 워드라인에 접속된 메모리 셀이 프로그래밍 되며, 선택되지 않은 워드라인에 접속된 메모리 셀은 프로그래밍 되지 않는다.
다음으로, 데이터 읽기 동작을 지시하는 내부 커맨드(CMD_INT)가 인가되면, 전압 전달부(20A)는 워드라인 전압 선택신호(SEL_WL_V<0:31>)의 제어에 따라 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 이때, 데이터 읽기 동작을 하기 위해 선택된 워드라인으로는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 데이터 읽기용 워드라인 제어전압이 전달되며, 선택되지 않은 워드라인으로는 데이터 읽기용 워드라인 제어전압 보다 높은 전압레벨의 워드라인 제어전압이 전달된다. 이때, 데이터 읽기용 워드라인 제어전압이 전달되는 워드라인에 접속된 메모리 셀은 비트라인을 통해서 프로그래밍된 데이터를 출력한다.
워드라인 디스차지부(30A)는 제1 동작구간과 제2 동작구간 즉, 데이터 프로그래밍 구간과 데이터 읽기 구간 사이의 디스차지구간에서 접지전압(VSS) 보다 높고 데이터 프로그래밍용 워드라인 제어전압 및 데이터 읽기용 워드라인 제어전압 보다 낮은 전압레벨로 워드라인을 디스차지(discharge) 한다. 여기에서 접지전압(VSS)의 전압레벨은 0V로 정의된다. 본 실시예에서 워드라인 디스차지부(30A)는 워드라인(WL)과 제1 노드(N1) 사이에 접속된 제1 다이오드(MD1)와, 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 제2 다이오드(MD2)와, 제2 노드(N)와 접지전압단(VSS) 사이에 접속되며 디스차지신호(DIS_C)의 제어를 받는 NMOS 트랜지스터(MN1)로 구성된다. 여기에서 디스차지신호(DIS_C)는 커맨드 제어회로에서 출력되는 신호이다. 따라서 디스차지신호(DIS_C)가 하이레벨로 활성화 되면, NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되면서 워드라인을 디스차지 하게 되는데, 제1 MOS 다이오드(MD1) 및 제2 MOS 다이오드(MD2)의 임계전압(Threshold Voltage, Vth)에 의해서 워드라인이 최종적으로 디스차지 되는 레벨이 결정된다. 참고적으로 워드라인 디스차지부(30A)에 구비되는 다이오드의 수는 실시예에 따라 조절될 수 있다.
도 2는 도 1의 반도체 메모리 장치의 워드라인의 전압레벨 변화를 나타낸 도면이다.
도 2 및 도 3을 참조하여, 상기와 같이 구성되는 반도체 메모리 장치의 내부동작을 설명하면 다음과 같다.
도 2는 데이터 프로그래밍 동작을 위해 선택된 워드라인(seleted WL)과 선택되지 않은 워드라인(Unselected WL)의 전압레벨의 변화를 나타내었다. 대표적으로 선택된 워드라인(selected WL)의 전압레벨의 변화를 살펴보기로 한다.
반도체 메모리 장치는 메모리 셀을 정확히 프로그래밍 시키기 위해서, 데이터 프로그래밍 동작과 데이터 읽기 동작을 반복적으로 수행한다. 여기에서 데이터 읽기 동작은 검증 동작에 해당한다.
우선, 반도체 메모리 장치는 데이터 프로그래밍 구간 동안 데이터 프로그래밍용 워드라인 제어전압을 선택된 워드라인(selected WL)으로 전달한다.
다음으로, 반도체 메모리 장치는 데이터 프로그래밍 구간 이후의 디스차지구간 동안 선택된 워드라인(selected WL)을 접지전압(VSS) 보다 높은 전압레벨로 디스차지 시킨다.
다음으로, 반도체 메모리 장치는 디스차지구간 이후의 데이터 읽기 구간 동안 데이터 읽기용 워드라인 제어전압을 선택된 워드라인(selected WL)으로 전달한다.
여기에서 워드라인 디스차지부(30A)는 디스차지구간 동안 선택된 워드라인(selected WL)을 접지전압(VSS) 보다 높은 레벨로 디스차지 하게 된다. 이때, 워드라인의 최종적인 디스차지 레벨은 데이터 프로그래밍용 워드라인 제어전압 및 데이터 읽기용 워드라인 제어전압 보다 낮게 설정되는 것이 바람직하다.
이와 같이 디스차지구간 동안 선택된 워드라인(selected WL)은 접지전압(VSS) 보다 높은 레벨로 디스차지 되어 있으므로, 디스차지구간 이후의 데이터 읽기 구간에서 워드라인의 전압레벨을 상승시키는데 필요한 시간 및 전류소모를 감소시킬 수 있다. 선택되지 않은 워드라인(Unselected WL)을 디스차지 하는 동작도 상술한 방식을 통해서 이루어지므로 중복된 설명은 생략한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 3을 참조하면, 반도체 메모리 장치는 워드라인 제어전압 발생부(10B)와, 전압 전달부(20B)와, 제1 워드라인 디스차지부(31B)와, 제2 워드라인 디스차지부(32B)와, 메모리부(40B), 디스차지 제어펄스 발생부(50B)를 포함한다.
상기와 같이 구성되는 반도체 메모리 장치의 세부구성과 주요동작을 살펴보면 다음과 같다.
메모리부(40B)는 제1 메모리 스트링(Memory String, 41B)과, 제2 메모리 스트링(Memory String, 42B)으로 구성된다. 본 실시예의 반도체 메모리 장치는 발명을 보다 명확하게 설명하기 위해서 워드라인(WL), 메모리 셀, 비트라인 등의 수를 제한적으로 도시하였다.
EVEN 비트라인(BL_E)에는 제1 메모리 스트링(41B)이 접속되며, ODD 비트라인(BL_O)에는 제2 메모리 스트링(42B)이 접속되어 있다. 메모리 스트링(Memory String)은 복수의 메모리 셀이 직렬로 접속되어 구성된다. 대표적으로 제1 메모리 스트링(41B)을 살펴보면 다음과 같다. 제1 선택 트랜지스터(MN10) 및 제2 선택 트랜지스터(MN11) 사이에 32개의 비휘발성 메모리 셀(MC0E~MC31E)이 직렬로 접속되어있다. 제1 선택 트랜지스터(MN10)는 제1 선택신호라인(DSL)의 전압레벨에 의해 제어되고, 제2 선택 트랜지스터(MN11)는 제2 선택신호라인(SSL)의 전압레벨에 의해 제어된다. 또한, 32개의 비휘발성 메모리 셀(MC0E~MC31E)은 워드라인(WL0~WL31)을 통해서 전달되는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)에 의해서 동작이 제어된다. 본 실시예에서 비휘발성 메모리 셀은 컨트롤 게이트(Control Gate) 및 플로팅 게이트(Floating Gate)를 포함하는 트랜지스터로 구성된다.
워드라인 제어전압 발생부(10B)는 서로 다른 전압레벨을 갖는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 생성한다. 본 실시예에서 워드라인 제어전압 발생부(10B)는 전하 펌핑(Charge Pumping)을 통해서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 생성한다. 즉, 제1 워드라인 제어전압 발생부(11B)에서 생성되는 제1 워드라인 제어전압(V_CTRL1), 제2 워드라인 제어전압 발생부(12B)에서 생성되는 제2 워드라인 제어전압(V_CTRL2), 제3 워드라인 제어전압 발생부(13B)에서 생성되는 제3 워드라인 제어전압(V_CTRL3) 및 제4 워드라인 제어전압 발생부(14B)에서 생성되는 제4 워드라인 제어전압(V_CTRL4)은 각각 서로 다른 전압레벨을 가지도록 생성된다. 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)은 데이터 프로그래밍 동작 및 데이터 읽기 동작에 따라 선택되거나 선택되지 않은 워드라인에 각각 전달된다.
전압 전달부(20B)는 제1 동작구간에서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 제1 워드라인 제어전압(V_CTRL1)을 할당된 워드라인으로 전달하고, 제2 동작구간에서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 제2 워드라인 제어전압(V_CTRL2)을 할당된 워드라인으로 전달한다. 여기에서 제1 동작구간은 데이터 프로그래밍 구간으로 정의하며, 제2 동작구간은 데이터 읽기 구간으로 정의한다.
전압 전달부(20B)는 내부 커맨드(CMD_INT) 및 워드라인 전압 선택신호(SEL_WL_V<0:31>)에 응답하여 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 내부 커맨드(CMD_INT) 및 워드라인 전압 선택신호(SEL_WL_V<0:31>)는 커맨드 제어회로에서 출력되는 신호이다.
우선, 데이터 프로그래밍 동작을 지시하는 내부 커맨드(CMD_INT)가 인가되면, 전압 전달부(20B)는 워드라인 전압 선택신호(SEL_WL_V<0:31>)의 제어에 따라 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 이때, 데이터 프로그래밍 동작을 하기 위해 선택된 워드라인으로는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 데이터 프로그래밍용 워드라인 제어전압이 전달되며, 선택되지 않은 워드라인으로는 데이터 프로그래밍용 워드라인 제어전압 보다 낮은 전압레벨의 워드라인 제어전압이 전달된다. 이때, 데이터 프로그래밍용 워드라인 제어전압이 전달되는 워드라인에 접속된 메모리 셀이 프로그래밍 되며, 선택되지 않은 워드라인에 접속된 메모리 셀은 프로그래밍 되지 않는다.
다음으로, 데이터 읽기 동작을 지시하는 내부 커맨드(CMD_INT)가 인가되면, 전압 전달부(20B)는 워드라인 전압 선택신호(SEL_WL_V<0:31>)의 제어에 따라 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 이때, 데이터 읽기 동작을 하기 위해 선택된 워드라인으로는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 데이터 읽기용 워드라인 제어전압이 전달되며, 선택되지 않은 워드라인으로는 데이터 읽기용 워드라인 제어전압 보다 높은 전압레벨의 워드라인 제어전압이 전달된다. 이때, 데이터 읽기용 워드라인 제어전압이 전달되는 워드라인에 접속된 메모리 셀은 비트라인을 통해서 프로그래밍된 데이터를 출력한다.
디스차지 제어펄스 발생부(50B)는 제1 동작구간과 제2 동작구간 사이의 디스차지구간 중 초기 일정구간 동안 활성화 되는 제1 디스차지 제어펄스신호(DIS_C1)및 디스차지구간 동안 활성화 되는 제2 디스차지 제어펄스신호(DIS_C2)를 생성한다.
제1 워드라인 디스차지부(31B)는 제1 디스차지 제어펄스신호(DIS_C1)의 활성화 구간동안 접지전압(VSS)으로 워드라인(WL)을 디스차지 한다. 여기에서 제1 워드라인 디스차지부(31B)는 워드라인(WL)과 접지전압단(VSS) 사이에 접속되며 제1 디스차지 제어펄스신호(DIS_C1)의 제어를 받는 NMOS 트랜지스터(MN1)로 구성된다.
제2 워드라인 디스차지부(32B)는 제2 디스차지 제어펄스신호(DIS_C2)의 활성화 구간동안 접지전압(VSS) 보다 높고 데이터 프로그래밍용 워드라인 제어전압 및 데이터 읽기용 워드라인 제어전압 보다 낮은 전압레벨로 워드라인(WL)을 디스차지한다. 여기에서 제2 워드라인 디스차지부(32B)는 워드라인(WL)과 제1 노드(N1) 사이에 접속된 제1 MOS 다이오드(MD1)와, 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 제2 MOS 다이오드(MD2)와, 제2 노드(N2)와 접지전압단(VSS) 사이에 접속되며 제2 디스차지 제어펄스신호(DIS_C2)의 제어를 받는 NMOS 트랜지스터(MN2)로 구성된다. 참고적으로 제2 워드라인 디스차지부(32B)에 구비된 다이오드의 수는 실시예에 따라 조절될 수 있다.
도 4는 도 3의 디스차지 제어펄스 발생부의 동작을 나타낸 도면이다.
도 4 및 도 3을 참조하여, 상기와 같이 구성되는 반도체 메모리 장치의 내부동작을 설명하면 다음과 같다.
제1 디스차지 제어펄스신호(DIS_C1)는 디스차지구간 중 초기 일정구간 동안 활성화 되는 신호이고, 제2 디스차지 제어펄스신호(DIS_C2)는 디스차지구간 동안 활성화 되는 신호이다. 따라서 디스차지구간 중 초기 일정구간 동안 선택된 워드라인(selected WL)은 제1 워드라인 디스차지부(31B) 및 제2 워드라인 디스차지부(32B)를 통해서 동시에 빠르게 디스차지 된다. 또한, 초기 일정구간 이후의 디스차지구간 동안 선택된 워드라인(selected WL)은 제2 워드라인 디스차지부(32B)을 통해서 접지전압(VSS) 보다 높은 레벨로 디스차지 된다. 이때, 워드라인의 최종적인 디스차지 레벨은 데이터 프로그래밍용 워드라인 제어전압 및 데이터 읽기용 워드라인 제어전압 보다 낮게 설정되는 것이 바람직하다.
이와 같이 디스차지구간의 초기구간에는 접지전압(VSS)을 동시에 이용하여 선택된 워드라인(selected WL)을 빠르게 디스차지 시키고, 나머지 디스차지구간 동안 선택된 워드라인(selected WL)을 접지전압(VSS) 보다 높은 레벨로 디스차지 시키므로, 디스차지구간 이후의 데이터 읽기 구간에서 워드라인의 전압레벨을 상승시키는데 필요한 시간 및 전류소모를 감소시킬 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 5를 참조하면, 반도체 메모리 장치는 워드라인 제어전압 발생부(10C)와, 전압 전달부(20C)와, 워드라인 디스차지부(30C)와, 메모리부(40C)와, 디스차지 제어전압 발생부(50C)를 포함한다.
상기와 같이 구성되는 반도체 메모리 장치의 세부구성과 주요동작을 살펴보면 다음과 같다.
메모리부(40C)는 제1 메모리 스트링(Memory String, 41C)과, 제2 메모리 스트링(Memory String, 42C)으로 구성된다. 본 실시예의 반도체 메모리 장치는 발명을 보다 명확하게 설명하기 위해서 워드라인(WL), 메모리 셀, 비트라인 등의 수를 제한적으로 도시하였다.
EVEN 비트라인(BL_E)에는 제1 메모리 스트링(41C)이 접속되며, ODD 비트라인(BL_O)에는 제2 메모리 스트링(42C)이 접속되어 있다. 메모리 스트링(Memory String)은 복수의 메모리 셀이 직렬로 접속되어 구성된다. 대표적으로 제1 메모리 스트링(41C)을 살펴보면 다음과 같다. 제1 선택 트랜지스터(MN10) 및 제2 선택 트랜지스터(MN11) 사이에 32개의 비휘발성 메모리 셀(MC0E~MC31E)이 직렬로 접속되어있다. 제1 선택 트랜지스터(MN10)는 제1 선택신호라인(DSL)의 전압레벨에 의해 제어되고, 제2 선택 트랜지스터(MN11)는 제2 선택신호라인(SSL)의 전압레벨에 의해 제어된다. 또한, 32개의 비휘발성 메모리 셀(MC0E~MC31E)은 워드라인(WL0~WL31)을 통해서 전달되는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)에 의해서 동작이 제어된다. 본 실시예에서 비휘발성 메모리 셀은 컨트롤 게이트(Control Gate) 및 플로팅 게이트(Floating Gate)를 포함하는 트랜지스터로 구성된다.
워드라인 제어전압 발생부(10C)는 서로 다른 전압레벨을 갖는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 생성한다. 본 실시예에서 워드라인 제어전압 발생부(10C)는 전하 펌핑(Charge Pumping)을 통해서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 생성한다. 즉, 제1 워드라인 제어전압 발생부(11C)에서 생성되는 제1 워드라인 제어전압(V_CTRL1), 제2 워드라인 제어전압 발생부(12C)에서 생성되는 제2 워드라인 제어전압(V_CTRL2), 제3 워드라인 제어전압 발생부(13C)에서 생성되는 제3 워드라인 제어전압(V_CTRL3) 및 제4 워드라인 제어전압 발생부(14C)에서 생성되는 제4 워드라인 제어전압(V_CTRL4)은 각각 서로 다른 전압레벨을 가지도록 생성된다. 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)은 데이터 프로그래밍 동작 및 데이터 읽기 동작에 따라 선택되거나 선택되지 않은 워드라인에 각각 전달된다.
전압 전달부(20C)는 제1 동작구간에서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 제1 워드라인 제어전압(V_CTRL1)을 할당된 워드라인으로 전달하고, 제2 동작구간에서 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 제2 워드라인 제어전압(V_CTRL2)을 할당된 워드라인으로 전달한다. 여기에서 제1 동작구간은 데이터 프로그래밍 구간으로 정의하며, 제2 동작구간은 데이터 읽기 구간으로 정의한다.
전압 전달부(20C)는 내부 커맨드(CMD_INT) 및 워드라인 전압 선택신호(SEL_WL_V<0:31>)에 응답하여 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 내부 커맨드(CMD_INT) 및 워드라인 전압 선택신호(SEL_WL_V<0:31>)는 커맨드 제어회로에서 출력되는 신호이다.
우선, 데이터 프로그래밍 동작을 지시하는 내부 커맨드(CMD_INT)가 인가되면, 전압 전달부(20C)는 워드라인 전압 선택신호(SEL_WL_V<0:31>)의 제어에 따라 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 이때, 데이터 프로그래밍 동작을 하기 위해 선택된 워드라인으로는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 데이터 프로그래밍용 워드라인 제어전압이 전달되며, 선택되지 않은 워드라인으로는 데이터 프로그래밍용 워드라인 제어전압 보다 낮은 전압레벨의 워드라인 제어전압이 전달된다. 이때, 데이터 프로그래밍용 워드라인 제어전압이 전달되는 워드라인에 접속된 메모리 셀이 프로그래밍 되며, 선택되지 않은 워드라인에 접속된 메모리 셀은 프로그래밍 되지 않는다.
다음으로, 데이터 읽기 동작을 지시하는 내부 커맨드(CMD_INT)가 인가되면, 전압 전달부(20C)는 워드라인 전압 선택신호(SEL_WL_V<0:31>)의 제어에 따라 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4)을 각각 할당된 워드라인으로 전달한다. 이때, 데이터 읽기 동작을 하기 위해 선택된 워드라인으로는 복수의 워드라인 제어전압(V_CTRL1,V_CTRL2,V_CTRL3,V_CTRL4) 중 데이터 읽기용 워드라인 제어전압이 전달되며, 선택되지 않은 워드라인으로는 데이터 읽기용 워드라인 제어전압 보다 높은 전압레벨의 워드라인 제어전압이 전달된다. 이때, 데이터 읽기용 워드라인 제어전압이 전달되는 워드라인에 접속된 메모리 셀은 비트라인을 통해서 프로그래밍된 데이터를 출력한다.
디스차지 제어전압 발생부(50C)는 제어코드(CODE<0:N>)의 코드값에 대응하는 전압레벨을 갖는 디스차지 제어전압(V_SLOPE)을 생성한다. 여기에서 제어코드(CODE<0:N>)는 모드 레지스터셋(Mode Register Set, MRS)에서 출력되는 신호로서 정의될 수 있으며, 외부에서 직접 입력되는 코드 및 커맨드 제어회로에서 출력되는 신호로서 정의될 수도 있다.
워드라인 디스차지부(30C)는 제1 동작구간과 제2 동작구간 즉, 데이터 프로그래밍 구간과 데이터 읽기 구간 사이의 디스차지구간에서 접지전압(VSS) 보다 높고 데이터 프로그래밍용 워드라인 제어전압 및 데이터 읽기용 워드라인 제어전압 보다 낮은 전압레벨로 워드라인을 디스차지(discharge) 한다. 이때, 워드라인 디스차지부(30C)는 디스차지 제어전압(V_SLOPE)의 전압레벨에 따라 워드라인의 디스차지 하는 슬루우 레이트를 조절한다.
본 실시예에서 워드라인 디스차지부(30C)는, 워드라인(WL)과 제1 노드(N1) 사이에 접속된 제1 MOS 다이오드(MD1)와, 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 제2 MOS 다이오드(MD2)와, 제2 노드(N2)와 제3 노드(N3) 사이에 접속되며 디스차지 제어전압(V_SLOPE)의 제어를 받는 제1 NMOS 트랜지스터(MN1)와, 제3 노드(N3)와 접지전압단(VSS) 사이에 접속되며, 디스차지신호(DIS_C)의 제어를 받는 제2 NMOS 트랜지스터(MN2)로 구성된다. 여기에서 디스차지신호(DIS_C)는 일종의 인에이블 신호로서 디스차지구간 동안 하이레벨로 활성화 된다. 또한, 디스차지 제어전압(V_SLOPE)의 제어를 받는 제1 NMOS 트랜지스터(MN1)는 디스차지 제어전압(V_SLOPE)의 전압레벨에 따라 제2 노드(N2)와 제3 노드(N3) 사이의 전류 드라이빙 세기를 조절하므로 이를 통해서 워드라인의 슬루우 레이트(Slew rate)를 조절하게 된다. 참고적으로 워드라인 디스차지부(30C)에 구비되는 다이오드의 수는 실시예에 따라 조절될 수 있다.
워드라인 디스차지부(30C)는 디스차지구간 동안 선택된 워드라인(selected WL)을 접지전압(VSS) 보다 높은 레벨로 디스차지 하게 된다. 이때, 워드라인의 최종적인 디스차지 레벨은 데이터 프로그래밍용 워드라인 제어전압 및 데이터 읽기용 워드라인 제어전압 보다 낮게 설정되는 것이 바람직하다.
이와 같이 디스차지구간 동안 선택된 워드라인(selected WL)은 접지전압(VSS) 보다 높은 레벨로 디스차지 되어 있으므로, 디스차지구간 이후의 데이터 읽기 구간에서 워드라인의 전압레벨을 상승시키는데 필요한 시간 및 전류소모를 감소시킬 수 있다. 또한, 디스차지 제어전압(V_SLOPE)을 통해서 워드라인이 디스차지 되는 슬루우 레이트(SLEW RATE)를 조절할 수 있다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 참고적으로 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 실시의 변경에 따른 구체적인 설명은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
30A,30C : 워드라인 디스차지부
31B : 제1 워드라인 디스차지부
32B : 제2 워드라인 디스차지부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (27)

  1. 제1 동작구간에서 복수의 워드라인 제어전압 중 제1 워드라인 제어전압을 할당된 워드라인으로 전달하고, 제2 동작구간에서 상기 복수의 워드라인 제어전압 중 제2 워드라인 제어전압을 할당된 상기 워드라인으로 전달하는 전압 전달부; 및
    상기 제1 동작구간과 상기 제2 동작구간 사이의 디스차지구간에서 접지전압 보다 높고 상기 제1 및 제2 워드라인 제어전압 보다 낮은 전압레벨로 상기 워드라인을 디스차지하는 워드라인 디스차지부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    서로 다른 전압레벨을 갖는 상기 복수의 워드라인 제어전압을 생성하는 워드라인 제어전압 발생부를 더 포함하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 워드라인에 접속된 메모리 셀은 비휘발성 메모리 셀인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 비휘발성 메모리 셀은,
    컨트롤 게이트(Control Gate) 및 플로팅 게이트(Floating Gate)를 포함하는 트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 제1 동작구간은 데이터 프로그래밍 구간이며, 상기 제2 동작구간은 데이터 읽기 구간인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제2항에 있어서,
    상기 워드라인 제어전압 발생부는,
    전하 펌핑(Charge Pumping)을 통해서 상기 복수의 워드라인 제어전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1항에 있어서,
    상기 전압 전달부는,
    내부 커맨드 및 워드라인 전압 선택신호에 응답하여 상기 복수의 워드라인 제어전압을 각각 할당된 워드라인으로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제1항에 있어서,
    상기 워드라인 디스차지부는,
    상기 워드라인과 제1 노드 사이에 접속된 제1 다이오드;
    상기 제1 노드와 제2 노드 사이에 접속된 제2 다이오드; 및
    상기 제2 노드와 접지전압단 사이에 접속되며, 디스차지신호의 제어를 받는 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제1 동작구간에서 복수의 워드라인 제어전압 중 제1 워드라인 제어전압을 할당된 워드라인으로 전달하고, 제2 동작구간에서 상기 복수의 워드라인 제어전압 중 제2 워드라인 제어전압을 할당된 상기 워드라인으로 전달하는 전압 전달부;
    상기 제1 동작구간과 상기 제2 동작구간 사이의 디스차지구간 중 초기 일정구간 동안 활성화 되는 제1 디스차지 제어펄스신호 및 상기 디스차지구간 동안 활성화 되는 제2 디스차지 제어펄스신호를 생성하는 디스차지 제어펄스 발생부;
    상기 제1 디스차지 제어펄스신호의 활성화 구간동안 접지전압으로 상기 워드라인을 디스차지하는 제1 워드라인 디스차지부; 및
    상기 제2 디스차지 제어펄스신호의 활성화 구간동안 상기 접지전압 보다 높고 상기 제1 및 제2 워드라인 제어전압 보다 낮은 전압레벨로 상기 워드라인을 디스차지하는 제2 워드라인 디스차지부
    를 포함하는 반도체 메모리 장치.
  10. 제9항에 있어서,
    서로 다른 전압레벨을 갖는 상기 복수의 워드라인 제어전압을 생성하는 워드라인 제어전압 발생부를 더 포함하는 반도체 메모리 장치.
  11. 제9항에 있어서,
    상기 워드라인에 접속된 메모리 셀은 비휘발성 메모리 셀인 것을 특징으로 하는 반도체 메모리 장치.
  12. 제11항에 있어서,
    상기 비휘발성 메모리 셀은,
    컨트롤 게이트(Control Gate) 및 플로팅 게이트(Floating Gate)를 포함하는 트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제9항에 있어서,
    상기 제1 동작구간은 데이터 프로그래밍 구간이며, 상기 제2 동작구간은 데이터 읽기 구간인 것을 특징으로 하는 반도체 메모리 장치.
  14. 제10항에 있어서,
    상기 워드라인 제어전압 발생부는,
    전하 펌핑(Charge Pumping)을 통해서 상기 복수의 워드라인 제어전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제9항에 있어서,
    상기 전압 전달부는,
    내부 커맨드 및 워드라인 전압 선택신호에 응답하여 상기 복수의 워드라인 제어전압을 각각 할당된 워드라인으로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제9항에 있어서,
    상기 제1 워드라인 디스차지부는,
    상기 워드라인과 접지전압단 사이에 접속되며 상기 제1 디스차지 제어펄스신호의 제어를 받는 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제9항에 있어서,
    상기 제2 워드라인 디스차지부는,
    상기 워드라인과 제1 노드 사이에 접속된 제1 다이오드;
    상기 제1 노드와 제2 노드 사이에 접속된 제2 다이오드; 및
    상기 제2 노드와 접지전압단 사이에 접속되며, 상기 제2 디스차지 제어펄스신호의 제어를 받는 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제1 동작구간에서 복수의 워드라인 제어전압 중 제1 워드라인 제어전압을 할당된 워드라인으로 전달하고, 제2 동작구간에서 상기 복수의 워드라인 제어전압 중 제2 워드라인 제어전압을 할당된 상기 워드라인으로 전달하는 전압 전달부;
    제어코드의 코드값에 대응하는 전압레벨을 갖는 디스차지 제어전압을 생성하는 디스차지 제어전압 발생부; 및
    상기 제1 동작구간과 상기 제2 동작구간 사이의 디스차지구간 동안 접지전압 보다 높고 상기 제1 및 제2 워드라인 제어전압 보다 낮은 전압레벨로 상기 워드라인을 디스차지 하는데 있어서, 상기 디스차지 제어전압의 전압레벨에 따라 상기 워드라인을 디스차지 하는 슬루우 레이트를 조절하는 워드라인 디스차지부
    를 포함하는 반도체 메모리 장치.
  19. 제18항에 있어서,
    서로 다른 전압레벨을 갖는 상기 복수의 워드라인 제어전압을 생성하는 워드라인 제어전압 발생부를 더 포함하는 반도체 메모리 장치.
  20. 제18항에 있어서,
    상기 워드라인에 접속된 메모리 셀은 비휘발성 메모리 셀인 것을 특징으로 하는 반도체 메모리 장치.
  21. 제20항에 있어서,
    상기 비휘발성 메모리 셀은,
    컨트롤 게이트(Control Gate) 및 플로팅 게이트(Floating Gate)를 포함하는 트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
  22. 제18항에 있어서,
    상기 제1 동작구간은 데이터 프로그래밍 구간이며, 상기 제2 동작구간은 데이터 읽기 구간인 것을 특징으로 하는 반도체 메모리 장치.
  23. 제19항에 있어서,
    상기 워드라인 제어전압 발생부는,
    전하 펌핑(Charge Pumping)을 통해서 상기 복수의 워드라인 제어전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  24. 제18항에 있어서,
    상기 전압 전달부는,
    내부 커맨드 및 워드라인 전압 선택신호에 응답하여 상기 복수의 워드라인 제어전압을 각각 할당된 워드라인으로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  25. 제18항에 있어서,
    상기 워드라인 디스차지부는,
    상기 워드라인과 제1 노드 사이에 접속된 제1 다이오드;
    상기 제1 노드와 제2 노드 사이에 접속된 제2 다이오드;
    상기 제2 노드와 제3 노드 사이에 접속되며 상기 디스차지 제어전압의 제어를 받는 제1 트랜지스터; 및
    상기 제3 노드와 접지전압단 사이에 접속되며, 디스차지신호의 제어를 받는 제2 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  26. 제18항에 있어서,
    상기 제어코드는 모드 레지스터 셋에서 출력되는 코드인 것을 특징으로 하는 반도체 메모리 장치.
  27. 제18항에 있어서,
    상기 제어코드는 커맨드 제어회로에서 출력되는 코드인 것을 특징으로 하는 반도체 메모리 장치.
KR1020100040660A 2010-04-30 2010-04-30 반도체 메모리 장치 KR101083676B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100040660A KR101083676B1 (ko) 2010-04-30 2010-04-30 반도체 메모리 장치
US12/841,014 US8406061B2 (en) 2010-04-30 2010-07-21 Semiconductor memory apparatus
CN2010102518619A CN102237133A (zh) 2010-04-30 2010-08-12 半导体存储装置
JP2010277882A JP2011238328A (ja) 2010-04-30 2010-12-14 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100040660A KR101083676B1 (ko) 2010-04-30 2010-04-30 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20110121183A KR20110121183A (ko) 2011-11-07
KR101083676B1 true KR101083676B1 (ko) 2011-11-16

Family

ID=44858148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040660A KR101083676B1 (ko) 2010-04-30 2010-04-30 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US8406061B2 (ko)
JP (1) JP2011238328A (ko)
KR (1) KR101083676B1 (ko)
CN (1) CN102237133A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378836B1 (en) 2014-12-18 2016-06-28 International Business Machines Corporation Sensing circuit for a non-volatile memory cell having two complementary memory transistors
US20160189786A1 (en) * 2014-12-24 2016-06-30 Sandisk Technologies Inc. Methods and apparatus for reducing read time for nonvolatile memory devices
KR102349729B1 (ko) 2015-10-23 2022-01-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102572610B1 (ko) * 2016-05-17 2023-09-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102531995B1 (ko) * 2018-03-29 2023-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 저장 장치 및 메모리 컨트롤러의 동작 방법
CN112086120A (zh) * 2020-11-13 2020-12-15 深圳市芯天下技术有限公司 一种字线位线电压转换方法、电路及非型闪存

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217388A (ja) * 1992-02-04 1993-08-27 Toshiba Corp 不揮発性半導体記憶装置
US6052305A (en) 1997-08-30 2000-04-18 Hyundai Electronics Industries Co., Ltd. Erasing circuit for a flash memory device having a triple well structure
KR100287545B1 (ko) * 1998-09-17 2001-04-16 윤종용 불 휘발성 반도체 메모리 장치
JP2000100183A (ja) * 1998-09-17 2000-04-07 Hitachi Ltd 半導体集積回路および不揮発性メモリ
JP3836279B2 (ja) * 1999-11-08 2006-10-25 株式会社東芝 半導体記憶装置及びその制御方法
JP2002251895A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 半導体不揮発性記憶装置
KR100521364B1 (ko) * 2002-11-18 2005-10-12 삼성전자주식회사 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US6906966B2 (en) * 2003-06-16 2005-06-14 Saifun Semiconductors Ltd. Fast discharge for program and verification
KR100613078B1 (ko) 2003-09-27 2006-08-16 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 내의 롬을 이용한 워드라인 패스바이어스 보존 방법 및 장치
KR100673170B1 (ko) 2005-03-10 2007-01-22 주식회사 하이닉스반도체 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법
JP2006331476A (ja) * 2005-05-23 2006-12-07 Toshiba Corp 不揮発性半導体記憶装置
KR100761470B1 (ko) 2006-07-31 2007-09-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
US7551482B2 (en) 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
JP4435202B2 (ja) * 2007-04-24 2010-03-17 株式会社東芝 不揮発性半導体記憶装置
US7609560B2 (en) 2007-11-20 2009-10-27 Micron Technology, Inc. Sensing of memory cells in a solid state memory device by fixed discharge of a bit line

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Osama Khouri et al.,"Program Word-line Voltage Generator for Multilevel Flash Memories", IEEE ICECS 2000, pages 1031-1033, ISBN: 0-7803-6542-9*

Also Published As

Publication number Publication date
CN102237133A (zh) 2011-11-09
KR20110121183A (ko) 2011-11-07
JP2011238328A (ja) 2011-11-24
US8406061B2 (en) 2013-03-26
US20110267894A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
US7450434B2 (en) Semiconductor device and its control method
KR101132018B1 (ko) 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
KR101083676B1 (ko) 반도체 메모리 장치
US8923055B2 (en) Semiconductor device and method of operating the same
KR100624302B1 (ko) 난드 플래시 메모리의 로우 디코더 회로 및 이를 이용한동작 전압 공급 방법
US10930321B2 (en) Apparatuses and methods for mixed charge pumps with voltage regulator circuits
US8605519B2 (en) Pump circuit and semiconductor memory device including the same
KR20130046521A (ko) 전압 선택 회로 및 이를 구비한 집적회로
CN112102870B (zh) 半导体装置及编程方法
JP2006107709A (ja) 読み取り特性を向上させることができる不揮発性メモリ装置の共通ソースライン制御スキーム
KR102333241B1 (ko) 반도체 장치 및 이의 동작 방법
US8514640B2 (en) Nonvolatile semiconductor memory device
KR101024152B1 (ko) 불휘발성 메모리 소자의 페이지 버퍼를 이용한 프로그램 검증 방법
KR101132105B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9870832B2 (en) Control signal generation circuit and non-volatile memory device including the same
KR20120086481A (ko) 제어전압 생성회로 및 이를 포함하는 비휘발성 메모리
JP2003157681A (ja) 不揮発性半導体記憶装置
KR20120077284A (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 장치
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로
KR100713992B1 (ko) 플래시 메모리 장치의 프로그램 방법
KR102020643B1 (ko) 레귤레이터 및 이를 포함한 반도체 장치
KR102328355B1 (ko) 반도체 기억장치 및 프리차지 방법
KR20110001065A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR100769808B1 (ko) 워드라인 블럭 스위치를 구비한 플래시 메모리 장치
KR20090000379A (ko) 고전압 발생회로 및 이를 구비한 플래시 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 8