KR20080053985A - 비휘발성 메모리 소자의 소거 방법 - Google Patents

비휘발성 메모리 소자의 소거 방법 Download PDF

Info

Publication number
KR20080053985A
KR20080053985A KR1020060125971A KR20060125971A KR20080053985A KR 20080053985 A KR20080053985 A KR 20080053985A KR 1020060125971 A KR1020060125971 A KR 1020060125971A KR 20060125971 A KR20060125971 A KR 20060125971A KR 20080053985 A KR20080053985 A KR 20080053985A
Authority
KR
South Korea
Prior art keywords
threshold voltage
bias
memory cells
bulk
level
Prior art date
Application number
KR1020060125971A
Other languages
English (en)
Inventor
김경섭
Original Assignee
김경섭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김경섭 filed Critical 김경섭
Priority to KR1020060125971A priority Critical patent/KR20080053985A/ko
Publication of KR20080053985A publication Critical patent/KR20080053985A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Abstract

본 발명은 비휘발성 메모리 소자의 소거 방법에 관한 것으로, 소거된 메모리 셀의 벌크에 바이어스를 인가하여 소거된 메모리 셀의 문턱전압을 상승시키면서 문턱 전압의 분포를 확인함으로써, 음전압을 사용하지 않고도 0V보다 낮은 메모리 셀의 문턱전압 분포를 측정할 수 있다.
비휘발성, 플래시, 소거 동작, 문턱 전압, 벌크

Description

비휘발성 메모리 소자의 소거 방법{Erasing method of non-volatile memory device}
도 1은 소거 상태와 프로그램 상태에서 비휘발성 메모리 소자의 문턱 전압을 비교하기 위한 특성 그래프이다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소거 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소거 방법을 설명하기 위한 회로도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소거 방법을 설명하기 위한 문턱 전압의 특성 그래프들이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판 202 : N웰
204 : P웰 206 : 터널 절연막
208 : 전하 저장막 210 : 유전체막
212 : 콘트롤 게이트 214 : 소오스/드레인
본 발명은 비휘발성 메모리 소자의 소거 방법에 관한 것으로, 특히 플래시 메모리 소자에 적용할 수 있는 비휘발성 메모리 소자의 소거 방법에 관한 것이다.
대표적인 비휘발성 메모리 소자로 플래시 메모리 소자가 있다. 플래시 메모리 소자는 전원 공급이 중단되어도 저장된 데이터가 지워지지 않는 특성을 가진다. 이러한 플래시 메모리 소자는 프로그램 동작, 소거 동작 및 리드 동작을 통해 데이터를 저장, 소거 및 독출한다. 플래시 메모리 소자는 크게 NOR형 플래시 메모리 소자와 NAND형 플래시 메모리 소자로 구분할 수 있다. NOR형 플래시 메모리 소자와 NAND형 플래시 메모리 소자는 메모리 셀 어레이의 형태에 따라 구분되며, 셀 어레이의 차이에 따라 동작 방식도 달라진다.
도 1은 소거 상태와 프로그램 상태에서 비휘발성 메모리 소자의 문턱 전압을 비교하기 위한 특성 그래프이다.
도 1을 참조하면, NAND형 플래시 메모리 소자는 소거 동작 후 메모리 셀의 문턱 전압이 0V보다 낮아지는 특성을 가지며, 프로그램 동작/소거 동작/리드 동작을 위해 메모리 셀로 인가되는 전압이 포지티브 값을 갖는다.
상기에서와 같이, NAND형 플래시 메모리 소자에서는 소거된 메모리 셀의 문 턱 전압이 0V보다 낮아지고 양전위의 동작전압만을 사용하기 때문에, 소거된 메모리 셀의 문턱 전압 분포를 파악하기 어렵다.
이에 대하여, 본 발명이 제시하는 비휘발성 메모리 소자의 소거 방법은 소거된 메모리 셀의 벌크에 바이어스를 인가하여 소거된 메모리 셀의 문턱전압을 상승시키면서 문턱 전압의 분포를 확인함으로써, 음전압을 사용하지 않고도 0V보다 낮은 메모리 셀의 문턱전압 분포를 측정할 수 있다.
본 발명의 실시예에 따른 비휘발성 메모리 소자의 소거 방법은 메모리 셀들의 문턱전압이 낮아지도록 소거 동작을 실시하는 단계와, 문턱 전압이 높아지도록 메모리 셀들의 벌크로 벌크 바이어스를 인가하는 단계와, 벌크 바이어스에 의해 문턱전압이 기준전압보다 높아진 메모리 셀을 검출하는 단계, 및 문턱 전압이 더 높아지도록 벌크 바이어스의 레벨을 변경하는 단계를 포함한다.
예시적인 실시예에 있어서, 문턱전압이 기준전압보다 높아진 메모리 셀이 발생할 때까지 벌크 바이어스의 레벨을 변경시킨다.
예시적인 실시예에 있어서, 문턱전압이 기준전압보다 높은 메모리 셀의 수가 낮은 메모리 셀의 수의 1/10배 내지 9배가 되는 범위에서 벌크 바이어스 레벨의 변경을 중단한다.
예시적인 실시예에 있어서, 메모리 셀들의 문턱전압이 기준전압보다 모두 높아질 때까지 벌크 바이어스의 레벨을 변경시킨다.
예시적인 실시예에 있어서, 문턱전압을 높이기 위하여 벌크 바이어스의 레벨을 증가시킨다.
본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 소거 방법은 메모리 셀들의 문턱전압이 낮아지도록 소거 동작을 실시하는 단계와, 문턱 전압이 기준전압보다 높아지도록 메모리 셀들의 벌크로 벌크 바이어스를 인가하는 단계, 및 메모리 셀들의 문턱 전압을 측정하는 단계를 포함한다.
예시적인 실시예에 있어서, 메모리 셀들의 워드라인으로 인가되는 워드라인 바이어스의 레벨을 변경하면서 메모리 셀들의 문턱 전압을 측정한다.
예시적인 실시예에 있어서, 워드라인 바이어스에 의해 턴온되는 메모리 셀이 발생할 때까지 워드라인 바이어스의 레벨을 변경시킨다.
예시적인 실시예에 있어서, 워드라인 바이어스에 의해 턴온되는 메모리 셀의 수가 턴온되지 않은 메모리 셀의 수의 1/10배 내지 9배가 되는 범위에서 워드라인 바이어스 레벨의 변경을 중단한다.
예시적인 실시예에 있어서, 워드라인 바이어스에 의해 모든 메모리 셀이 턴온될 때까지 워드라인 바이어스의 레벨을 변경시킨다.
예시적인 실시예에 있어서, 메모리 셀을 턴온시키기 위하여 워드라인 바이어스의 레벨을 증가시킨다.
예시적인 실시예에 있어서, 문턱전압의 검출은 블록 단위로 진행된다.
예시적인 실시예에 있어서, 블록 단위의 문턱전압 검출 시 모든 워드라인에 0V의 전압을 인가하고 벌크로 벌크 바이어스를 인가하는 상태에서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출한다.
예시적인 실시예에 있어서, 블록 단위의 문턱전압 검출 시 벌크로 벌크 바이어스를 인가하는 상태에서 모든 워드라인들에 인가되는 워드라인 바이어스를 변경하면서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출한다.
예시적인 실시예에 있어서, 문턱전압의 검출은 페이지 단위로 진행된다.
예시적인 실시예에 있어서, 페이지 단위의 문턱전압 검출 시 하나의 워드라인에 0V의 전압을 인가하고 나머지 워드라인에는 메모리 셀들을 턴온시키기 위한 바이어스를 인가하고 벌크로 벌크 바이어스를 인가하는 상태에서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출한다.
예시적인 실시예에 있어서, 페이지 단위의 문턱전압 검출 시 워드라인들에는 메모리 셀들을 턴온시키기 위한 바이어스를 인가하고 벌크로 벌크 바이어스를 인가하는 상태에서 하나의 워드라인에 인가되는 워드라인 바이어스를 변경하면서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출한다.
예시적인 실시예에 있어서, 기준 전압이 0V이다.
예시적인 실시예에 있어서, 벌크 바이어스가 메모리 셀들의 N웰로 인가된다.
예시적인 실시예에 있어서, 메모리 셀의 문턱전압에 따라 문턱전압을 더 낮 추기 위하여 추가 소거 동작을 실시하는 단계를 더 포함한다.
예시적인 실시예에 있어서, 메모리 셀의 문턱전압에 따라 문턱전압을 높이기 위하여 소프트 프로그램 동작을 실시하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소거 방법을 설명하기 위한 단면도이다.
도 2를 참조하면, 기본적으로 단위 플래시 메모리 셀은 터널 절연막(206), 전하 저장막(208), 유전체막(210), 콘트롤 게이트(212) 및 소오스/드레인(214)을 포함한다. 여기서, 터널 절연막(206), 전하 저장막(208), 유전체막(210) 및 콘트롤 게이트(212)는 워드라인(WL)이 되며, NAND 플래시 메모리 소자의 스트링 선택 트랜지스터나 접지 선택 트랜지스터에서는 스트링 선택 라인(SSL) 또는 접지 선택 라인(GSL)이 된다. 한편, 반도체 기판(200)에는 N웰(202)이 형성되며, N웰(202)에는 P웰(204)이 형성된다. 플래시 메모리 소자나 선택 트랜지스터는 P웰(204)에 형성된다.
상기의 구조로 이루어진 메모리 셀은 전하 저장막(208)을 포함하고 있을 뿐, 기본적인 동작은 일반 트랜지스터의 동작과 거의 유사하다. 즉, 콘트롤 게이트(212)로 인가되는 전압이 문턱 전압보다 높을 경우, 메모리 셀은 턴온되어 드레인으로부터 소오스로 전류가 흐르게 된다. 일반 트랜지스터와의 차이점은 전하 저 장막(208)에 트랩된 전하의 양에 따라 문턱전압이 달라진다는 것이다. 예를 들어, 전하 저장막(208)에 많은 양의 전자가 트랩되면 문턱전압이 높아지고, 트랩된 전자가 전하 저장막(208)으로부터 방출되면 문턱 전압이 낮아진다. 트랩된 전자를 전하 저장막(208)으로부터 방출시켜 문턱 전압을 낮추는 동작을 소거 동작이라고 한다. NAND 플래시 메모리 소자에서는 소거 동작 시 P웰(204)에 높은 P웰 바이어스를 인가한다. 예를 들어, P웰(204)에 15V 내지 20V의 높은 P웰 바이어스를 인가하면 전하 저장막(208)에 트랩된 전자들이 FN 터널링에 의해 기판(200)으로 방출된다.
한편, 메모리 셀은 트랜지스터와 구조 및 동작이 유사하므로, 벌크로 인가되는 바이어스에 따라 문턱전압이 달라진다. 예를 들어, N웰(202)에 양전위의 N웰 바이어스를 인가하면 메모리 셀의 문턱 전압이 높아진다. 이때, 메모리 셀의 문턱 전압은 N웰 바이어스에 의해 전하 저장막(208)에 트랩된 전자들이 방출되어 낮아지는 것이 아니라, P웰(204)에 포함된 전자들이 N웰(202) 쪽으로 모이면서 문턱전압이 높아지게 된다. 한편, 전하 저장막(208)에 트랩된 전자들이 N웰 바이어스에 의해 방출될 가능성이 전혀 없는 것은 아니므로, 동작에 영향을 주지 않을 정도로 전자들의 방출을 최소화하면서 메모리 셀의 문턱전압을 높일 수 있도록 N웰 바이어스를 조절하는 것이 중요하다. 상기에서는 N웰 바이어스를 조절하는 경우를 예로써 설명하였으나, 메모리 소자의 종류, 구조 또는 동작 조건의 차이에 따라 P웰 바이어스를 이용하여 문턱 전압을 조절할 수 있다. 이하, 문턱 전압을 조절하기 위하여 P웰(204) 또는 N웰(202)에 인가되는 바이어스를 벌크 바이어스라 하기로 한다. 이렇게 벌크 바이어스를 이용하여 문턱 전압을 상승시키는 것은 벌크 바이어스의 공급 이 중단되면 문턱 전압이 벌크 바이어스 인가 전으로 다시 낮아지므로 FN 터널링을 이용하는 프로그램 동작과 다르다.
이렇듯, 본 발명은 벌크 바이어스를 조절하여 소거된 메모리 셀들의 문턱 전압 분포를 검출하고, 메모리 셀들의 문턱 전압을 원하는 전압 레벨에 분포시킬 수 있다. 이해를 돕기 위하여 NAND 플래시 메모리 소자에서 이루어지는 소거 동작을 예로 들어 보다 구체적으로 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소거 방법을 설명하기 위한 회로도이다.
도 3을 참조하면, NAND형 플래시 메모리 소자의 셀 어레이는 다수의 블록을 포함하며, 각각의 블록들은 다수의 스트링을 포함한다. 스트링은 스트링 선택 트랜지스터(SST), 메모리 셀들(C0 내지 Cn) 및 접지 선택 트랜지스터(GST)를 포함한다. 스트링 선택 트랜지스터(SST)의 드레인은 비트라인(BL0)에 연결된다. 접지 선택 트랜지스터(GST)의 소오스는 공통 소오스(CS)에 연결된다. 메모리 셀들(C0 내지 Cn)은 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 직렬로 접속된다.
하나의 블록에는 1024개, 2048 또는 그 이상의 스트링이 포함된다. 하나의 블록 내에서 스트링 선택 트랜지스터(SST)의 게이트들이 서로 연결되어 스트링 선택 라인(SSL)이 되고, 접지 선택 트랜지스터(GST)의 게이트들이 서로 연결되어 접지 선택 라인(GSL)이 된다. 또한, 메모리 셀들(C0 내지 Cn)의 게이트들이 서로 연결되어 각각 워드라인(WL0 내지 WLn)이 된다.
하나의 블록에 포함된 스트링들은 모두 동일한 P웰 내에 형성된다. 또한, 모든 블록들이 모두 동일한 P웰에 형성될 수 있으며, 블록들을 여러 그룹으로 나누어 서로 다른 P웰에 형성할 수도 있다. 기본적으로, 하나의 블록에 포함된 스트링들은 모두 동일한 P웰 내에 형성되는 것이 바람직하다. 이 경우, P웰 바이어스나 N웰 바이어스는 모든 메모리 셀들(C0 내지 Cn)에 영향을 준다.
파형도를 참조하여 소거 동작을 보다 상세하게 설명하면 다음과 같다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 소거 방법을 설명하기 위한 문턱 전압의 특성 그래프들이다.
도 3 및 도 4a를 참조하면, 소거 명령 신호가 입력되면 메모리 셀들(C0 내지 Cn)의 문턱 전압이 낮아지도록 소거 동작을 실시한다. NAND 플래시 메모리 소자에서 소거 동작은 블록 단위로 이루어진다. 구체적으로, 소거 명령 신호에 따라 고전압 발생기(미도시)는 소거 동작에 필요한 전압들(이하, '소거 전압'이라 함)을 출력하고, 로우 어드레스 신호에 따라 해당 블록으로 소거 전압을 인가한다. 예를 들어, 소거 동작 시 워드라인(WL0 내지 WLn)에는 0V의 전압이 인가되고, P웰에는 15V 내지 20V의 고전압이 인가된다. 또한, 스트링 선택 라인(SSL), 접지 선택 라인(GSL), 비트라인들(BL0 내지 BLn) 및 공통 소오스(CS)는 일반적으로 플로팅 상태를 유지한다. 상기의 조건에 의해, 전하 저장막에 트랩되어 있던 전자들이 기판으로 방출되어 메모리 셀들(C0 내지 Cn)의 문턱 전압은 0V 이하로 낮아진다. 메모리 셀들 중에는 소거 동작이 빠르게 진행되는 메모리 셀이 있으며 느리게 진행되는 메모리 셀이 있다. 이로 인해, 소거된 메모리 셀들의 문턱전압이 OV 이하로 낮아지더 라도 OV보다 많이 낮아지는 메모리 셀과 조금 낮아지는 메모리 셀이 존재하게 된다.
도 3 및 도 4b를 참조하면, 소거된 메모리 셀들의 문턱전압이 높아지도록 벌크로 벌크 바이어스를 인가한다. 예를 들어, 메모리 셀들의 벌크(N웰)로 양전위의 벌크 바이어스를 인가하면, 소거된 메모리 셀들의 문턱전압이 높아진다. 이때, 메모리 셀들의 전하 저장막에 트랩된 전자의 양은 거의 변하지 않고 유지된다. 벌크 바이어스에 의해 문턱전압이 기준전압보다 높아진 메모리 셀이 발생하는지를 검출한다. 검출 방식은 모든 워드라인(WL0 내지 WLn)에 0V를 인가하고, 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST)가 턴온되도록 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)에 바이어스를 인가한 상태에서 비트라인들(BL0 내지 BL4)으로부터 공통 소오스(CS)로 전류가 흐르는지를 검출하는 방식으로 진행할 수 있다. 전류의 흐름은 페이지 버퍼(미도시)에서 검출된다. 이때, 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST)의 문턱 전압도 벌크 바이어스에 의해 높아지므로, 이를 고려하여 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST)가 턴온될 수 있도록 충분히 높은 바이어스를 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)에 인가하는 것이 바람직하다.
상기에서 비트라인(BL0 내지 BL4)들과 공통 소오스(CS) 사이에 전류의 흐름이 검출되면, 벌크 바이어스에 의해 문턱전압이 높아졌더라도 모든 메모리 셀들의 문턱전압이 OV보다는 낮다는 것을 의미한다. 여기서, OV가 기준 전압으로 사용된다. 이 경우, 문턱전압이 보다 더 높아지도록 벌크 바이어스를 변경하여 인가한다. 예를 들어, 벌크 바이어스의 레벨을 높여 메모리 셀들의 벌크로 인가한다. 이때, 벌크 바이어스의 상승폭은 문턱전압의 레벨을 검출하는데 사용할 수 있는 시간에 따라 조절할 수 있다. 에를 들어, 짧은 시간 내에 문턱전압의 레벨을 검출해야 한다면 벌크 바이어스의 상승폭을 증가시키고, 긴 시간 동안 문턱전압의 레벨을 검출하여도 된다면 벌크 바이어스의 상승폭을 감소시켜 보다 정밀하게 문턱전압의 레벨을 검출할 수 있다.
다시, 변경된 벌크 바이어스를 인가한 상태에서 문턱전압이 기준전압보다 높아진 메모리 셀이 발생하는지를 검출하며, 문턱전압이 기준전압보다 높아진 메모리 셀이 발생할 때까지 벌크 바이어스를 변경하여 인가한다. 문턱전압이 기준전압보다 높아진 메모리 셀이 발생하면, 이때 인가되는 벌크 바이어스(이하, '제1 벌크 바이어스'라 함)의 레벨을 이용하여 소거된 메모리 셀의 문턱 전압 중에서 가장 높은 문턱전압의 레벨을 측정한다. 벌크 바이어스에 따라 문턱전압이 변하는 비율을 이용하면 제1 벌크 바이어스의 레벨에 따라 메모리 셀의 문턱 전압을 측정할 수 있다.
도 3 및 도 4c를 참조하면, 소거 동작이 빠르게 진행되어 가장 낮은 레벨의 문턱전압을 갖는 메모리 셀의 문턱전압을 측정하기 위하여 벌크 바이어스를 변경한다. 예를 들어, 제1 벌크 바이어스의 레벨을 보다 더 높인다. 레벨이 변경된 벌크 바이어스를 인가한 상태에서 모든 메모리 셀의 문턱전압이 기준전압보다 높아지는지를 검출하고, 모든 메모리 셀의 문턱전압이 기준전압보다 높아질 때까지 벌크 바이어스의 레벨을 변경하여 인가한다. 모든 메모리 셀의 문턱전압이 기준전압보다 높아지면, 이때 인가되는 벌크 바이어스(이하, '제2 벌크 바이어스'라 함)의 레벨을 이용하여 소거된 메모리 셀의 문턱 전압 중에서 가장 낮은 문턱전압의 레벨을 측정한다. 마찬가지로, 벌크 바이어스에 따라 문턱전압이 변하는 비율을 이용하면 제2 벌크 바이어스의 레벨에 따라 메모리 셀의 문턱 전압을 측정할 수 있다. 상기에서, 벌크 바이어스 레벨의 변경은 문턱전압이 기준전압보다 높은 메모리 셀의 수가 낮은 메모리 셀의 수의 1/10배 내지 9배가 되는 범위에서 중단할 수도 있다.
이후, 벌크 바이어스의 인가를 중단하면, 메모리 셀들의 문턱전압은 소거 동작 직후의 레벨로 낮아진다.
상기에서와 같이, 벌크 바이어스를 이용하여 메모리 셀들의 문턱전압을 높이면서 기준전압과 비교하여 메모리 셀들의 문턱전압 분포를 확인함으로써, 음전압을 사용하지 않고도 0V보다 낮은 메모리 셀의 문턱전압 분포를 측정할 수 있다. 하지만, NAND 플래시 메모리 소자에서는 메모리 셀 어레이가 스트링 구조로 이루어지고 스트링 내에는 다수의 메모리 셀들이 직렬로 접속되어 있기 때문에, 스트링에 포함된 메모리 셀 중 하나만 오프 상태되면 비트라인과 공통 소오스 사이에 전류가 흐르지 않는다. 따라서, 블록 단위로 문턱전압 분포를 측정하면 어느 메모리 셀이 오프되었는지를 파악하기 어려울 수 있다. 다시 말해, 스트링 내에서 어느 메모리 셀의 문턱전압이 기준전압보다 높아졌는지를 파악하기 어려울 수 있다.
이를 위해, 페이지 단위로 메모리 셀의 문턱전압을 기준전압과 비교할 수 있다. 예를 들어, 제1 워드라인(WL0)에 해당하는 제1 페이지에 포함된 메모리 셀들의 문턱전압을 기준전압과 비교하는 경우, 제1 워드라인(WL0)에는 0V를 인가하고, 나 머지 워드라인(WL1 내지 WLn)과 셀렉트 라인(SSL 및 GSL)에는 메모리 셀(C1 내지 Cn)과 셀렉트 트랜지스터(SST 및 GST)가 턴온될 수 있을 정도의 바이어스를 인가한다. 그러면, 제1 워드라인(WL0)에 연결된 메모리 셀의 문턱전압을 기준전압과 비교할 수 있다. 이러한 방식으로 나머지 페이지에 포함된 메모리 셀들의 문턱전압도 기준전압과 비교할 수 있다.
한편, 상기에서는 문턱전압이 점차적으로 상승되도록 벌크 바이어스를 변경하면서 인가하였으나, 소거된 메모리 셀들의 문턱전압이 기준 기준전압보다 높아질 수 있을 정도로 높은 벌크 바이어스를 인가한 상태에서 메모리 셀들의 문턱전압 분포를 측정할 수도 있다. 이 경우에는, 소거된 메모리 셀들의 문턱전압이 모두 0V보다 높아지므로, 워드라인에 인가되는 워드라인 바이어스의 레벨을 조절하면서 메모리 셀들의 문턱전압 분포를 측정할 수 있다. 예를 들어, 워드라인 바이어스를 0V로 인가하면, 소거된 메모리 셀들의 문턱전압은 벌크 바이어스에 의해 0V보다 높아진 상태이므로, 비트라인에서 공통 소오스로 전류가 흐르지 않는다. 하지만, 벌크 바이어스에 의해 높아진 문턱전압보다 워드라인 바이어스가 더 높아지면 메모리 셀들이 턴온되어 비트라인에서 공통 소오스로 전류가 흐르게 된다. 이때, 메모리 셀들을 턴온시킨 워드라인 바이어스(이하, '제1 워드라인 바이어스'라 함)와 벌크 바이어스의 레벨을 이용하면, 소거된 메모리 셀들 중에서 문턱전압이 낮은 메모리 셀의 문턱전압을 측정할 수 있다.
한편, 문턱전압이 상대적으로 높은 메모리 셀들이 제1 워드라인 바이어스에 의해 턴온되지 않으므로, 워드라인 바이어스를 더 높게 인가해야 한다. 모든 메모 리 셀들이 턴온되면 이때 인가되는 워드라인 바이어스(이하, '제2 워드라인 바이어스'라 함)와 벌크 바이어스를 이용하여, 소거된 메모리 셀들 중에서 문턱전압이 높은 메모리 셀의 문턱전압을 측정할 수 있다. 이렇게, 워드라인 바이어스를 변경하는 경우에도, 스트링 내에서 어느 메모리 셀이 턴온되는지를 정확하게 파악하기 위해서는 페이지 단위로 문턱전압을 검출할 수 있다. 문턱전압의 분포를 측정한 결과, 전체적으로 메모리 셀들의 문턱전압이 높게 소거된 경우 소거 동작을 재실시할 수 있다. 반대로, 문턱전압의 분포를 측정한 결과, 전체적으로 메모리 셀들의 문턱전압이 너무 낮게 소거된 경우 문턱전압을 높이기 위하여 소프트 프로그램 동작을 재실시할 수도 있다.
상기에서와 같이, 벌크 바이어스를 이용하여 소거된 메모리 셀의 문턱 전압 분포를 검출하고 메모리 셀들의 문턱 전압을 원하는 전압 레벨에 분포시키는 방법은 NAND 플래시 메모리 소자이외의 메모리 소자에서도 적용할 수 있음은 당연하다.
상기에서 서술한 소거 방법은 권리범위를 한정하기 위한 것이 아니라, 본 발명의 개시가 완전하도록 하고 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 상기에서 서술한 실시예는 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
상술한 바와 같이, 본 발명은 소거된 메모리 셀의 벌크에 바이어스를 인가하 여 소거된 메모리 셀의 문턱전압을 상승시키면서 문턱 전압의 분포를 확인함으로써, 음전압을 사용하지 않고도 0V보다 낮은 메모리 셀의 문턱전압 분포를 측정할 수 있다.

Claims (21)

  1. 메모리 셀들의 문턱전압이 낮아지도록 소거 동작을 실시하는 단계;
    상기 문턱 전압이 높아지도록 소거된 메모리 셀들의 벌크로 벌크 바이어스를 인가하는 단계;
    상기 벌크 바이어스에 의해 상기 문턱전압이 기준전압보다 높아진 메모리 셀을 검출하는 단계; 및
    상기 문턱 전압이 더 높아지도록 상기 벌크 바이어스의 레벨을 변경하는 단계를 포함하는 비휘발성 메모리 소자의 소거 방법.
  2. 제 1 항에 있어서,
    상기 문턱전압이 상기 기준전압보다 높아진 메모리 셀이 발생할 때까지 상기 벌크 바이어스의 레벨을 변경시키는 비휘발성 메모리 소자의 소거 방법.
  3. 제 1 항에 있어서,
    상기 문턱전압이 상기 기준전압보다 높은 메모리 셀의 수가 낮은 메모리 셀의 수의 1/10배 내지 9배가 되는 범위에서 상기 벌크 바이어스 레벨의 변경을 중단하는 비휘발성 메모리 소자의 소거 방법.
  4. 제 1 항에 있어서,
    상기 메모리 셀들의 문턱전압이 상기 기준전압보다 모두 높아질 때까지 상기 벌크 바이어스의 레벨을 변경시키는 비휘발성 메모리 소자의 소거 방법.
  5. 제 1 항에 있어서,
    상기 문턱전압을 높이기 위하여 상기 벌크 바이어스의 레벨을 증가시키는 비휘발성 메모리 소자의 소거 방법.
  6. 메모리 셀들의 문턱전압이 낮아지도록 소거 동작을 실시하는 단계;
    상기 문턱 전압이 기준전압보다 높아지도록 소거된 메모리 셀들의 벌크로 벌크 바이어스를 인가하는 단계; 및
    상기 소거된 메모리 셀들의 문턱 전압을 측정하는 단계를 포함하는 비휘발성 메모리 소자의 소거 방법.
  7. 제 6 항에 있어서,
    상기 메모리 셀들의 워드라인으로 인가되는 워드라인 바이어스의 레벨을 변경하면서 상기 메모리 셀들의 문턱 전압을 측정하는 비휘발성 메모리 소자의 소거 방법.
  8. 제 7 항에 있어서,
    상기 워드라인 바이어스에 의해 턴온되는 메모리 셀이 발생할 때까지 상기 워드라인 바이어스의 레벨을 변경시키는 비휘발성 메모리 소자의 소거 방법.
  9. 제 7 항에 있어서,
    상기 워드라인 바이어스에 의해 턴온되는 메모리 셀의 수가 턴온되지 않은 메모리 셀의 수의 1/10배 내지 9배가 되는 범위에서 상기 워드라인 바이어스 레벨의 변경을 중단하는 비휘발성 메모리 소자의 소거 방법.
  10. 제 7 항에 있어서,
    상기 워드라인 바이어스에 의해 모든 메모리 셀이 턴온될 때까지 상기 워드라인 바이어스의 레벨을 변경시키는 비휘발성 메모리 소자의 소거 방법.
  11. 제 7 항에 있어서,
    상기 메모리 셀을 턴온시키기 위하여 상기 워드라인 바이어스의 레벨을 증가시키는 비휘발성 메모리 소자의 소거 방법.
  12. 제 1 항 또는 제 6 항에 있어서,
    상기 문턱전압의 검출은 블록 단위로 진행되는 비휘발성 메모리 소자의 소거 방법.
  13. 제 12 항에 있어서,
    상기 블록 단위의 문턱전압 검출 시 모든 워드라인에 0V의 전압을 인가하고 상기 벌크로 상기 벌크 바이어스를 인가하는 상태에서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출하는 비휘발성 메모리 소자의 소거 방법.
  14. 제 12 항에 있어서,
    상기 블록 단위의 문턱전압 검출 시 상기 벌크로 상기 벌크 바이어스를 인가 하는 상태에서 모든 워드라인들에 인가되는 워드라인 바이어스를 변경하면서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출하는 비휘발성 메모리 소자의 소거 방법.
  15. 제 1 항 또는 제 6 항에 있어서,
    상기 문턱전압의 검출은 페이지 단위로 진행되는 비휘발성 메모리 소자의 소거 방법.
  16. 제 15 항에 있어서,
    상기 페이지 단위의 문턱전압 검출 시 하나의 워드라인에 0V의 전압을 인가하고 나머지 워드라인에는 메모리 셀들을 턴온시키기 위한 바이어스를 인가하고 상기 벌크로 상기 벌크 바이어스를 인가하는 상태에서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출하는 비휘발성 메모리 소자의 소거 방법.
  17. 제 15 항에 있어서,
    상기 페이지 단위의 문턱전압 검출 시 워드라인들에는 메모리 셀들을 턴온시 키기 위한 바이어스를 인가하고 상기 벌크로 상기 벌크 바이어스를 인가하는 상태에서 하나의 워드라인에 인가되는 워드라인 바이어스를 변경하면서 비트라인으로부터 공통 소오스로 흐르는 전류량을 측정하여 문턱전압의 레벨을 검출하는 비휘발성 메모리 소자의 소거 방법.
  18. 제 1 항 또는 제 6 항에 있어서,
    상기 기준 전압이 0V인 비휘발성 메모리 소자의 소거 방법.
  19. 제 1 항 또는 제 6 항에 있어서,
    상기 벌크 바이어스가 상기 메모리 셀들의 N웰로 인가되는 비휘발성 메모리 소자의 소거 방법.
  20. 제 1 항 또는 제 6 항에 있어서,
    상기 메모리 셀의 문턱전압에 따라 상기 문턱전압을 더 낮추기 위하여 추가 소거 동작을 실시하는 단계를 더 포함하는 비휘발성 메모리 소자의 소거 방법.
  21. 제 1 항 또는 제 6 항에 있어서,
    상기 메모리 셀의 문턱전압에 따라 상기 문턱전압을 높이기 위하여 소프트 프로그램 동작을 실시하는 단계를 더 포함하는 비휘발성 메모리 소자의 소거 방법.
KR1020060125971A 2006-12-12 2006-12-12 비휘발성 메모리 소자의 소거 방법 KR20080053985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060125971A KR20080053985A (ko) 2006-12-12 2006-12-12 비휘발성 메모리 소자의 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125971A KR20080053985A (ko) 2006-12-12 2006-12-12 비휘발성 메모리 소자의 소거 방법

Publications (1)

Publication Number Publication Date
KR20080053985A true KR20080053985A (ko) 2008-06-17

Family

ID=39801073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125971A KR20080053985A (ko) 2006-12-12 2006-12-12 비휘발성 메모리 소자의 소거 방법

Country Status (1)

Country Link
KR (1) KR20080053985A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576666B2 (en) 2015-06-22 2017-02-21 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, memory system including the non-volatile memory device, and operating method of the memory system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576666B2 (en) 2015-06-22 2017-02-21 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, memory system including the non-volatile memory device, and operating method of the memory system

Similar Documents

Publication Publication Date Title
US20220262439A1 (en) Nonvolatile semiconductor memory device
KR100859258B1 (ko) 플래시 메모리 장치 및 동작 방법
KR100960479B1 (ko) 플래시 메모리 장치 및 동작 방법
KR101119371B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US7518931B2 (en) Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
KR100515060B1 (ko) 비트 라인의 프리차지 레벨을 일정하게 유지하는 불휘발성반도체 메모리 장치
KR102606826B1 (ko) 비휘발성 메모리 장치 및 그 소거 방법
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
US7948797B2 (en) Nonvolatile semiconductor memory device and method for operating the same
KR20090007054A (ko) 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법
US20100124121A1 (en) Method of erasing flash memory device
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
KR101185552B1 (ko) 비휘발성 메모리 및 그 검증 방법
KR20090019195A (ko) 불휘발성 메모리 장치 및 그 독출 방법
KR100776901B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 리커버리 방법
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
KR20100106767A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20070057716A (ko) 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그램 방법
KR20150035223A (ko) 반도체 메모리 장치 및 이의 동작방법
KR100632637B1 (ko) 낸드 플래시 메모리 소자의 소거 검증방법 및 그 낸드플래시 메모리 소자
KR100972715B1 (ko) 플래시 메모리 소자 및 그의 프로그램 동작 방법
KR100843004B1 (ko) 플래쉬 메모리 소자 및 그 구동 방법
KR20080053985A (ko) 비휘발성 메모리 소자의 소거 방법
JP5039105B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application